JPS61212030A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61212030A JPS61212030A JP60053133A JP5313385A JPS61212030A JP S61212030 A JPS61212030 A JP S61212030A JP 60053133 A JP60053133 A JP 60053133A JP 5313385 A JP5313385 A JP 5313385A JP S61212030 A JPS61212030 A JP S61212030A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrodes
- resin
- electrode
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子を直接、配線基板上に搭載し、ワ
イヤレスで電気的な接続を行う半導体装置の製造方法に
関するものである。
イヤレスで電気的な接続を行う半導体装置の製造方法に
関するものである。
従来の技術゛
従来の半導体装置の製造方法を、第３図で説明する。こ
の方法は、フリップチップ法であシ、まず、半導体素子
３６上に、Ｏｒ 、Ｃｕ 、Ａｕ等の下地金属４３を順
次蒸着し、エツチングにより、半導体素子３６の電極３
７の部分以外の下地金属を除去する。その後、メタルマ
スクを用いて、半導体素子３６の電極３７の部分のみに
、半田を蒸着し、加熱溶融させ半田バンプ３４を形成す
る。その後、セラミック等よりなる配線基板４１に７ラ
ツクスを塗布した後、配線基板４１の配線４２と、半導
体素子３６の半田バンプ３４を位置合わせし、半導体素
子３６を配線基板４１上に設置する。その後、２００〜
２５０″Ｃ程度に加熱し、半田パンプ３４を再溶融させ
て、半導体素子３６の電極３７と配線４２とを電気的に
接続したものである。
の方法は、フリップチップ法であシ、まず、半導体素子
３６上に、Ｏｒ 、Ｃｕ 、Ａｕ等の下地金属４３を順
次蒸着し、エツチングにより、半導体素子３６の電極３
７の部分以外の下地金属を除去する。その後、メタルマ
スクを用いて、半導体素子３６の電極３７の部分のみに
、半田を蒸着し、加熱溶融させ半田バンプ３４を形成す
る。その後、セラミック等よりなる配線基板４１に７ラ
ツクスを塗布した後、配線基板４１の配線４２と、半導
体素子３６の半田バンプ３４を位置合わせし、半導体素
子３６を配線基板４１上に設置する。その後、２００〜
２５０″Ｃ程度に加熱し、半田パンプ３４を再溶融させ
て、半導体素子３６の電極３７と配線４２とを電気的に
接続したものである。
発明が解決しようとする問題点
このような従来法では、次に示す問題点がある。
（１）突起電極を有した半導体素子を使用する必要があ
るため、通常の半導体素子が使用できず、汎用性に欠け
る。
るため、通常の半導体素子が使用できず、汎用性に欠け
る。
（２） 半導体素子上に蒸着、エツチング等の特殊な
処理が必要なため、半導体素子のコストが高い。
処理が必要なため、半導体素子のコストが高い。
（３）配線基板への接続時に、７ラツクスを用いるため
、半導体素子の配線の腐食の原因となシ信頼性が低い。
、半導体素子の配線の腐食の原因となシ信頼性が低い。
（づ 配線基板の配線材料は、半田付けが可能なものに
限られるため、配線基板の選択の自由度が小さく、液晶
ディスプレイパネル等によく用いられる。ＩＴＯによる
透明配線等への接続は困難である。
限られるため、配線基板の選択の自由度が小さく、液晶
ディスプレイパネル等によく用いられる。ＩＴＯによる
透明配線等への接続は困難である。
（６）半導体素子と配線基板との接続に半田付けを用い
るため、配線基板は２００ ’Ｃ程度以上の耐熱性が必
要となり、液晶ディスプレイパネル等、耐熱性の低いも
のに接続するのが困難である。
るため、配線基板は２００ ’Ｃ程度以上の耐熱性が必
要となり、液晶ディスプレイパネル等、耐熱性の低いも
のに接続するのが困難である。
問題点を解決するための手段
本発明は上記問題点を解決するため、転写用基板に、形
成した突起電極を、半導体素子の電極に圧接し、転写用
基板と半導体素子の間隙に樹脂を注入、硬化後、転写用
基板を剥し、突起電極を半導体素子の電極に転写する。
成した突起電極を、半導体素子の電極に圧接し、転写用
基板と半導体素子の間隙に樹脂を注入、硬化後、転写用
基板を剥し、突起電極を半導体素子の電極に転写する。
その後、半導体素子の突起電極を配線基板の配線に圧接
させた状態で、半導体素子と配線基板の間隙に樹脂を注
入、硬化し、半導体素子の電極と配線基板の配線とを電
気的に接続するものである。
させた状態で、半導体素子と配線基板の間隙に樹脂を注
入、硬化し、半導体素子の電極と配線基板の配線とを電
気的に接続するものである。
作用 □
本発明は上記した構成により、半導体素子の電極と、配
線基板の配線とを、突起電極を介して、半導体素子と配
線基板の間隙に形成した樹脂の接着力により、圧接で電
気的な接続が得られるものである。
線基板の配線とを、突起電極を介して、半導体素子と配
線基板の間隙に形成した樹脂の接着力により、圧接で電
気的な接続が得られるものである。
実施例
本発明の一実施例を第１図と共に説明する。
まず、第１図（、）に示す様に、ガラス、セラミック、
ポリイミドフィルム、テフロンフィルム等の転写用基板
１上に、蒸着、メッキ等により、ＩＴＯ。
ポリイミドフィルム、テフロンフィルム等の転写用基板
１上に、蒸着、メッキ等により、ＩＴＯ。
Ｏｒ等の金属膜２を形成する。その後、金属膜２上に、
テフロン、シリコーン等の樹脂との密着の悪い絶縁膜３
を形成し、後に設置する半導体素子の電極と一致する部
分の絶縁膜３をエツチング等により除去し、開孔部５を
形成する。絶縁膜３の厚みは、２〜２０μｍ程度である
。その後、電気メッキを行い、開孔部５０部分に突起電
極４を形成する。突起電極４は、Ａｕ、Ｃｕ等であり、
厚みは、２０〜４０μｍ２寸法は、６０〜１００μｍ口
である。突起電極４の材質をＣｕとする場合は、表面に
Ａｕメッキを行う。
テフロン、シリコーン等の樹脂との密着の悪い絶縁膜３
を形成し、後に設置する半導体素子の電極と一致する部
分の絶縁膜３をエツチング等により除去し、開孔部５を
形成する。絶縁膜３の厚みは、２〜２０μｍ程度である
。その後、電気メッキを行い、開孔部５０部分に突起電
極４を形成する。突起電極４は、Ａｕ、Ｃｕ等であり、
厚みは、２０〜４０μｍ２寸法は、６０〜１００μｍ口
である。突起電極４の材質をＣｕとする場合は、表面に
Ａｕメッキを行う。
次に、第１図（ｂ）に示す様に、半導体素子６の電極７
と突起電極４とを一致させ、半導体素子６を加圧９し、
電極７と突起電極４を圧接する。この時、突起電極４の
厚みのバラツキを吸収する為には、転写用基板１は、ポ
リイミドフィルム、テフロンフィルム等のやわらかい材
質を用いる。次に、半導体素子６と転写用基板１０間隙
に樹脂８を設置し、硬化する。樹脂８は、エポキシ、シ
リコーン、アクリルＦＥＰ等であシ、硬化は、光硬化。
と突起電極４とを一致させ、半導体素子６を加圧９し、
電極７と突起電極４を圧接する。この時、突起電極４の
厚みのバラツキを吸収する為には、転写用基板１は、ポ
リイミドフィルム、テフロンフィルム等のやわらかい材
質を用いる。次に、半導体素子６と転写用基板１０間隙
に樹脂８を設置し、硬化する。樹脂８は、エポキシ、シ
リコーン、アクリルＦＥＰ等であシ、硬化は、光硬化。
常温硬化、加熱硬化のいずれの方法でもよい。この時、
後に行う半導体素子の配線基板への固着を容易にする為
に、樹脂８は完全に、硬化せずに半硬化の状態にしてお
く。例えば加熱硬化樹脂の場合は、Ｂステージの状態に
しておく。光硬化を用いる場合の転写基板１は、ガラス
、ポリイミドフィルム、テフロンフィルム等、光を透過
しやすい材質を選択し、転写用基板１側から光照射１ｏ
する。また、光硬化を用いた場合の硬化時間は、２〜１
０秒と非常に短く、生産性の良い方法である。
後に行う半導体素子の配線基板への固着を容易にする為
に、樹脂８は完全に、硬化せずに半硬化の状態にしてお
く。例えば加熱硬化樹脂の場合は、Ｂステージの状態に
しておく。光硬化を用いる場合の転写基板１は、ガラス
、ポリイミドフィルム、テフロンフィルム等、光を透過
しやすい材質を選択し、転写用基板１側から光照射１ｏ
する。また、光硬化を用いた場合の硬化時間は、２〜１
０秒と非常に短く、生産性の良い方法である。
硬化終了後、加圧９を取り除く。
次に、第１図（Ｃ）に示す様に、転写用基板１を、絶縁
膜３と樹脂８の界面で剥がし、突起電極４を半導体素子
ｅの電極７側に、転写する。この時、絶縁膜３にテフロ
ン、樹脂８にアクリルを用いれば、テフロンとアクリル
の接着強度は弱く、容易に剥がすことができる。また、
転写用基板の上に、フィルム状のものを用いれば、第１
図（ｂｙに示す様に、ピーリングにより容易に剥がすこ
とができる。
膜３と樹脂８の界面で剥がし、突起電極４を半導体素子
ｅの電極７側に、転写する。この時、絶縁膜３にテフロ
ン、樹脂８にアクリルを用いれば、テフロンとアクリル
の接着強度は弱く、容易に剥がすことができる。また、
転写用基板の上に、フィルム状のものを用いれば、第１
図（ｂｙに示す様に、ピーリングにより容易に剥がすこ
とができる。
また、この時、突起電極４は、転写用基板１に接してい
る部分の面積により、樹脂８と接着されている部分の面
積のほうが十分に大きい為、突起電極４は、金属膜２と
の界面で剥がれる。また、金属Ｍ２に、ＩＴＯ−？Ｃｒ
を用いれば、Ａｕ、Ｃｕ等の突起電極との密着が悪く、
さらに、突起電極４の剥離性は良好になる。また、突起
電極４を半導体素子６側へ転写した、転写用基板１は、
再度、メッキすることにより、突起電極を形成すること
ができ、一度、金属Ｍ２及び絶縁膜３を形成しておくこ
とにより、メッキをくり返すことにより、半永久的に使
用できる。このように、本発明によれば、従来のように
、半導体素子上への蒸着や、エツチングの特殊な処理を
施すことなく容易に突起電極を形成することができ、転
写用基板がメッキ工程のみのくり返しで半永久的に使用
できる為、非常にコストの安いものになる。
る部分の面積により、樹脂８と接着されている部分の面
積のほうが十分に大きい為、突起電極４は、金属膜２と
の界面で剥がれる。また、金属Ｍ２に、ＩＴＯ−？Ｃｒ
を用いれば、Ａｕ、Ｃｕ等の突起電極との密着が悪く、
さらに、突起電極４の剥離性は良好になる。また、突起
電極４を半導体素子６側へ転写した、転写用基板１は、
再度、メッキすることにより、突起電極を形成すること
ができ、一度、金属Ｍ２及び絶縁膜３を形成しておくこ
とにより、メッキをくり返すことにより、半永久的に使
用できる。このように、本発明によれば、従来のように
、半導体素子上への蒸着や、エツチングの特殊な処理を
施すことなく容易に突起電極を形成することができ、転
写用基板がメッキ工程のみのくり返しで半永久的に使用
できる為、非常にコストの安いものになる。
次に、第１図（ｄ）に示す様に、セラミック、ガラス、
樹脂等よりなる配線基板１１の配線１２に、半導体素子
６の突起電極４を加圧９′により圧接する。その後、樹
脂８を完全に硬化させ加圧９′を取り除く。光硬化樹脂
の場合は光の再照射、常温硬化樹脂では常温での再放通
、加熱硬化樹脂では再加熱、熱可塑性樹脂では加熱し再
溶融させることにより容易に完全硬化させることができ
、半導体素子６を配線基板１１に固着することができる
。
樹脂等よりなる配線基板１１の配線１２に、半導体素子
６の突起電極４を加圧９′により圧接する。その後、樹
脂８を完全に硬化させ加圧９′を取り除く。光硬化樹脂
の場合は光の再照射、常温硬化樹脂では常温での再放通
、加熱硬化樹脂では再加熱、熱可塑性樹脂では加熱し再
溶融させることにより容易に完全硬化させることができ
、半導体素子６を配線基板１１に固着することができる
。
この時、半導体素子６の電極７と、配線１２は突起電極
４を介して樹脂８の接着力により、圧接された状態とな
り電気的に接続する。この様Ｋ、半導体素子６と配線基
板１１との接続は、突起電極４を介して圧接で行う為、
配線４の材質の選択の自由度が大きく、樹脂８に、光硬
化、常温硬化タイプを用いれば、低温で配線基板への実
装が可能となり、液晶ディスプレイパネル等、耐熱性の
低いものへの直接実装が容易に行える。
４を介して樹脂８の接着力により、圧接された状態とな
り電気的に接続する。この様Ｋ、半導体素子６と配線基
板１１との接続は、突起電極４を介して圧接で行う為、
配線４の材質の選択の自由度が大きく、樹脂８に、光硬
化、常温硬化タイプを用いれば、低温で配線基板への実
装が可能となり、液晶ディスプレイパネル等、耐熱性の
低いものへの直接実装が容易に行える。
液晶ディスプレイパネルへの応用例を図２に示す。液晶
ディスグレイパネル１３の基板１４は通常ガラスであシ
、また、配線１５は、ＩＴＯ等の透明導電膜である為、
樹脂１８は、光硬化型を用いることにより、短時間でか
つ、常温で、半導体素子２６を直接、液晶ディスプレイ
パネル１３に実装することができ、低コストの液晶ディ
スプレイを提供することができる。
ディスグレイパネル１３の基板１４は通常ガラスであシ
、また、配線１５は、ＩＴＯ等の透明導電膜である為、
樹脂１８は、光硬化型を用いることにより、短時間でか
つ、常温で、半導体素子２６を直接、液晶ディスプレイ
パネル１３に実装することができ、低コストの液晶ディ
スプレイを提供することができる。
発明の効果
以上のように本発明によれば次のような効果を得ること
ができる。
ができる。
（１）半導体素子上に、蒸着やエツチング等の処理を施
す必要がなく、通常の半導体素子が使用できる為、コス
トが安く、汎用性が高い。
す必要がなく、通常の半導体素子が使用できる為、コス
トが安く、汎用性が高い。
（２）転写用基板は、メッキ工程をくり返すだけで、半
永久的に使用できるため、非常にコストが安くなる。
永久的に使用できるため、非常にコストが安くなる。
（３）配線基板との接続は、圧接により行うため、配線
基板の配線材料の選択の自由度が大きく、適用範囲が広
い。したがって、液晶ディスプレイパネル等によく用い
られる半田付けが困難なＩＴＯの配線への接続も容易に
行うことができ、半導体素子を直接、液晶ディスプレイ
パネルへ実装することができ、低コストの液晶ディスプ
レイを提供することができる。
基板の配線材料の選択の自由度が大きく、適用範囲が広
い。したがって、液晶ディスプレイパネル等によく用い
られる半田付けが困難なＩＴＯの配線への接続も容易に
行うことができ、半導体素子を直接、液晶ディスプレイ
パネルへ実装することができ、低コストの液晶ディスプ
レイを提供することができる。
（４）半導体素子を配線基板に固着するときの樹脂に、
光硬化型、あるいは常温硬化型を用いることにより、液
晶ディスプレイパネル等の耐熱性の低いものへの適用が
容易となる。
光硬化型、あるいは常温硬化型を用いることにより、液
晶ディスプレイパネル等の耐熱性の低いものへの適用が
容易となる。
第１図は本発明の一実施例における半導体装置の製造方
法を示す断面図、第２図は本発明の他の実施例方法を説
明するための断面図、第３図は従来の方法を説明するだ
めの断面図である。 １・・・・・転写用基板、４，２４・・・・・・突起電
極、８゜２８・・・・・・樹脂、６．２６．３６・・・
・・・半導体素子、１１．４１・・・・・・配線基板、
１４・・・・・・基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
Ｊ茎！ｆ４暮破 ｆ５１４
法を示す断面図、第２図は本発明の他の実施例方法を説
明するための断面図、第３図は従来の方法を説明するだ
めの断面図である。 １・・・・・転写用基板、４，２４・・・・・・突起電
極、８゜２８・・・・・・樹脂、６．２６．３６・・・
・・・半導体素子、１１．４１・・・・・・配線基板、
１４・・・・・・基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
Ｊ茎！ｆ４暮破 ｆ５１４
Claims (2)
- （１）片面に、導電性膜及びこの導電性膜上に部分的に
開孔された絶縁膜が形成された絶縁基板上の前記導電性
膜が露出した部分に、突起電極を形成する第１の工程と
、前記突起電極に半導体素子の電極を加圧接触させ、前
記半導体素子と前記絶縁基板の間隙に設置した樹脂を硬
化する第２の工程と、前記絶縁基板を、前記樹脂と絶縁
基板の絶縁膜との界面で剥がし突起電極を半導体素子の
電極に転写する第３の工程と、前記半導体素子の電極上
の突起電極を配線基板の電極に加圧接触させ突起電極転
写時に用いた前記半導体素子上の樹脂により、前記半導
体素子を配線基板に固着し、前記半導体素子の電極と配
線基板の電極を突起電極を介して電気的に接続する第４
の工程よりなる半導体装置の製造方法。 - （２）絶縁基板が可撓性フィルムよりなる特許請求の範
囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60053133A JPS61212030A (ja) | 1985-03-15 | 1985-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60053133A JPS61212030A (ja) | 1985-03-15 | 1985-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61212030A true JPS61212030A (ja) | 1986-09-20 |
Family
ID=12934316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60053133A Pending JPS61212030A (ja) | 1985-03-15 | 1985-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61212030A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818728A (en) * | 1986-12-03 | 1989-04-04 | Sharp Kabushiki Kaisha | Method of making a hybrid semiconductor device |
| US4874721A (en) * | 1985-11-11 | 1989-10-17 | Nec Corporation | Method of manufacturing a multichip package with increased adhesive strength |
| US5081520A (en) * | 1989-05-16 | 1992-01-14 | Minolta Camera Kabushiki Kaisha | Chip mounting substrate having an integral molded projection and conductive pattern |
-
1985
- 1985-03-15 JP JP60053133A patent/JPS61212030A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874721A (en) * | 1985-11-11 | 1989-10-17 | Nec Corporation | Method of manufacturing a multichip package with increased adhesive strength |
| US4818728A (en) * | 1986-12-03 | 1989-04-04 | Sharp Kabushiki Kaisha | Method of making a hybrid semiconductor device |
| US5081520A (en) * | 1989-05-16 | 1992-01-14 | Minolta Camera Kabushiki Kaisha | Chip mounting substrate having an integral molded projection and conductive pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382759B1 (ko) | 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법 | |
| US6331679B1 (en) | Multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| US20030068906A1 (en) | Connection components with anisotropic conductive material interconnection | |
| JPH03131089A (ja) | 回路基板の接続方法 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JPH02180036A (ja) | 電極の形成方法 | |
| KR100673278B1 (ko) | 영상 장치 및 그 제조 방법 | |
| JPS63160352A (ja) | 半導体装置の実装方法 | |
| CN101426343B (zh) | 电子部件的安装构造 | |
| JPH04137630A (ja) | 半導体装置 | |
| JP2985640B2 (ja) | 電極接続体及びその製造方法 | |
| JPH1187429A (ja) | 半導体チップの実装方法 | |
| JPS61212030A (ja) | 半導体装置の製造方法 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JPH11121682A (ja) | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 | |
| JPS61198738A (ja) | 半導体装置の製造方法 | |
| JP2000100862A (ja) | ベアチップ実装方法 | |
| JPH07318962A (ja) | 電気装置の電極基板、電極形成方法及び実装方法 | |
| JP3054944B2 (ja) | 表示装置の製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JPS62244143A (ja) | 半導体素子の電気的接続方法 | |
| JP3308951B2 (ja) | 多層フレキシブル配線板 | |
| JP2002050717A (ja) | 半導体装置およびその製造方法 |