JPS62244143A - 半導体素子の電気的接続方法 - Google Patents

半導体素子の電気的接続方法

Info

Publication number
JPS62244143A
JPS62244143A JP8735386A JP8735386A JPS62244143A JP S62244143 A JPS62244143 A JP S62244143A JP 8735386 A JP8735386 A JP 8735386A JP 8735386 A JP8735386 A JP 8735386A JP S62244143 A JPS62244143 A JP S62244143A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
chip
bump
ito
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8735386A
Other languages
English (en)
Inventor
Tatsufumi Ogata
尾形　達文
Kazuyuki Shimada
和之 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ThreeBond Co Ltd
Panasonic Holdings Corp
Original Assignee
ThreeBond Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ThreeBond Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical ThreeBond Co Ltd
Priority to JP8735386A priority Critical patent/JPS62244143A/ja
Publication of JPS62244143A publication Critical patent/JPS62244143A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、透明電極板から構成される表示パネルなどへ
駆動用半導体素子を直接実装する半導体素子の電気的接
続方法に関するものである。
従来の技術 透明電極（以下ＩＴＯという）が形成された２枚のガラ
ス板からなる表示パネル（例えば液晶パネル）などに駆
動用半導体素子（以下Ｘａチップという）を実装する場
合、従来はチップに関してはハンダバンプを形成し、ま
たＩＴＯ電極上にはメタライズをしなければならなかっ
た。つまシ、これら両者の電気的接続は、ＩＣチップの
Ａｌ電極上に設けられたハンダバンプとメタライズした
金属とのいわゆるハンダ付けによるものである。
従って、ＩＴＯのように金属酸化物導電膜上には・・ン
ダ付けできないため、ＩＴＯ上にはノ・ンダ付けを可能
とするためにクロム、金やニッケルなどによるメタライ
ズ処理をしなければならないものである。
発明が解決しようとする問題点 このような従来の技術では、例えば表示パネルの引゛き
出し電極であるＩＴＯ上へＩＣチップを実装する時には
ＩＴＯｉメタライズする複雑かつ手間のかかるプロセス
が必要であり、製品のコストアップという問題点があっ
た。
本発明はかかる点に鑑みてなされたもので、例えば表示
パネルの引き出し電極であるＩＴＯをメタライズ処理す
ること、なくＩＣチップを電気的に接続し、安価な表示
パネルモジュールなどを製作することのできる半導体素
子の電気的接続方法を提供することを目的としている。
問題点を解決するだめの手段 本発明は前記問題点を解決するために、ムｅ電極上にＡ
ｕバンプを形成した半導体素子と、この半導体素子の電
極と相対する位置に電極を有する支持体間に、合成樹脂
からなる結合剤に導電性を有しミかつ前記Ａｕバンプの
呻度よりも硬い粉体を分散させた異方性導電接着剤層を
挾み、前記半導体素子の裏面より加圧、加熱し、前記支
持体電極に前記半導体素子のＡｕバンプを接続固定する
ことを特徴とするものである。
作用 本発明は前記した構成からなシ、異方性導電接着剤層は
、結合剤として熱可塑性樹脂などの合成樹脂を用い、分
散させる粉体（以下導電フィラーという）として例えば
焼結カーボンを用いてなるものである。また、Ａｕバン
プの硬度（ヌープ硬ｉ；６０〜６０）よりも導電フィラ
ーのヌープ硬度は硬いものである。よって、ＩＣチップ
裏面より加圧、加熱した時に導電フィラーである焼結カ
ーボンがＡｕバンプにくい込み、導電フィラーの粒径に
バラツキがあってもこのくい込みによって粒径のバラツ
キを吸収することと接触面積の増大を招き、導電フィラ
ーを介してＡｕバンプと電極とのよ□り確実な接続が得
られ、ＩＴＯのメタライズ処理なしに″ｉ気気液接続得
られることとなる。
まへ、結合剤書する樹脂悴冷却されると固着、し、１０
チ°・′を支持門に固定する役を果たすものである。
実施例 第２図は本発明の一実施例に用いた異方性導電接着剤層
の断面図である。図において、１は熱可塑性樹脂などの
合成樹脂からなる結合剤、２は前記結合剤１中に分散さ
れた導電フィラー、３はポリエステルフィルムである。
この異方性導電接着剤の材料として以下の配合で塗料化
した。
熱可塑性樹脂・・・・・・１００重量部〔東洋紡■製バ
イロン〕 導電フィラー・・・・・・　　６重量部ヌープ硬度；２
０ｏ〜２６０゜ 溶　　　　剤・・・・・・１５０重量部〔関東化学■製
メチルエチルケトン〕 そして、前記それぞれの材料を配合して３本ロールミル
で２４〜４８時間混線し離型処理を施したポリエステル
フィルム上に３０〜５０μｍの厚みにコーティングし、
８５℃で６０分間予備乾燥させて第２図に示すような異
方性導電接着剤層４を作製した。一方、回路基板として
ガラス板の片面にＩＴＯをパターニングした液晶パネル
を使用した。
・　第３図は前記液晶パネルへのＩＣチップの接続方法
を説明する図を示し、第１図はそのＩＣチップを液晶パ
ネルのガラス板に接続した状態を示す断面図である。
第２図、第３図において、６は回路基板として用いられ
る液晶パネルであシ、２枚のガラス板（支持体）６の間
に液晶層７が挾持されており、かつガラス板６０片面に
はＩＴＯ８が形成されている。また、９はＩＣチップで
あり、Ａｌ電極１゜上にＡｕバンプ１１が形成されてい
る。このＩＣテップ９のＡｌ電極１０’と相対する位置
に上記ガラス板６のＩＴＯ８は設けられている。上記Ｉ
Ｃチップ９にはＳｉ３Ｎ４などの材料で絶縁膜層１２が
形成されている。なお、第３図で１３はＩＣチップ９の
裏面より加圧、加熱するためのヒータブロックである。
次に、その接続形態について説明する。まず、液晶パネ
ル６を構成するガラス板ｅ上に形成したＩＴＯａ上に異
方性導電接着剤層４を仮止めしくこの時、ポリエステル
フィルム３ｔ−除去する）、その上にＡｕバンプ１１を
有するＩＣチップ９を載置する。そして、ＩＣチップ９
の裏面から温度１６０℃、圧力３ｏＫｑ／ｃｆ　　時間
３０秒で熱圧着をした。その結果、Ａｕバンプ１１の硬
度よりも異方性導電接着剤層４を構成する導電フィラー
２の硬度の方が硬いため、導電フィラー２がムロバンプ
１１にくい込み、導電フィラー２を介してムロバンプ１
１とＩＴＯ８との電気的な接続が得られることとなる。
また、結合剤１の樹脂は冷却されると固着し、ＩＣチッ
プ９のＡｕバンプ１１をガラス板６のＩＴＯ８に固定す
る。
このようにしてＩＣチップ９を、用意した液晶パネル６
のＩＴＯａ上に実装し、液晶パネルモジュールを完成さ
せた。そして、この液晶パネルモジュールに電気信号を
加え、液晶パネル５の表示が完全であることを確認した
。
なお、ＩＣチップ９のＡｕバンプ１１と接続されるガラ
ス板６のＩＴＯ８は、その上にＮｉ、Ａｕなどの電極を
蒸着などでも形成してもよく、さら発明の効果 以上述べてきたように、本発明によれば、Ａｕバンプよ
り硬い導電フィラーを分散させた異方性導電接着剤層を
用いることで、ＩＴＯをメタライズ処理することな（Ｉ
ＣチップのＡｕバンプと支持体電極との確実な接続が得
られ、製品の低コスト化を達成し得るものであり、実用
的上きわめて有用なものである。
【図面の簡単な説明】
第１図は本発明における接続方法により液晶パネルとＩ
Ｃチップとが接続された状態を示す要部拡大断面図、第
２図は本発明方法の一実施例に用１・・・・・・結合剤
、２・・・・・導電フィラー（粉体）、３・・・・・・
ポリエステルフィルム、４・・川・異方性導電接着剤層
、５・・・・・・液晶パネル、６・山・・ガラス板（支
持体）、了・・・・・・液晶層、８・・・・・・ＩＴＯ
（透明電極、電極）、９・・・・・・ＩＣチップ（半導
体素子）、１０・・・・・・ム＃を極、１１・・川・ム
ロバンプ、１２・・・・・・絶縁膜層、１３・・・・・
・ヒータブロック。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 加刀三　方口熱 ６　　　　　　　　　δ

Claims (1)

    【特許請求の範囲】
  1. Ａｌ電極上にＡｕバンプを形成した半導体素子と、この
    半導体素子の電極と相対する位置に電極を有する支持体
    間に、合成樹脂からなる結合剤に導電性を有し、かつ前
    記Ａｕバンプの硬度よりも硬い粉体を分散させた異方性
    導電接着剤層を挾み、前記半導体素子の裏面より加圧・
    加熱し、前記支持体電極に前記半導体素子のＡｕバンプ
    を接続、固定することを特徴とする半導体素子の電気的
    接続方法。
JP8735386A 1986-04-16 1986-04-16 半導体素子の電気的接続方法 Pending JPS62244143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8735386A JPS62244143A (ja) 1986-04-16 1986-04-16 半導体素子の電気的接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8735386A JPS62244143A (ja) 1986-04-16 1986-04-16 半導体素子の電気的接続方法

Publications (1)

Publication Number Publication Date
JPS62244143A true JPS62244143A (ja) 1987-10-24

Family

ID=13912512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8735386A Pending JPS62244143A (ja) 1986-04-16 1986-04-16 半導体素子の電気的接続方法

Country Status (1)

Country Link
JP (1) JPS62244143A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0622839A2 (en) * 1993-04-30 1994-11-02 Consorzio Eagle Process for connecting an integrated circuit to an external circuit
JPH0758148A (ja) * 1991-07-24 1995-03-03 At & T Corp 電子素子
JP2012041541A (ja) * 2011-09-21 2012-03-01 Sony Chemical & Information Device Corp 回路接続材料及びそれを用いた接続方法並びに接続構造体
JP2012041540A (ja) * 2011-09-21 2012-03-01 Sony Chemical & Information Device Corp 回路接続材料及びそれを用いた接続方法並びに接続構造体
WO2012073739A1 (ja) * 2010-11-29 2012-06-07 シャープ株式会社 基板モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51100679A (ja) * 1975-03-03 1976-09-06 Suwa Seikosha Kk
JPS51101469A (en) * 1975-03-04 1976-09-07 Suwa Seikosha Kk Shusekikairono chitsupugaihaisenhoho

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51100679A (ja) * 1975-03-03 1976-09-06 Suwa Seikosha Kk
JPS51101469A (en) * 1975-03-04 1976-09-07 Suwa Seikosha Kk Shusekikairono chitsupugaihaisenhoho

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758148A (ja) * 1991-07-24 1995-03-03 At & T Corp 電子素子
EP0622839A2 (en) * 1993-04-30 1994-11-02 Consorzio Eagle Process for connecting an integrated circuit to an external circuit
EP0622839A3 (en) * 1993-04-30 1995-03-29 Consorzio Eagle Method for connecting an integrated circuit to an external circuit.
WO2012073739A1 (ja) * 2010-11-29 2012-06-07 シャープ株式会社 基板モジュール
JP2012041541A (ja) * 2011-09-21 2012-03-01 Sony Chemical & Information Device Corp 回路接続材料及びそれを用いた接続方法並びに接続構造体
JP2012041540A (ja) * 2011-09-21 2012-03-01 Sony Chemical & Information Device Corp 回路接続材料及びそれを用いた接続方法並びに接続構造体

Similar Documents

Publication Publication Date Title
JPH0128502B2 (ja)
JP2596960B2 (ja) 接続構造
JPH05144817A (ja) 電子部品実装接続体およびその製造方法
JPH03131089A (ja) 回路基板の接続方法
JPH02180036A (ja) 電極の形成方法
JPS62244143A (ja) 半導体素子の電気的接続方法
JPH04137630A (ja) 半導体装置
JPH1187429A (ja) 半導体チップの実装方法
JPS63151033A (ja) 半導体装置の製造方法
JPS62244142A (ja) 半導体素子の電気的接続方法
JPH012331A (ja) 半導体装置の製造方法
JPH04171949A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP3596572B2 (ja) 基板の接続方法
JP3054944B2 (ja) 表示装置の製造方法
JPH02155257A (ja) 半導体実装装置
JPS62126645A (ja) Ｌｓｉチツプ実装方法
JP2847954B2 (ja) 半導体装置の製造方法
JPH0481193B2 (ja)
JPS63284591A (ja) 表示パネルモジュ−ル
JPH05100238A (ja) 液晶パネルの実装構造
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JPS61198738A (ja) 半導体装置の製造方法
JPH04317347A (ja) 集積回路素子の接続方法
JPH0513120A (ja) 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造
JP2523641B2 (ja) 半導体装置