JPS63284591A - 表示パネルモジュ−ル - Google Patents

表示パネルモジュ−ル

Info

Publication number
JPS63284591A
JPS63284591A JP62119420A JP11942087A JPS63284591A JP S63284591 A JPS63284591 A JP S63284591A JP 62119420 A JP62119420 A JP 62119420A JP 11942087 A JP11942087 A JP 11942087A JP S63284591 A JPS63284591 A JP S63284591A
Authority
JP
Japan
Prior art keywords
conductive layer
display panel
powder
chip
panel module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62119420A
Other languages
English (en)
Other versions
JPH0512712B2 (ja
Inventor
準市 岡元
和之 嶋田
尾形 達文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62119420A priority Critical patent/JPS63284591A/ja
Publication of JPS63284591A publication Critical patent/JPS63284591A/ja
Publication of JPH0512712B2 publication Critical patent/JPH0512712B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は表示パネルモジュールに関するものである。
従来の技術 透明電極′(以下ITOという)が形成された2枚のガ
ラス板からなる表示パネル(例えば液晶パネル)に駆動
用の半導体装置(以下チップという)2ノ・−− を実装する場合は、ITO電極上にメタライズするとと
もにチップのアルミ電極パッドにもハンダバンプを形し
なければならなかった。これら両者の接続はチップのア
ルミパッド上に設けられたノ・ンダバンブによって、い
わゆるハンダ付けによるものである。
発明が解決しようとする問題点 従ってITOのように金属酸化物導電膜上にはハンダ付
けできない。そのためITO上にはハンダ付けを可能と
するためクロム−金やクロム−ニッケルなどによるメタ
ライズ処理をしなければならない。
一方、チップのアルミパッド部にハンダバンプを設ける
ためには、クロムさらに銅の薄膜上にハンダメッキまた
はすずメッキと鉛メッキの二層を一施さなければならな
い。
このように液晶パネルの引出し電極であるITO上へチ
ップを実装するだめにはITOのメタライズやチップの
アルミパッド部へのバンブ形成など複雑なプロセスが必
要であシ、歩どまシの低下。
製品コストのアンプなど多くの問題点を有する。
本発明はITO膜をメタライズ処理することなく表示パ
ネルへ半導体チップを実装した安価な表示パネルモジュ
ールを提供することを目的とする。
問題点を解決するだめの手段 本発明は電極パッド部が光硬化性樹脂と導電性粉体の等
方性導電層からなる半導体装置を光硬化性樹脂と導電性
ゴム粉体からなる異方性導電層にて透明引出し電極部に
接続したものである。
すなわち1等方性導電層はチップのアクティブエリアが
回路基板に接しないように適当なギャップを設けるだめ
に必要であり、異方性導電層はチップ固定と垂直方向の
導電性とチップ全面の保護の役を持つものである。
作用 以上の構成によって、等方性導電層と回路基板の電極間
とに異方性導電層に含有する導電ゴム粉末が挟み込まれ
垂直方向に導通し、さらに導電粉末はゴム特性を有して
いるだめ、樹脂の収縮に対しても対応できる信頼度の高
い導通を得ることができ、また異方性導電層の光硬化性
樹脂は、チップを回路基板に固定する役を果す。
実施例 以下、本発明の実施例について説明する。
等方性導電層は、感光性を有する樹脂1例えばエポキシ
アクリレート系樹脂、感光性ポリイミド系樹脂等が使用
できる。導電性粉体はニッケル粉に金コートしたものが
使用できる。金コートなしのものは、接触抵抗の増大を
まねき導体としての役目をはださない。等方性導電層と
は、光硬化性樹脂と導電粉末からなるペーストを被膜と
したとき水平、垂直方向に同じ導電性を示すことをいい
、異方性導電層とは樹脂と導電粉末からなり、導電粉末
が前記等方性導電膜層のそれとは少なく含有しておシ、
被膜とした後、圧着することによって垂直方向(厚み方
向)に導電性を有するもので水平方向には導電粉末が少
なく導電性を有しないものである。
異方性導電層は、光硬化性樹脂として例えば。
−成分形の液状シリコンゴムが使用できる。導電6ヘー
性ゴム(な、例えばシリコンゴムにカーボン粉末を分散
さし、硬化されたのちに、粉砕し、粉末状にしたものが
使用できる。
以下、具体例について述べる。等方性導電層の材料とし
て以下の配合で塗料(ペースト)化した。
光硬化性樹脂(東し■フォトニース UR−3140)
・・・・・・・・・・・・・ 100重量部・・・・・
・・・・・・・・・・・・ 30重量部溶  剤(関東
化学N−メチル−2−ピロリドン)・・・・・・・・・
・・・・・・・・  5重量部異方性導電層の材料とし
て以下の配合で塗料化した。
・・・・・・・・・・・・・・・・ 100重量部・・
・・・・・・・・・・・・・・・   3重量部6 ・
・・− それぞれの材料を配合しアルミナボールミルで16時間
混合した。
次に、図のように等方性導電塗料1を0MO8が形成さ
れた4インチウェノ・−上にスピンナーでコーティング
し10ミクロンになるように形成し、80’C60分の
乾燥後、アルミパッド部のみを露光して現像液にて未露
光部を除去した。さらにポストキュアとして200’C
30分、3000C30分、400’C30分のステッ
プでキュアし、等方性導電層1とした。次にウェノ・−
を所定のチップ3サイズにダイシングしチップの完成品
を得た。
一方回路基板4としてガラス板の片面に透明導電膜(I
TO)5をパターンニングした液晶パネルを使用し、こ
のITO5で形成した電極部分(チップ3搭載中央部)
に異方性導電塗料2をディスペンサーで0.6〜1.0
2塗布した。そしてこの異方性導電塗料を介してITO
5で形成した電極部にチップ3を載置し、チップ3の裏
面から30に9/eraの圧力を加えた。加圧状態のま
まで、回路基板4裏面(透明電極の無い部分)よシ紫外
7へ一/ 線をあてて硬化さした。紫外線の照射条件は、光源まで
の距離・・・・・・・20ffi光量・・・・・・・・
・・・・4omw 、 60 secとした。
硬化後、加圧状態を解除した。
このようにして必要数のチップをITOガラス板に接続
し、液晶パネルモジュールを完成させた。
その後、このモジュールに電気信号を加え液晶パネルの
表示が完全であることを確認した。
発明の効果 以上1本発明は2種の異なった性質の導電層にて接続を
行なうだめ、今まで不可能であったITO上へ直接実装
ができるもので、この方法で作られたモジュールは軽薄
短小のニーズにマツチングするだけでなく、従来のよう
なフリップチップの如く複雑なプロセスを経ることなく
簡単に製造でき。
製品の歩どまり向上と低コスト化を達成し得るものであ
り、企業的価値の大なるものである。
【図面の簡単な説明】
図は本発明の構成を示す断面図である。 1・・・・・・等方性導電層、2・・・・・・異方性導
電層、3・・・・・・半導体装置(チップ)、4・・・
・・・回路基板、5・・・・・・透明電極(ITO)。

Claims (2)

    【特許請求の範囲】
  1. (1)電極パッド部が光硬化性樹脂と導電性粉体の等方
    性導電層からなる半導体装置が光硬化性樹脂と導電性ゴ
    ム粉体からなる異方性導電層にて透明引出し電極部に接
    続されたことを特徴とする表示パネルモジュール。
  2. (2)等方性導電層の導電粉体がニッケル粉に金コート
    したものであることを特徴とする特許請求の範囲第1項
    記載の表示パネルモジュール。
JP62119420A 1987-05-15 1987-05-15 表示パネルモジュ−ル Granted JPS63284591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62119420A JPS63284591A (ja) 1987-05-15 1987-05-15 表示パネルモジュ−ル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62119420A JPS63284591A (ja) 1987-05-15 1987-05-15 表示パネルモジュ−ル

Publications (2)

Publication Number Publication Date
JPS63284591A true JPS63284591A (ja) 1988-11-21
JPH0512712B2 JPH0512712B2 (ja) 1993-02-18

Family

ID=14761018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62119420A Granted JPS63284591A (ja) 1987-05-15 1987-05-15 表示パネルモジュ−ル

Country Status (1)

Country Link
JP (1) JPS63284591A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389321A (ja) * 1989-09-01 1991-04-15 Semiconductor Energy Lab Co Ltd 液晶電気光学装置とその作製方法
US6404476B1 (en) 1989-09-01 2002-06-11 Semiconductor Energy Laboratory Co., Ltd. Device having an improved connective structure between two electrodes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389321A (ja) * 1989-09-01 1991-04-15 Semiconductor Energy Lab Co Ltd 液晶電気光学装置とその作製方法
US6404476B1 (en) 1989-09-01 2002-06-11 Semiconductor Energy Laboratory Co., Ltd. Device having an improved connective structure between two electrodes
US6956635B2 (en) 1989-09-01 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device and manufacturing method therefor

Also Published As

Publication number Publication date
JPH0512712B2 (ja) 1993-02-18

Similar Documents

Publication Publication Date Title
US5903056A (en) Conductive polymer film bonding technique
US5783465A (en) Compliant bump technology
US7288437B2 (en) Conductive pattern producing method and its applications
JPH03131089A (ja) 回路基板の接続方法
US5846853A (en) Process for bonding circuit substrates using conductive particles and back side exposure
JP2000260798A5 (ja)
US5034245A (en) Method of producing connection electrodes
KR0183635B1 (ko) 피이크형 유전성 댐을 갖는 장치 및 그 제조방법
JPH0793342B2 (ja) 電極の形成方法
JPS60116157A (ja) 半導体装置
JPS63284591A (ja) 表示パネルモジュ−ル
JP3162068B2 (ja) 半導体チップの実装方法
JP3227777B2 (ja) 回路基板の接続方法
JP3340779B2 (ja) 半導体装置
JPH0481193B2 (ja)
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JPS62244143A (ja) 半導体素子の電気的接続方法
JP2661382B2 (ja) Lsiチップの接続方法
JPS5852864A (ja) 半導体集積回路装置
JP3031134B2 (ja) 電極の接続方法
JPH0450745B2 (ja)
JPH0997812A (ja) 回路基板の接続方法
JPS62285432A (ja) 電気的接続材料のマイクロ形成方法
JPS6255883A (ja) 電気的接続方法
JPS6297340A (ja) Icチツプの電気的接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees