JPH04171949A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

半導体装置の製造方法及び半導体装置の製造装置

Info

Publication number
JPH04171949A
JPH04171949A JP2300885A JP30088590A JPH04171949A JP H04171949 A JPH04171949 A JP H04171949A JP 2300885 A JP2300885 A JP 2300885A JP 30088590 A JP30088590 A JP 30088590A JP H04171949 A JPH04171949 A JP H04171949A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
pattern
wiring pattern
projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2300885A
Other languages
English (en)
Other versions
JP2903697B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2300885A priority Critical patent/JP2903697B2/ja
Publication of JPH04171949A publication Critical patent/JPH04171949A/ja
Application granted granted Critical
Publication of JP2903697B2 publication Critical patent/JP2903697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明は、半導体装置の製造方法に関する。
［従来の技術］ 従来、半導体装置の製造方法に関しては、特開昭６１−
９７１４３号公報に記載され、第２図に示されるような
方法が知られていた。第２図において、６の半導体素子
の能動面上に形成された電極４上に形成された金属突起
３は、それに相対する・ように１の基板上に形成された
配線パターン２との間に、電気的接続を発現させる時に
、ｌＯの加圧用治具によって加圧を行い、絶縁樹脂５を
金属突起３と配線パターン２との間から排除し、絶縁樹
脂５の硬化メカニズムに従った方法のエネルギーを加え
、半導体素子と基板の電気的接続を保ったまま、機械的
にもこれらを保持させる。
［発明が解決しようとする課題］ しかし、従来の方法では一つの半導体素子の接続を完了
させるために、一つの加圧用治具を用いるため、複数個
の半導体素子を接続するために、複数個の加圧用治具を
同時に用いるか、１個づつ複数回の加圧操作によって接
続を行わねばならず、接続用装置の構造が複雑になった
り、半導体装置の生産効率が低下するという問題点を有
していた。
そこで１本発明の半導体装置の製造方法では、複数の半
導体素子と基板の接続を行う時でも、簡略な接続装置で
、かつ半導体装置の生産効率が低下しないような製造方
法を提供することを目的とする。
（課題を解決するための手段］ 上記課題を解決するため、本発明の半導体装置の製造方
法では、半導体素子と前記半導体素子能動素子形成面上
に形成された電極と、絶縁基板と前記絶縁基板上に前記
電極と一部分が相対するように形成された配線パターン
とが導電性物質によって前記電極と導電性を有するよう
に、前記半導体素子の能動素子形成面と前記絶縁基板上
の前記配線パターンとが相対して載置される構造が、同
一の前記絶縁基板上に複数存在する半導体装置が、複数
の前記半導体素子と、前記絶縁基板を加圧して前記電極
と前記配線パターンとの導電性を発現させる際に、少く
とも２つの前記半導体素子を加圧することを特徴とする
。
［作　用］ 本発明では、半導体素子と基板とを加圧する際に、複数
個、同時に加圧する方法としたので、１個づつ半導体素
子と基板を加圧する方法と比較して、同し個数の半導体
素子を加圧する時間が短くて済み、生産性が向上する。
［実　施　例］ 以下に、本発明の実施例を図を用いて、詳細に説明する
。
第１図は、本発明による半導体装置の製造方法を示した
断面図である６第１図において、ｌは基板であり、少く
とも表面が絶縁物で形成されており、ガラス、セラミク
ス、ホウロウ、ガラスエポキシ等であることが多い、そ
の上に、２の配線パターンが形成されている。配線パタ
ーンは、金。
銀、クロム、ニッケル等の金属か、ＩＴＯ等の金１＆：
＃化物を蒸着、スパッタ、メツキ等で形成し。
フォト−エツチング工程で目的のパターンにパターニン
グされることが多い、６は半導体素子であり、能動面は
基板側と対向して載置されている。
半導体素子６の能動素子形成面上には、Ｔｉ−Ｐｄ、Ｃ
ｒ等で蒸着、スパッタ等の方法を用いて電極４が形成さ
れ、その上にＡｕ、ハンダ等の金属突起３が電気メツキ
、リフロー等で形成されている。１の基板上に形成され
ている配線パターン２は、３の金属突起に１部が相対す
るように形成されており、３の金属突起により、半導体
素子６上の電極４と、基板１上の配線パターン２とは電
気的な接続が得られている。５は絶縁樹脂であって、加
熱あるいは光等の外部エネルギーによって硬化あるいは
接着力を発現するメカニズムを持っており、半導体素子
６上の金属突起３と基板１上の配線パターン２を半導体
素子６の上から８の一括圧普治具で加圧することによっ
て、間に存在する絶縁樹脂５を押しのけ、電気的な導通
がはがられた時に、前述の外部エネルギーを加え、絶縁
樹脂５を硬化又は接着させることで、電気的接続と１機
械的接続を同時に保持させ続ける。この時、第１図中に
示すように、複数個の半導体素子を、同時に、８の一括
圧看用治具を用いて加圧を行う、こうすることで、同時
に複数個の半導体素子の導通、接続保持をはかるのであ
る。さらに、半導体素子６の厚さのバラツキ、３の金属
突起のバラツキ、基板ｌや、−括圧看治具８の平坦度の
バラツキを吸収するために、半導体素子６と、−抽圧着
用治具８の間にテフロンシート７を載置しても良い、テ
フロンシートに限らず、ポリイミドのシート、シリコン
ゴムシートでもかまわない。
−抽圧着用治具は、平坦性にすぐれるように、ステンレ
ス、ＣＢＮ、ＳｉＮ等の金属や、セラミクスで形成され
ることが多い、５の絶縁樹脂の硬化又は接着に熱エネル
ギーを要する場合等は、−抽圧着用治具の中にヒーター
のような発熱源を入れ、治具を加圧と同時に加熱用とし
て用いても良い、前述の接着によって電気的・機械的保
持を行う方式でなく、例えば、金属突起がハンダ等で形
成され、配線パターンがニッケル等で形成され、金属共
晶で電気的・機械的保持を行う場合でも、手順は前述と
同様の方式でかまわない。また、絶縁樹脂５中に、導電
性を有する物質を存在させ、さらに接続信顛性を向上さ
せる場合や、導電性を有する物質を金属突起のかわりに
存在させる場合も手順は同様である。
また、−抽圧着用治具を取付ける装置は、従来の加圧用
治具を複数取付けて生産効率を上げる必要が無いため、
簡略化された構造で済ますこともできる。
［発明の効果］ 以上、説明したように、本発明の半導体装置の製造方法
では、複数個の半導体素子を基板に同時に加圧する方法
としたので、加圧に要する製造装置が簡略化されるため
、製造装置に対する投資が少くて済み、また、装置の保
守も簡略化されるという効果を有する。さらに、複数個
の半導体素子の接続を完了するのが少い回数の加圧で済
むので、特に半導体素子の個数が多い半導体装置では、
生産効率が著しく向上するという効果をも有する。
【図面の簡単な説明】
第１図は、本発明による半導体装置の製造方法を示す断
面図であり、第２図は従来の半導体装置の製造方法を示
す断面図である。 ｌ・・・・・基板 ２・・・・・配線パターン ３・・・・・金属突起 ４・・・・・電極 ５・・・・・絶縁樹脂 ６・・・・・半導体素子 ７・・・・・テフロンシート ８・・・・・−括圧看用治具 １０・・・・・加圧用治具 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（他１名）加圧方向 第２図 １０、加圧用治具 ６、半導体素子 ５、絶縁樹脂 ４、電極 ３、金属突起 ２、配線パターン １、基板

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子と前記半導体素子能動素子形成面上に形成
    された電極と、絶縁基板と前記絶縁基板上に前記電極と
    一部分が相対するように形成された配線パターンとが導
    電性物質によって前記電極と導電性を有するように、前
    記半導体素子の能動素子形成面と前記絶縁基板上の前記
    配線パターンとが相対して載置される構造が、同一の前
    記絶縁基板上に複数存在する半導体装置が、複数の前記
    半導体素子と、前記絶縁基板を加圧して前記電極と前記
    配線パターンとに導電性を発現させる際に、少くとも２
    つの前記半導体素子を加圧することを特徴とする半導体
    素子の製造方法。
JP2300885A 1990-11-06 1990-11-06 半導体装置の製造方法及び半導体装置の製造装置 Expired - Fee Related JP2903697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2300885A JP2903697B2 (ja) 1990-11-06 1990-11-06 半導体装置の製造方法及び半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2300885A JP2903697B2 (ja) 1990-11-06 1990-11-06 半導体装置の製造方法及び半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JPH04171949A true JPH04171949A (ja) 1992-06-19
JP2903697B2 JP2903697B2 (ja) 1999-06-07

Family

ID=17890294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2300885A Expired - Fee Related JP2903697B2 (ja) 1990-11-06 1990-11-06 半導体装置の製造方法及び半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP2903697B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281264A (ja) * 2006-04-10 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
KR100889283B1 (ko) * 2001-09-12 2009-03-17 니기소 가부시키가이샤 회로소자의 실장방법 및 가압장치
JPWO2011132384A1 (ja) * 2010-04-23 2013-07-18 住友ベークライト株式会社 電子装置の製造方法および装置、その一対の挟圧部材

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228620A (ja) * 2010-03-31 2011-11-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置の製造装置
JP5614217B2 (ja) 2010-10-07 2014-10-29 デクセリアルズ株式会社 マルチチップ実装用緩衝フィルム
DE102019118480B4 (de) * 2018-11-30 2022-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes schaltungs-package und verfahren
US11121089B2 (en) 2018-11-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889283B1 (ko) * 2001-09-12 2009-03-17 니기소 가부시키가이샤 회로소자의 실장방법 및 가압장치
JP2007281264A (ja) * 2006-04-10 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
JPWO2011132384A1 (ja) * 2010-04-23 2013-07-18 住友ベークライト株式会社 電子装置の製造方法および装置、その一対の挟圧部材

Also Published As

Publication number Publication date
JP2903697B2 (ja) 1999-06-07

Similar Documents

Publication Publication Date Title
US20030068906A1 (en) Connection components with anisotropic conductive material interconnection
JPH0128502B2 (ja)
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
JPH04171949A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPS63151033A (ja) 半導体装置の製造方法
JP2847954B2 (ja) 半導体装置の製造方法
JP3163751B2 (ja) 半導体装置の製造方法
JPS62281360A (ja) 半導体装置の製造方法
JPH02285650A (ja) 半導体装置及びその製造方法
JPH02155257A (ja) 半導体実装装置
JPH01160029A (ja) 半導体装置
JPS62132331A (ja) 半導体装置の製造方法
JPH0671026B2 (ja) 半導体実装方法
JPS62244143A (ja) 半導体素子の電気的接続方法
JPH03228339A (ja) ボンディングツール
JPS61198738A (ja) 半導体装置の製造方法
JPH02110951A (ja) 半導体装置の製造方法および装置
JPH06224258A (ja) 半導体装置の製造方法
JPS63237427A (ja) 半導体素子の実装方法
JPH0482240A (ja) 半導体装置の製造方法
JPS61212030A (ja) 半導体装置の製造方法
JP2609709B2 (ja) 半導体チップの実装方法
JPS63227029A (ja) 半導体装置の製造方法
JP2675714B2 (ja) 突起電極の製法
JPS63293840A (ja) 実装体

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees