JPS63237427A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPS63237427A JPS63237427A JP62072246A JP7224687A JPS63237427A JP S63237427 A JPS63237427 A JP S63237427A JP 62072246 A JP62072246 A JP 62072246A JP 7224687 A JP7224687 A JP 7224687A JP S63237427 A JPS63237427 A JP S63237427A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electrode
- semiconductor element
- semiconductor device
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 229920005989 resin Polymers 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000000465 moulding Methods 0.000 claims abstract description 10
- 238000003825 pressing Methods 0.000 claims description 11
- 230000035939 shock Effects 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体素子をフィルムキャリヤに搭載接続
してなる半導体素子の実装方法に関するものである。
してなる半導体素子の実装方法に関するものである。
（従来の技術〕
第３図は例えば特開昭５２−１３５２６５号公報に示さ
れた従来の半導体素子の実装方法を示す側面図である。
れた従来の半導体素子の実装方法を示す側面図である。
図において、（１０１）は半導体素子、（１０２）は半
導体素子（１０１）上に形成された、例えばＡｕメッキ
などによる電極、（１０３）は例えばポリイミドなどに
よるフィルムキャリアを形成するベースフィルム、（１
０４）はベースフィルム（１０３）に貼り付けられ°た
リードで写真食刻法などによりパターン形成され、更に
中央部に向った先端部が例えば０．５μ揚厚にＳｎメッ
キされたＣｕ’Ｊ−ド、（１０５） は半導体素子（
１０１）、上の電極（１０２）とＳｎメッキされたＣｕ
リード（１０４）を加圧、加熱し、電気的接続を行なう
ためのサーモードツールである。
導体素子（１０１）上に形成された、例えばＡｕメッキ
などによる電極、（１０３）は例えばポリイミドなどに
よるフィルムキャリアを形成するベースフィルム、（１
０４）はベースフィルム（１０３）に貼り付けられ°た
リードで写真食刻法などによりパターン形成され、更に
中央部に向った先端部が例えば０．５μ揚厚にＳｎメッ
キされたＣｕ’Ｊ−ド、（１０５） は半導体素子（
１０１）、上の電極（１０２）とＳｎメッキされたＣｕ
リード（１０４）を加圧、加熱し、電気的接続を行なう
ためのサーモードツールである。
次に動作について説明する。半導体素子（１０１）上の
電極（１０２）が上面を向いている状態で、例えば専用
治具などの上に置く０次いでベースフィルム（１０３）
及びＳｎメンキされたＣｕリード（１０４） からなる
フィルムキャリヤを半導体素子（１０１）上へ非接触状
態で配置する。
電極（１０２）が上面を向いている状態で、例えば専用
治具などの上に置く０次いでベースフィルム（１０３）
及びＳｎメンキされたＣｕリード（１０４） からなる
フィルムキャリヤを半導体素子（１０１）上へ非接触状
態で配置する。
次いで接続すべきＳｎメッキされたＣｕリード（１０４
）と半導体素子（１０１）上の電極（１０２）を接触す
る寸前の状態（例えばギャップが１００μ−程度）で位
置合わせる０次にサーモードツール（１０５）を上部よ
り降下させ、ＳｎメッキされたＣｕ’Ｊ−ド（１０４）
と半導体素子（１０１）上の電極（１０２）を加圧
・加熱することにより、ＳｒＩメッキされたＣｕ１ｌ−
ド（１０４） のＳｎが溶融し、例えばＡｕなどで生
成された半導体素子の（１０１）上の電極（１０２）へ
拡散し、Ａｕ −Ｓｎの合金が生成され、電気的接続が
なされることとなる。次いでサーモードツール（１０５
）を上昇させることにより、半導体素子＋１１の実装が
完了する。
）と半導体素子（１０１）上の電極（１０２）を接触す
る寸前の状態（例えばギャップが１００μ−程度）で位
置合わせる０次にサーモードツール（１０５）を上部よ
り降下させ、ＳｎメッキされたＣｕ’Ｊ−ド（１０４）
と半導体素子（１０１）上の電極（１０２）を加圧
・加熱することにより、ＳｒＩメッキされたＣｕ１ｌ−
ド（１０４） のＳｎが溶融し、例えばＡｕなどで生
成された半導体素子の（１０１）上の電極（１０２）へ
拡散し、Ａｕ −Ｓｎの合金が生成され、電気的接続が
なされることとなる。次いでサーモードツール（１０５
）を上昇させることにより、半導体素子＋１１の実装が
完了する。
従来の半導体素子の実装方法は以上のようであるため、
Ａｕ−Ｓｎ合金を生成するために、サーモードツールを
５００℃〜６００℃程度に加熱しなければならず、その
熱的ショックのために半導体素子の割れや、特性不良及
びＳｎ！Ｊ−ドの溶融により、隣接パッドへの短絡や半
導体素子上への短絡等、多くの問題があり、それらを軽
減するための接続条件、例えば、加熱温度、加圧力、接
続時間の設定が困難であり、信幀性評価に長期間を費や
さなければ、信頼性が確保できないという問題点があっ
た。さらには、半導体素子とフィルムキャリヤを接続し
た後に耐湿性の向上や、接続部保護のために半導体素子
の接続部を含む上面、又は半導体素子全体をエポキシ、
シリコーン、ポリイミドなどの樹脂によりコーティング
、モールドを行なわなければならなかった。なお、半導
体素子とフィルムキャリヤの接続の工程と、樹脂モール
ドの工程は別々に行なっていいるため、半導体素子とフ
ィルムキャリヤを接続した後、一旦回収しなければなら
ず、回収時に接続部が曲げなどの応力により接続部が？
１Ｊｊｉ１１．．、製品の歩留りが低Ｔｉるといった種
々の問題があった。
Ａｕ−Ｓｎ合金を生成するために、サーモードツールを
５００℃〜６００℃程度に加熱しなければならず、その
熱的ショックのために半導体素子の割れや、特性不良及
びＳｎ！Ｊ−ドの溶融により、隣接パッドへの短絡や半
導体素子上への短絡等、多くの問題があり、それらを軽
減するための接続条件、例えば、加熱温度、加圧力、接
続時間の設定が困難であり、信幀性評価に長期間を費や
さなければ、信頼性が確保できないという問題点があっ
た。さらには、半導体素子とフィルムキャリヤを接続し
た後に耐湿性の向上や、接続部保護のために半導体素子
の接続部を含む上面、又は半導体素子全体をエポキシ、
シリコーン、ポリイミドなどの樹脂によりコーティング
、モールドを行なわなければならなかった。なお、半導
体素子とフィルムキャリヤの接続の工程と、樹脂モール
ドの工程は別々に行なっていいるため、半導体素子とフ
ィルムキャリヤを接続した後、一旦回収しなければなら
ず、回収時に接続部が曲げなどの応力により接続部が？
１Ｊｊｉ１１．．、製品の歩留りが低Ｔｉるといった種
々の問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体素子とフィルムキャリヤを接続する際
、熱的シラツクのために半導体素子の割れや、特性不良
が発生せず、５ｎｌＪ−ドの溶融による隣接パッドとの
短絡や、半導体素子上との短絡などの発生も抑えられる
と共に、信頼性を確保するための接続条件の設定、及び
信頼性評価に長期間を費やさな（でもよく、半導体素子
とフィルムキャリヤの接続工程と樹脂モールド工程が一
度にでき、そのために半導体素子搭載済のフィルムキャ
リヤを回収する際に曲げなどの応力により接続部が剥離
せず、製品の歩留りに影響を与えない半導体素子の実装
方法を得ることを目的としている。
たもので、半導体素子とフィルムキャリヤを接続する際
、熱的シラツクのために半導体素子の割れや、特性不良
が発生せず、５ｎｌＪ−ドの溶融による隣接パッドとの
短絡や、半導体素子上との短絡などの発生も抑えられる
と共に、信頼性を確保するための接続条件の設定、及び
信頼性評価に長期間を費やさな（でもよく、半導体素子
とフィルムキャリヤの接続工程と樹脂モールド工程が一
度にでき、そのために半導体素子搭載済のフィルムキャ
リヤを回収する際に曲げなどの応力により接続部が剥離
せず、製品の歩留りに影響を与えない半導体素子の実装
方法を得ることを目的としている。
この発明に係る半導体素子の実装方法は、電極が形成さ
れた半導体素子とリードを有するフィルムキャリヤを、
電極とリードとが接触するように配置する工程、電極と
リードとの接触部の周囲に絶縁性樹脂を供給する工程、
接触して配置された電極とリードを押圧する工程、及び
供給した絶縁性樹脂を硬化する工程を施し、半導体素子
の電極とフィルムキャリヤのリードとを電気的に接続す
るものである。
れた半導体素子とリードを有するフィルムキャリヤを、
電極とリードとが接触するように配置する工程、電極と
リードとの接触部の周囲に絶縁性樹脂を供給する工程、
接触して配置された電極とリードを押圧する工程、及び
供給した絶縁性樹脂を硬化する工程を施し、半導体素子
の電極とフィルムキャリヤのリードとを電気的に接続す
るものである。
この発明においては、半導体素子の電極とフィルムキャ
リヤのリードとの接続は接触のみによるものであり、供
給した樹脂を硬化させる時点で接触部、即ち接続部の固
定が行なえ、樹脂の硬化に伴なう収縮により接続部に冗
長的な圧力が加わり、接続を安定なものにできる、さら
に耐湿性など信頼性を有する樹脂を用いれば、樹脂モー
ルド工程を省略できる。
リヤのリードとの接続は接触のみによるものであり、供
給した樹脂を硬化させる時点で接触部、即ち接続部の固
定が行なえ、樹脂の硬化に伴なう収縮により接続部に冗
長的な圧力が加わり、接続を安定なものにできる、さら
に耐湿性など信頼性を有する樹脂を用いれば、樹脂モー
ルド工程を省略できる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体素子の実装方
法を示す断面図である。図において、（１）は半導体素
子、（２）は半導体素子（１）上に形成された例えばＡ
ｕメッキなどによる電極、（３）は例えばポリイミドな
によるフィルムキャリヤを形成するベースフィルム、（
４）はベースフィルム（３）に貼り付けられたリードで
写真食刻法などによりパターン形成され、更に例えば１
μ慣程度の厚さの＾Ｕメッキが施されたＣｕリード、（
５）は接触部に供給する絶縁性樹脂で、例えば、エポキ
シ、シリコーンポリイミド等による絶縁性モールド樹脂
、（６）は半導体素子（１）上の電極（２）とフィルム
キャリヤのＡｕメッキＣｕリード（４）を接触押圧する
ための押圧プレートである。
法を示す断面図である。図において、（１）は半導体素
子、（２）は半導体素子（１）上に形成された例えばＡ
ｕメッキなどによる電極、（３）は例えばポリイミドな
によるフィルムキャリヤを形成するベースフィルム、（
４）はベースフィルム（３）に貼り付けられたリードで
写真食刻法などによりパターン形成され、更に例えば１
μ慣程度の厚さの＾Ｕメッキが施されたＣｕリード、（
５）は接触部に供給する絶縁性樹脂で、例えば、エポキ
シ、シリコーンポリイミド等による絶縁性モールド樹脂
、（６）は半導体素子（１）上の電極（２）とフィルム
キャリヤのＡｕメッキＣｕリード（４）を接触押圧する
ための押圧プレートである。
第１図に基づき、この発明の一実施例について説明する
。
。
まず、半導体素子（１）上の電極（２）が上面を向いて
いる状態で、例えば専用治具などの上に置く。次いでベ
ースフィルム（３）及び＾Ｕメッキされたリード（４）
からなるフィルムキャリヤを半導体素子（１）上へ非接
触状態で配置する０次いで接続すべきＡｕメッキされた
Ｃｕ’Ｊ−ド（４）と半導体素子（１）上の電極（２）
を接触する寸前の状Ｂ（例えばギャップ１００μ慣程度
）で位置合わせし、良好となれば軽く接触させるように
フィルムキャリヤをわずかに降下させる。
いる状態で、例えば専用治具などの上に置く。次いでベ
ースフィルム（３）及び＾Ｕメッキされたリード（４）
からなるフィルムキャリヤを半導体素子（１）上へ非接
触状態で配置する０次いで接続すべきＡｕメッキされた
Ｃｕ’Ｊ−ド（４）と半導体素子（１）上の電極（２）
を接触する寸前の状Ｂ（例えばギャップ１００μ慣程度
）で位置合わせし、良好となれば軽く接触させるように
フィルムキャリヤをわずかに降下させる。
次いでディスペンサー（図示せず）等により、絶縁性モ
ールド樹脂（５）を半導体素子（１）上のリード（４）
との接触部の周囲、例えば電極部を含む範囲で上部より
滴下し、押圧プレート（６）を降下させ、Ａｕメッキさ
れたＣｕリード（４）と半導体素子（１）上の電極（２
）を加圧する。次いでプレート自身の加熱又は外部より
の加熱により１５０℃〜２００℃程度で樹脂（５）を硬
化させた後、プレート（６）を上昇させる。
ールド樹脂（５）を半導体素子（１）上のリード（４）
との接触部の周囲、例えば電極部を含む範囲で上部より
滴下し、押圧プレート（６）を降下させ、Ａｕメッキさ
れたＣｕリード（４）と半導体素子（１）上の電極（２
）を加圧する。次いでプレート自身の加熱又は外部より
の加熱により１５０℃〜２００℃程度で樹脂（５）を硬
化させた後、プレート（６）を上昇させる。
この実施例によれば、半導体素子（１）とフィルムキャ
リヤの接続に熱的ショックが加わらず、接触接合である
ため、Ｃｕ！Ｊ−ドにＳｎメッキを施す必要がなくなる
。従って半導体素子（１）の割れや特性不良を防止でき
、さらにリード（４）を構成するＳｎの溶融による隣接
パッドへの短絡や半導体素子（１）上への短絡がなくな
る。このため、従来の接続に費やす条件設定や、信幀性
評価が比較的短期間でできる利点がある。また、この実
施例では絶縁性樹脂としてモールド樹脂を用いているの
で接続と同時に樹脂モールドが行なえるため生産性が上
がり、工程が減るため歩留りが向上する効果がある。
リヤの接続に熱的ショックが加わらず、接触接合である
ため、Ｃｕ！Ｊ−ドにＳｎメッキを施す必要がなくなる
。従って半導体素子（１）の割れや特性不良を防止でき
、さらにリード（４）を構成するＳｎの溶融による隣接
パッドへの短絡や半導体素子（１）上への短絡がなくな
る。このため、従来の接続に費やす条件設定や、信幀性
評価が比較的短期間でできる利点がある。また、この実
施例では絶縁性樹脂としてモールド樹脂を用いているの
で接続と同時に樹脂モールドが行なえるため生産性が上
がり、工程が減るため歩留りが向上する効果がある。
なお、上記実施例では半導体素子（１）上にＡｕメッキ
などによる電極（２）を設けたものとしたが、特に通常
の半導体素子のようにアルミ電極のみでもよい。ただし
その場合には、ＡｕメッキされたＣｕリード（４）との
接続部に突起電極を形成しておくことが必要となる。ま
た押圧プレート（６）により加圧するのではなく、第２
図に示すような絶縁性樹脂（５）を塗布したプレート（
６）を介在させて加圧具（７）で加圧し、そのまま樹脂
（５）を硬化させてもよい。
などによる電極（２）を設けたものとしたが、特に通常
の半導体素子のようにアルミ電極のみでもよい。ただし
その場合には、ＡｕメッキされたＣｕリード（４）との
接続部に突起電極を形成しておくことが必要となる。ま
た押圧プレート（６）により加圧するのではなく、第２
図に示すような絶縁性樹脂（５）を塗布したプレート（
６）を介在させて加圧具（７）で加圧し、そのまま樹脂
（５）を硬化させてもよい。
また、半導体素子（１１上の電極（２）とＣｕリード（
４）を位置合わせした後に樹脂（５）を供給するかわり
に、透明な樹脂（５）であれば、あらかじめ半導体素子
（１）上に供給しておき、その上にＣｕ’Ｊ−ド（４）
を位置合わせし、加圧することとしてもよい。ただし、
その場合は電極（２）上の樹脂（５）がはみ出す程度の
圧力が必要となる。
４）を位置合わせした後に樹脂（５）を供給するかわり
に、透明な樹脂（５）であれば、あらかじめ半導体素子
（１）上に供給しておき、その上にＣｕ’Ｊ−ド（４）
を位置合わせし、加圧することとしてもよい。ただし、
その場合は電極（２）上の樹脂（５）がはみ出す程度の
圧力が必要となる。
さらには半導体素子の電極（２）とフィルムキャリヤの
Ｃｕリード（４）の位置合わせを行ない、接触させ中空
の押圧プレート（６）で中央部を除く接触部を押圧しな
がら、その中空部分よりモールド樹脂（５）を供給する
方法をとってもよい。また半導体素子の電極（２）とフ
ィルムキャリヤのリード（４）の材質は上記実施例に限
定されるものではない。
Ｃｕリード（４）の位置合わせを行ない、接触させ中空
の押圧プレート（６）で中央部を除く接触部を押圧しな
がら、その中空部分よりモールド樹脂（５）を供給する
方法をとってもよい。また半導体素子の電極（２）とフ
ィルムキャリヤのリード（４）の材質は上記実施例に限
定されるものではない。
以上のように、この発明によれば、電極が形成された半
導体素子とリードを有するフィルムキャリヤを、電極と
リードとが接触するように配置する工程、電極とリード
との接触部の周囲に絶縁性樹脂を供給する工程、接触し
て配置された？Ｔｔ １％とリードを押圧する工程、及
び供給した絶縁性樹脂を硬化する工程を施し、半導体素
子の電極とフィルムキャリヤのリードとを電気的に接続
することにより、熱的ショックに起因する半導体素子の
割れや特性不良の発生を防止できる。また、リードにＳ
ｎメッキを施す必要がないので、Ｓｎの溶融による短絡
が起こることな（、信頬性を確保するための接続６条件
の設定及び信幀性評価が比較的短時間で行なえる半導体
素子の実装方法が得られる効果がある。また、絶縁性樹
脂にモールド樹脂を用いれば、半導体素子の接続を樹脂
モールドを同時に行なうことができ、生産性が向上し、
工程が減るため歩留りが向上する効果もある。
導体素子とリードを有するフィルムキャリヤを、電極と
リードとが接触するように配置する工程、電極とリード
との接触部の周囲に絶縁性樹脂を供給する工程、接触し
て配置された？Ｔｔ １％とリードを押圧する工程、及
び供給した絶縁性樹脂を硬化する工程を施し、半導体素
子の電極とフィルムキャリヤのリードとを電気的に接続
することにより、熱的ショックに起因する半導体素子の
割れや特性不良の発生を防止できる。また、リードにＳ
ｎメッキを施す必要がないので、Ｓｎの溶融による短絡
が起こることな（、信頬性を確保するための接続６条件
の設定及び信幀性評価が比較的短時間で行なえる半導体
素子の実装方法が得られる効果がある。また、絶縁性樹
脂にモールド樹脂を用いれば、半導体素子の接続を樹脂
モールドを同時に行なうことができ、生産性が向上し、
工程が減るため歩留りが向上する効果もある。
第１図はこの発明の一実施例による半導体素子の実装方
法を示す断面図、第２図はこの発明の他の実施例による
半導体素子の実装方法を示す断面図、第３図は従来の半
導体素子の実装方法を示す側面図である０図において＋
１１は半導体素子、（２）は電極、（３）はベースフィ
ルム、（４）はリード、（５）ヰ絶縁性樹脂である。（
ベースフィルム（３）とリード（４）とでフィルムキャ
リヤを構成する。） なお、図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄第１図 １：半導体素子 ２：電極
法を示す断面図、第２図はこの発明の他の実施例による
半導体素子の実装方法を示す断面図、第３図は従来の半
導体素子の実装方法を示す側面図である０図において＋
１１は半導体素子、（２）は電極、（３）はベースフィ
ルム、（４）はリード、（５）ヰ絶縁性樹脂である。（
ベースフィルム（３）とリード（４）とでフィルムキャ
リヤを構成する。） なお、図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄第１図 １：半導体素子 ２：電極
Claims (4)
- （１）電極が形成された半導体素子とリードを有するフ
ィルムキャリヤを、上記電極とリードとが接触するよう
に配置する工程、上記電極とリードとの接触部の周囲に
絶縁性樹脂を供給する工程、接触して配置された上記電
極とリードを押圧する工程、及び上記供給した絶縁性樹
脂を硬化する工程を施し、上記半導体素子の電極と上記
フィルムキャリヤのリードとを電気的に接続することを
特徴とする半導体素子の実装方法。 - （２）絶縁性樹脂を供給する工程の後、半導体素子とフ
ィルムキャリヤを押圧し、電極とリードの接触部を圧接
状態で上記供給した絶縁性樹脂を硬化する工程を施すこ
とを特徴とする特許請求の範囲第１項記載の半導体素子
の実装方法。 - （３）半導体素子とフィルムキャリヤを押圧する工程の
後、電極とリードの接触部を圧接状態で絶縁性樹脂を供
給する工程を施すことを特徴とする特許請求の範囲第１
項記載の半導体素子の実装方法。 - （４）絶縁性樹脂は、モールド樹脂であることを特徴と
する特許請求の範囲第１項ないし第３項のいずれかに記
載の半導体素子の実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072246A JPH0671024B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体素子の実装方法 |
| US07/363,710 US4942140A (en) | 1987-03-25 | 1989-06-09 | Method of packaging semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072246A JPH0671024B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63237427A true JPS63237427A (ja) | 1988-10-03 |
| JPH0671024B2 JPH0671024B2 (ja) | 1994-09-07 |
Family
ID=13483742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62072246A Expired - Lifetime JPH0671024B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671024B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849607A (en) * | 1993-11-27 | 1998-12-15 | Samsung Electronics Co., Ltd. | Process for attaching a lead frame to a semiconductor chip |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60262430A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-03-25 JP JP62072246A patent/JPH0671024B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60262430A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849607A (en) * | 1993-11-27 | 1998-12-15 | Samsung Electronics Co., Ltd. | Process for attaching a lead frame to a semiconductor chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0671024B2 (ja) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027180B2 (ja) | ||
| JPH0128502B2 (ja) | ||
| KR100344912B1 (ko) | 반도체소자의기판장착구조및그장착방법 | |
| JPH05218137A (ja) | 半導体装置の製造方法 | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| EP0596393A1 (en) | Method of applying bumps on a semiconductor device and connecting it with a printed circuit board | |
| JP3163751B2 (ja) | 半導体装置の製造方法 | |
| JPS63237427A (ja) | 半導体素子の実装方法 | |
| JPH09246325A (ja) | 半導体素子の実装構造及びその製造方法 | |
| JP3026204B1 (ja) | ベアチップ実装方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP2833272B2 (ja) | Ｉｃ実装方法 | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JPS63237426A (ja) | 半導体実装方法 | |
| JP2847954B2 (ja) | 半導体装置の製造方法 | |
| JP2812316B2 (ja) | 半導体装置の製造方法 | |
| JP3051617B2 (ja) | 半導体装置の製造方法 | |
| JPH08102464A (ja) | 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JP3232805B2 (ja) | バンプ電極の形成方法 | |
| JP2000098413A (ja) | 表示装置の製造方法 | |
| JPH04326747A (ja) | 部品実装方法 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JPH04174533A (ja) | 半導体装置の製造方法 | |
| JPS61198738A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 13 |