JPS63192244A - 電気部品の実装方法 - Google Patents

電気部品の実装方法

Info

Publication number
JPS63192244A
JPS63192244A JP2537087A JP2537087A JPS63192244A JP S63192244 A JPS63192244 A JP S63192244A JP 2537087 A JP2537087 A JP 2537087A JP 2537087 A JP2537087 A JP 2537087A JP S63192244 A JPS63192244 A JP S63192244A
Authority
JP
Japan
Prior art keywords
substrate
protruding section
electrode
chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2537087A
Other languages
English (en)
Other versions
JPH0552063B2 (ja
Inventor
Akira Mase
晃 間瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2537087A priority Critical patent/JPS63192244A/ja
Publication of JPS63192244A publication Critical patent/JPS63192244A/ja
Publication of JPH0552063B2 publication Critical patent/JPH0552063B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、液晶表示素子の軽量化、低コスト化を図る
為に表示基板上に直接に駆動の為の半導体高度集積回路
チップを設置する方法を提案するにある。
「従来の技術」 液晶表示素子の駆動回路はガラスエポキシ基板上に銅箔
を形成した回路を設け、パッケージICをハンダ付けす
ることにより作られ、それをFPCにより表示基板と1
本1本結んでいる。
又、そのガラスエポキシ基板を省く為にチップtCをT
AB法と呼ばれるポリイミド系の樹脂フィルムをベース
とするフレキシブルな基板上の配線に接続し、フィルム
端部に設けられた電極端子を表示基板上の電極に接続す
る方法、又フリップチップ法と呼ばれるICのパッドに
ハンダのバンプを設け、かつ対抗する電極にハンダメッ
キを設けてバンダーハンダ接続を行う方法等がある。
「発明が解決したいとする問題点」 表示装置の他に、回路用基板をさらに設けることは、軽
量化及び低コスト化には妨げとなっている。TAB法は
軽量化を目的とした方法であるが、使用するテープを形
成するのにコストがかかりすぎることが問題となってい
る。
又、フリップチップ法に用いるハンダバンプの形成は隣
接するバンブ同志のショートを回避する為にIC基板上
に形成刷る電極の集積度を上げられないことが問題点で
ある。
また、駆動用のICのA1871部分に、Cu、Au、
等の金属を中心とするバンブを設けることもICコスト
の上昇につながり、さらなるコストダウンを困難として
いる。
そしてその結果、軽量化、低コスト化、高集積化を図る
為にバンプ加工等を行なわない通常プロセスによるIC
チップを直接表示基板上に固定し電気配線の接続を行う
方法が求められていた。
「問題を解決するための手段」 かかる問題を解決するため、本発明は絶縁基板又は絶縁
表面を有する基板上に凸部を設け、この凸部の高さは、
LSIのA1パット周辺のパッシベーション膜厚より決
定される値で約5〜30μmが適当であると考えられる
次にこの凸部の少なくとも上面をおおう様にFe。
Cu、Aut Ag、Pd−Ag、Pt+AI、C,S
n、In、Ni、Ta、Tt、Sb、BLMoの1種類
以上の導電金属粉をその合計値において重量比20%以
上を有するインクを用いて印刷法により専電膜を作成し
た。それによって得られた導電性を有する凸部である第
1の電極とICチップ上のパッドである第2の電極とを
電、気的に接続する事を特徴としている。
この様な凸部を設けた事で、LSIチップのAIバット
上に、今まで必要であった金属バンプを作成する必要が
なくなり、従来Gト比べて非常に作製コストが低減でき
た事が特徴となっている。
以下に実施例に従って本発明を説明する。
「実施例1」 第1図は本発明のIC実装方法を使用した作成方法を示
す。
本実施例では、基板(1)上の配線(2)も、凸部(3
0)の作成も下記に示す印刷法で行った。
まず凸部(30)を絶縁性インク、例えば平均粒径が1
〜2μmの低融点(本実施例では480℃を用いた)ガ
ラスを30重量%含む亜麻仁油を用いてオフセット法に
より印刷を行った。別の実施例では60重量%にて行っ
たが、20〜80重量%が適当であると思われる。この
印刷により、本実施例では10μmの高さの凸部(30
)を得た。(第1図(A))その後大気雰囲気中で第4
図(A)の温度カーブに従ってこのパターンの焼成を行
った。
その後電気配線を形成するために平均粒径が1〜2μm
のAg粒子を40重量%含む亜麻仁油を用いてオフセッ
ト法により印刷を行った。この際、該凸部(30)の少
なくとも上面をおおう様に作成した。
この場合配線の少なくとも1部が該凸部の上面をおおっ
ていれば目的は達成され、第5図のA、B、Cどのよう
な接し方でもよく、そのデザインはLSIのバンド形状
により任意に決まる。
凸部と同様に配線を焼成し、該凸部と電気配線が平面的
に重なった部分を第1の電極(3)とした。
第2図に第1の電極まで作成した表示基板のIC実装部
の平面図、断面図を示す。次に表示基板上のIC(5)
が対抗する部位(4)にエポキシ樹脂を5gに対して1
5μmφのNi粒子(6)を5部g混入した接着剤(7
)をスクリーン印刷法により塗布した。
その後表示基板上の電極凸部(3)をIC基板(5)上
の電極(8)と位置あわせをして治具により側基板が相
向かい合う方向に力を3 kg重かけて180℃でエポ
キシ樹脂を20分かけて硬化させた。
硬化後の接続部の拡大図を(第3図〔A〕)に示す。I
C基板(5)上のAIパッド(8)表面と表示基板配線
上の凸部(3)表面との間隔は3μmになるように調整
した。すると接続部に存在するNi粒子は凸部内に食い
込み、導電率をあげることができた。又、接続部以外に
存続するNi粒子(6)は凸部の高さを30μ−とした
ため、IC基板(5)や表示基板上の配線(2)を傷つ
けることなくエポキシ樹脂(7)中に存在することがわ
かった。
本実施例ではエポキシ樹脂に透明なものを、又表示基板
にガラスを用いた為、ガラス側から位置合わせを行った
。又、接着剤としてUV硬化樹脂も用いてみたが、表示
基板側からUV光を入射することで硬化を行うことがで
きた。
第6図に本発明で得られた接続部の接触の程度を示すI
−V特性を示す同図のように接続によるバリア等も見ら
れず、いわゆるオーミック接続を行なわしめることがで
きた。
本実施例では凸部形成に、絶縁性材料よりなる印刷用イ
ンクを使用したオフセット印刷法を用いたが特にこれに
限られるわけではなく、導電性材料を用いても、また他
の形成方法でも適用可能であるが本発明の目的より本実
施例で示す方法がコスト的にも最もよい結果が得られた
〔効果〕
本発明により、従来より有望と言われながらもコスト、
生産性の面より実現が困難であった、ICチップを直接
表示基板上に設置し、電気的接続を行う事が、低コスト
でかつ生産性よく行うことが可能となった。
さらに、IC基板上の電極にはんだバンプを形成する必
要が無いため、ICチップの集積度をあげることが可能
となり、ICチップの価格を安(することも出来ると言
う特性を持つ。
【図面の簡単な説明】
第1図は本発明の工程を示す。 第2図は本発明におけるIC実装部分の平面図と断面図
を示す。 第3図は本発明における硬化後の接続部の拡大図である
。 第4図は本発明における焼結時の温度と時間の関係を示
す。 第5図は本発明における凸部と電気配線の位置関係を示
す。 第6図は本発明で得られた接続の電気的特性を示す。

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板上もしくは絶縁表面を有する基板上に高さ5〜
    30μmの凸部を設け、1種類以上の導電金属粉を重量
    比20%以上含有するインクを用いて該凸部の少なくと
    も上面部分をおおって、電気配線を印刷法で作成し、そ
    の凸部を電気的接続端子とする第1の電極と、半導体集
    積回路チップの取り出し用パッドである第2の電極とを
    電気的に接続するとともに半導体チップを前記基板上に
    固定することを特徴とする半導体チップの実装方法
JP2537087A 1987-02-04 1987-02-04 電気部品の実装方法 Granted JPS63192244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2537087A JPS63192244A (ja) 1987-02-04 1987-02-04 電気部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2537087A JPS63192244A (ja) 1987-02-04 1987-02-04 電気部品の実装方法

Publications (2)

Publication Number Publication Date
JPS63192244A true JPS63192244A (ja) 1988-08-09
JPH0552063B2 JPH0552063B2 (ja) 1993-08-04

Family

ID=12163945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2537087A Granted JPS63192244A (ja) 1987-02-04 1987-02-04 電気部品の実装方法

Country Status (1)

Country Link
JP (1) JPS63192244A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281722A (ja) * 1985-10-07 1987-04-15 Canon Inc 電子部品装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281722A (ja) * 1985-10-07 1987-04-15 Canon Inc 電子部品装置

Also Published As

Publication number Publication date
JPH0552063B2 (ja) 1993-08-04

Similar Documents

Publication Publication Date Title
US6259608B1 (en) Conductor pattern for surface mount devices and method therefor
US7638876B2 (en) Bumpless semiconductor device
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
EP1096565A2 (en) Sealed-by-resin type semiconductor device and liquid crystal display module including the same
JPH0432541B2 (ja)
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20050033111A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
TWI227051B (en) Exposed pad module integrated a passive device therein
JPH04263433A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3847693B2 (ja) 半導体装置の製造方法
JP3659133B2 (ja) 半導体装置の製造方法
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3279470B2 (ja) 半導体装置およびその製造方法
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPS63192244A (ja) 電気部品の実装方法
JP3084648B2 (ja) 半導体装置
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JPS63122135A (ja) 半導体チツプの電気的接続方法
JP3889311B2 (ja) プリント配線板
JPS63168028A (ja) 微細接続構造
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees