JPH11214591A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11214591A
JPH11214591A JP1155498A JP1155498A JPH11214591A JP H11214591 A JPH11214591 A JP H11214591A JP 1155498 A JP1155498 A JP 1155498A JP 1155498 A JP1155498 A JP 1155498A JP H11214591 A JPH11214591 A JP H11214591A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
insulating base
semiconductor device
resin adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1155498A
Other languages
English (en)
Other versions
JP3420492B2 (ja
Inventor
Hideaki Sato
英昭 里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP01155498A priority Critical patent/JP3420492B2/ja
Publication of JPH11214591A publication Critical patent/JPH11214591A/ja
Application granted granted Critical
Publication of JP3420492B2 publication Critical patent/JP3420492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体素子を接着固定する樹脂製接着剤やモー
ルド樹脂が不要に大きく広がり、半導体素子の電極を所
定のメタライズ配線層に確実、強固に電気的接続するこ
とができなかったり、半導体素子を気密に被覆すること
ができない。 【解決手段】上面に半導体素子３が搭載される搭載部１
ａと、該搭載部１ａに搭載される半導体素子３の各電極
が電気的に接続される複数個のメタライズ配線層２を有
する絶縁基体１と、前記絶縁基体１の搭載部１ａに樹脂
製接着剤４を介して接着固定された半導体素子３と、少
なくとも前記半導体素子３を被覆するモールド樹脂７と
から成る半導体装置であって、前記絶縁基体１の表面に
フッ素系界面活性剤から成る皮膜６を被着させた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピューター等
の情報処理装置等に使用される半導体装置に関し、より
詳細には半導体素子を有機樹脂で被覆した樹脂モールド
タイプの半導体装置に関するものである。
【０００２】
【従来の技術】従来、コンピューター等の情報処理装置
等に使用される半導体装置、特に半導体素子が有機樹脂
で被覆された樹脂モールドタイプの半導体装置は一般
に、酸化アルミニウム質焼結体等の電気絶縁材料から成
り、その上面に半導体素子が搭載される搭載部と、タン
グステン、モリブデン、マンガン等の高融点金属材料か
ら成る複数個のメタライズ配線層が被着形成されている
絶縁基体と、前記絶縁基体の搭載部にエポキシ樹脂等の
樹脂製接着剤を介して接着固定される半導体素子と、エ
ポキシ樹脂等の有機樹脂から成り、前記半導体素子を被
覆して半導体素子を気密に封止するモールド樹脂とから
構成されており、絶縁基体の搭載部に半導体素子を樹脂
製接着剤を介して接着固定するとともに半導体素子の各
電極を所定のメタライズ配線層にボンディングワイヤ等
の電気的接続手段を介して電気的に接続し、しかる後、
半導体素子の外表面にエポキシ樹脂前駆体を滴下すると
ともにこれを所定温度で熱硬化させ、半導体素子をモー
ルド樹脂で気密に被覆することによって製品としての半
導体装置が完成する。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置においては、絶縁基体の表面に大気中に
含まれる水分（含むＯＨ基）が付着すると絶縁基体表面
が親水性となり、エポキシ樹脂等の極性の強い樹脂は大
きく広がってしまう。そのため、絶縁基体の搭載部に半
導体素子をエポキシ樹脂から成る樹脂製接着剤を介して
接着固定すると樹脂製接着剤の一部が搭載部の周辺に大
きく広がって絶縁基体上面に被着されているメタライズ
配線層を被覆し、その結果、半導体素子の各電極を所定
のメタライズ配線層にボンディングワイヤ等の電気的接
続手段を介して確実、強固に電気的接続することができ
ないという欠点を有していた。
【０００４】また絶縁基体の搭載部に半導体素子を接着
固定するエポキシ樹脂から成る樹脂製接着剤に銀等の金
属粉末が添加されていると隣接するメタライズ配線層間
が不要に広がった樹脂製接着剤で電気的に短絡してしま
い半導体装置としての機能が喪失してしまうという欠点
も有していた。
【０００５】更に、絶縁基体に搭載した半導体素子をエ
ポキシ樹脂等から成るモールド樹脂で気密に被覆する
際、モールド樹脂の一部が絶縁基体の表面を不要に、か
つ不均一に広がって外観不良を発生したり、半導体素子
をモールド樹脂で気密に被覆することができなくなって
半導体素子を長期間にわたり正常、かつ安定に作動させ
ることができないという欠点も有していた。
【０００６】そこで上記欠点を解消するために絶縁基体
の表面に炭化水素系界面活性剤等の陽イオン界面活性剤
から成る皮膜を被着させておき、絶縁基体の表面に水分
等が付着するのを有効に防止することが考えられる。
【０００７】しかしながら、この炭化水素系界面活性剤
等の陽イオン界面活性剤は臨界表面張力が３０ｄｙｎ／
ｃｍ以上と高く、撥水性が若干弱いことから多量の水分
を含む雰囲気中では水分（含むＯＨ基）の絶縁基体表面
への付着を完全に防止することができず、絶縁基体の搭
載部に半導体素子をエポキシ樹脂から成る樹脂製接着剤
を介して接着固定した場合、樹脂製接着剤の一部が依然
として絶縁基体上面を広がり、広がった樹脂製接着剤に
よってメタライズ配線層の一部が被覆されメタライズ配
線層に半導体素子の電極をボンディングワイヤ等の電気
的接続手段を介して確実、強固に電気的接続することが
できないという解決すべき課題を有する。
【０００８】また前記炭化水素系界面活性剤等の陽イオ
ン界面活性剤は１５０℃程度の低い温度で蒸発すること
から絶縁基体の搭載部に半導体素子をエポキシ樹脂等か
ら成る樹脂製接着剤を介して固定し、しかる後、半導体
素子の表面をモールド樹脂で被覆した場合、炭化水素系
界面活性剤等は半導体素子を絶縁基体上に樹脂製接着剤
を介して接着させる際に樹脂製接着剤を熱硬化させる熱
によって蒸発してしまい、その結果、半導体素子が接着
された後の絶縁基体はその表面に界面活性剤が存在しな
いことから水分が多量に付着し、この付着した水分によ
ってエポキシ樹脂から成るモールド樹脂が絶縁基体上面
に不要に広がり、外観不良等を発生したり、半導体素子
をモールド樹脂で気密に被覆することができなくなって
半導体素子を常に正常、かつ安定に作動させることもで
きないという欠点を有する。
【０００９】本発明は上記諸欠点に鑑み案出されたもの
で、その目的は半導体素子の電極をボンディングワイヤ
等の電気的接続手段を介して所定のメタライズ配線層に
確実、強固に電気的接続するとともにモールド樹脂で半
導体素子を完全に気密に被覆して半導体素子を長期間に
わたり正常、かつ安定に作動させることができる半導体
装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、上面に半導体
素子が搭載される搭載部と、該搭載部に搭載される半導
体素子の各電極が電気的に接続される複数個のメタライ
ズ配線層を有する絶縁基体と、前記絶縁基体の搭載部に
樹脂製接着剤を介して接着固定された半導体素子と、少
なくとも前記半導体素子を被覆するモールド樹脂とから
成る半導体装置であって、前記絶縁基体の表面にフッ素
系界面活性剤から成る皮膜を被着させたことを特徴とす
るものである。
【００１１】また本発明は、前記皮膜を形成するフッ素
系界面活性剤がパーフルオロアルキル基を有しているこ
とを特徴とするものである。
【００１２】本発明の半導体装置によれば、絶縁基体の
表面にフッ素系界面活性剤、特にパーフルオロアルキル
基を有するフッ素系界面活性剤から成る皮膜が被着され
ており、該フッ素系界面活性剤は臨界表面張力が２５ｄ
ｙｎ／ｃｍ以下、パーフルオロアルキル基を有するフッ
素系界面活性剤は臨界表面張力が２０ｄｙｎ／ｃｍ以下
と低く極めて撥水性がよいことから多量の水分を含む雰
囲気中に絶縁基体を置いたとしても絶縁基体の表面に水
分等が付着することはなく、その結果、絶縁基体の搭載
部にエポキシ樹脂等の樹脂製接着剤を介して半導体素子
を接着固定しても樹脂製接着剤が搭載部周辺に大きく広
がり、広がった樹脂製接着剤で絶縁基体上面のメタライ
ズ配線層を被覆することはなく、これによって半導体素
子の各電極は所定のメタライズ配線層にボンディングワ
イヤ等の電気的接続手段を介して極めて強固に電気的接
続することが可能となる。
【００１３】また本発明の半導体装置によれば、フッ素
系界面活性剤及びパーフルオロアルキル基を有するフッ
素系界面活性剤はその蒸発温度が約３００℃と高いこと
から絶縁基体の搭載部に半導体素子をエポキシ樹脂等か
ら成る樹脂製接着剤を介して固定し、しかる後、半導体
素子の表面をモールド樹脂で被覆する際、樹脂製接着剤
を熱硬化させる熱によってフッ素系界面活性剤等が蒸発
することはなく、常に絶縁基体の表面を被覆しておくこ
とが可能となり、その結果、モールド樹脂も絶縁基体上
面に不要に広がることが有効に防止され、半導体素子を
モールド樹脂で完全に気密に被覆することが可能とな
る。
【００１４】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１は本発明の半導体装置の一実施例を
示し、１は電気絶縁材料から成る絶縁基体、２はメタラ
イズ配線層である。
【００１５】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、ガ
ラスセラミックス焼結体等の電気絶縁材料から成り、そ
の上面に半導体素子３が搭載される搭載部１ａが設けて
あり、該搭載部１ａには半導体素子３がエポキシ樹脂等
の樹脂製接着剤４を介して接着固定される。
【００１６】前記絶縁基体１への半導体素子３の樹脂製
接着剤４を介しての接着固定は絶縁基体１の搭載部１ａ
上に間にエポキシ樹脂等から成る樹脂製接着剤４を挟ん
で半導体素子３を載置し、しかる後、前記樹脂製接着剤
４を所定の温度（約１５０〜２００℃）で熱処理し、樹
脂製接着剤４を熱硬化させることによって行われる。
【００１７】前記絶縁基体１は、例えば、酸化アルミニ
ウム質焼結体で形成されている場合、酸化アルミニウ
ム、酸化珪素、酸化マグネシウム、酸化カルシウム等の
原料粉末に適当な有機バインダー、溶剤等を添加混合し
て泥漿物を作るとともに該泥漿物をドクターブレード法
やカレンダーロール法等によりシート状に成形してセラ
ミックグリーンシート（セラミック生シート）を得、し
かる後、前記セラミックグリーンシートに適当な打ち抜
き加工を施すとともにこれを複数枚積層し、約１６００
℃の高温で焼成することによって製作される。
【００１８】また前記絶縁基体１はその上面から下面に
かけて複数個のメタライズ配線層２が被着形成されてお
り、該メタライズ配線層２は半導体素子３の各電極を所
定の外部電気回路に接続する作用をなし、絶縁基体１の
上面に位置するメタライズ配線層２の一端には半導体素
子３の各電極がボンディングワイヤ等の電気的接続手段
５を介して電気的に接続され、また絶縁基体１の下面に
位置するメタライズ配線層２の他端は半田等を介して外
部電気回路基板の配線導体に接続される。
【００１９】前記メタライズ配線層２はタングステン、
モリブデン、マンガン等の金属材料から成り、例えば、
タングステン等の金属粉末に有機バインダー、溶剤を添
加混合して金属ペーストを得、該金属ペーストを従来周
知のスクリーン印刷法等の厚膜手法を採用し、絶縁基体
１となるセラミックグリーンシートに予め所定パターン
に印刷塗布しおくことによって絶縁基体１の上面から下
面にかけて被着形成される。
【００２０】なお、前記メタライズ配線層２はその露出
する表面にニッケル、金等の耐蝕性に優れ、かつロウ材
と濡れ性の良い金属をめっき法等により１μｍ乃至２０
μｍの厚みに被着させておくと、メタライズ配線層２の
酸化腐食を有効に防止することができるとともにメタラ
イズ配線層２とボンディングワイヤ等の電気的接続手段
５及び外部電気回路基板の配線導体との接続を強固なも
のとなすことができる。従って、前記メタライズ配線層
２はその露出する表面にニッケル、金等の耐蝕性に優
れ、かつロウ材と濡れ性の良い金属をめっき法等により
１μｍ乃至２０μｍの厚みに被着させておくことが好ま
しい。
【００２１】また前記メタライズ配線層２を有する絶縁
基体１はその表面にフッ素系界面活性剤から成る皮膜６
が被着されており、該皮膜６によって絶縁基体１の表面
に大気中に含まれる水分等が付着しようとしてもその水
分等の付着は前記皮膜６のフッ素系界面活性剤の親油基
（疎水基）によって有効に阻止され、その結果、絶縁基
体１の表面が親水性となることはなく、絶縁基体１の搭
載部１ａに半導体素子３を樹脂製接着剤４を介して接着
固定する際、樹脂製接着剤４の一部が絶縁基体１の上面
に大きく広がり、広がった樹脂製接着剤４でメタライズ
配線層２の一部が被覆されることはない。そのため絶縁
基体１上面のメタライズ配線層２は常に露出することと
なり、該メタライズ配線層２に半導体素子３の各電極を
ボンディングワイヤ等の電気的接続手段５を介して確
実、強固に電気的接続することが可能となる。
【００２２】特に前記フッ素系界面活性剤から成る皮膜
６は該フッ素系界面活性剤の臨界表面張力が２５ｄｙｎ
／ｃｍ以下と低く、またパーフルオロアルキルアンモニ
ウム中和物〔ＣＦ3 −（ＣＦ2 ）n −Ｎ（ＣＦ3 ）3 〕
+ Ｃｌ- 等のパーフルオロアルキル基ＣＦ3 −（Ｃ
Ｆ2 ）n （ｎ＝自然数）を有するフッ素系界面活性剤は
臨界表面張力が２０ｄｙｎ／ｃｍ以下と極めて低く撥水
性に極めて優れていることから多量の水分を含む雰囲気
中に絶縁基体１を置いたとしても絶縁基体１の表面に水
分等が付着することはなく、これによって絶縁基体１の
搭載部１ａに半導体素子３を樹脂製接着剤４を介して接
着固定する際、樹脂製接着剤４の一部が絶縁基体１の上
面に大きく広がるとともにメタライズ配線層２の表面を
被覆することもない。
【００２３】前記フッ素系界面活性剤等から成る皮膜６
は、絶縁基体１を液状のフッ素系界面活性剤中に浸漬さ
せることによって、或いは絶縁基体１に液状のフッ素系
界面活性剤を吹きつけることによって絶縁基体１の表面
に、例えば、１００オングストローム程度の厚みに被着
される。
【００２４】前記絶縁基体１上に接着固定された半導体
素子３はまたその表面がモールド樹脂７によって気密に
被覆されている。
【００２５】前記モールド樹脂７は、例えば、エポキシ
樹脂から成り、エポキシ樹脂前駆体を半導体素子３の表
面及び半導体素子３が接着固定されている絶縁基体１の
上面に所定量滴下するとともにこれを所定の温度（約１
５０〜２００℃）で熱処理し、エポキシ樹脂前駆体を熱
硬化させることによって形成される。この場合、絶縁基
体１の表面に被着されているフッ素系界面活性剤から成
る皮膜６はその蒸発温度が約３００℃と高いことから、
絶縁基体１の搭載部１ａに半導体素子３を樹脂製接着剤
４を介して接着固定する際、樹脂製接着剤４を熱硬化さ
せるための熱が作用しても蒸発することはなく、その結
果、フッ素系界面活性剤から成る皮膜６は常に絶縁基体
１の表面を被覆して絶縁基体１の表面に水分が付着する
のを有効に防止することができ、これによってモールド
樹脂７が絶縁基体１上面に不要に広がることはなく、半
導体素子をモールド樹脂７で完全に気密に被覆すること
が可能となる。
【００２６】かくしてこの半導体装置によれば、絶縁基
体１の下面に形成されているメタライズ配線層２を外部
電気回路基板の配線導体に半田等を介して接合し、半導
体素子の各電極をボンディングワイヤ等の電気的接続手
段５及びメタライズ配線層２を介し外部電気回路に電気
的に接続することによってコンピュータ等の情報処理装
置に実装されることとなる。
【００２７】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、フッ素系界面活性剤から成る
皮膜６は絶縁基体１の全表面に被着しても、また半導体
素子３が搭載される搭載部１ａ及びその周辺のみに被着
させて絶縁基体１の全表面に被着させないようにしても
よい。
【００２８】
【発明の効果】本発明の半導体装置によれば、絶縁基体
の表面にフッ素系界面活性剤、特にパーフルオロアルキ
ル基を有するフッ素系界面活性剤から成る皮膜が被着さ
れており、該フッ素系界面活性剤は臨界表面張力が２５
ｄｙｎ／ｃｍ以下、パーフルオロアルキル基を有するフ
ッ素系界面活性剤は臨界表面張力が２０ｄｙｎ／ｃｍ以
下と低く極めて撥水性がよいことから多量の水分を含む
雰囲気中に絶縁基体を置いたとしても絶縁基体の表面に
水分等が付着することはなく、その結果、絶縁基体の搭
載部にエポキシ樹脂等の樹脂製接着剤を介して半導体素
子を接着固定しても樹脂製接着剤が搭載部周辺に大きく
広がり、広がった樹脂製接着剤で絶縁基体上面のメタラ
イズ配線層を被覆することはなく、これによって半導体
素子の各電極は所定のメタライズ配線層にボンディング
ワイヤ等の電気的接続手段を介して極めて強固に電気的
接続することが可能となる。
【００２９】また本発明の半導体装置によれば、フッ素
系界面活性剤及びパーフルオロアルキル基を有するフッ
素系界面活性剤はその蒸発温度が約３００℃と高いこと
から絶縁基体の搭載部に半導体素子をエポキシ樹脂等か
ら成る樹脂製接着剤を介して固定し、しかる後、半導体
素子の表面をモールド樹脂で被覆する際、樹脂製接着剤
を熱硬化させる熱によってフッ素系界面活性剤等が蒸発
することはなく、常に絶縁基体の表面を被覆しておくこ
とが可能となり、その結果、モールド樹脂も絶縁基体上
面に不要に広がることが有効に防止され、半導体素子を
モールド樹脂で完全に気密に被覆することが可能とな
る。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
【符号の説明】
１・・・絶縁基体 １ａ・・搭載部 ２・・メタライズ配線層 ３・・半導体素子 ４・・樹脂製接着剤 ５・・電気的接続手段 ６・・皮膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】上面に半導体素子が搭載される搭載部と、
    該搭載部に搭載される半導体素子の各電極が電気的に接
    続される複数個のメタライズ配線層を有する絶縁基体
    と、前記絶縁基体の搭載部に樹脂製接着剤を介して接着
    固定された半導体素子と、少なくとも前記半導体素子を
    被覆するモールド樹脂とから成る半導体装置であって、
    前記絶縁基体の表面にフッ素系界面活性剤から成る皮膜
    を被着させたことを特徴とする半導体装置。
  2. 【請求項２】前記皮膜を形成するフッ素系界面活性剤が
    パーフルオロアルキル基を有していることを特徴とする
    請求項１に記載の半導体装置。
JP01155498A 1998-01-23 1998-01-23 半導体装置 Expired - Fee Related JP3420492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01155498A JP3420492B2 (ja) 1998-01-23 1998-01-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01155498A JP3420492B2 (ja) 1998-01-23 1998-01-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH11214591A true JPH11214591A (ja) 1999-08-06
JP3420492B2 JP3420492B2 (ja) 2003-06-23

Family

ID=11781177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01155498A Expired - Fee Related JP3420492B2 (ja) 1998-01-23 1998-01-23 半導体装置

Country Status (1)

Country Link
JP (1) JP3420492B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624058B1 (en) * 2000-06-22 2003-09-23 Oki Electric Industry Co., Ltd. Semiconductor device and method for producing the same
EP2327283A2 (en) * 2008-08-18 2011-06-01 Semblant Global Limited Halo-hydrocarbon polymer coating
US9648720B2 (en) 2007-02-19 2017-05-09 Semblant Global Limited Method for manufacturing printed circuit boards

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624058B1 (en) * 2000-06-22 2003-09-23 Oki Electric Industry Co., Ltd. Semiconductor device and method for producing the same
US7015593B2 (en) * 2000-06-22 2006-03-21 Oki Electric Industry Co., Ltd. Semiconductor device having contact prevention spacer
US9648720B2 (en) 2007-02-19 2017-05-09 Semblant Global Limited Method for manufacturing printed circuit boards
EP2327283A2 (en) * 2008-08-18 2011-06-01 Semblant Global Limited Halo-hydrocarbon polymer coating
JP2012500487A (ja) * 2008-08-18 2012-01-05 センブラント グローバル リミテッド ハロ炭化水素ポリマーコーティング
US9055700B2 (en) 2008-08-18 2015-06-09 Semblant Limited Apparatus with a multi-layer coating and method of forming the same

Also Published As

Publication number Publication date
JP3420492B2 (ja) 2003-06-23

Similar Documents

Publication Publication Date Title
US5032694A (en) Conductive film circuit and method of manufacturing the same
US5760466A (en) Semiconductor device having improved heat resistance
JPH04350951A (ja) 半導体装置の配線方法
CN111566761B (zh) 热敏电阻元件及其制造方法
JPH11214591A (ja) 半導体装置
JPH10303327A (ja) 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法
JP4671511B2 (ja) 配線基板の製造方法
JPH11195552A (ja) 薄型コンデンサとその製造方法
JP2002373961A (ja) 樹脂封止型電子装置
JP3940589B2 (ja) セラミック配線基板の製造方法
JP4570190B2 (ja) 配線基板
JP3281778B2 (ja) 半導体装置
JPS5886750A (ja) 半導体装置
JPH11214553A (ja) 半導体素子収納用パッケージ
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP3645744B2 (ja) セラミック配線基板
JP4557461B2 (ja) 配線基板
JP2008130887A (ja) 電子部品搭載用基板および電子装置
JPH09312479A (ja) 多層配線基板
JPS6346592B2 (ja)
JPS6344315B2 (ja)
JPH09120904A (ja) チップ抵抗器
JPS6331141A (ja) Ｉｃカ−ド用モジユ−ル
JPH03297159A (ja) 半導体装置
JPH09167784A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees