JP3420492B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3420492B2
JP3420492B2 JP01155498A JP1155498A JP3420492B2 JP 3420492 B2 JP3420492 B2 JP 3420492B2 JP 01155498 A JP01155498 A JP 01155498A JP 1155498 A JP1155498 A JP 1155498A JP 3420492 B2 JP3420492 B2 JP 3420492B2
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating substrate
resin
metallized wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01155498A
Other languages
English (en)
Other versions
JPH11214591A (ja
Inventor
英昭 里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP01155498A priority Critical patent/JP3420492B2/ja
Publication of JPH11214591A publication Critical patent/JPH11214591A/ja
Application granted granted Critical
Publication of JP3420492B2 publication Critical patent/JP3420492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピューター等
の情報処理装置等に使用される半導体装置に関し、より
詳細には半導体素子を有機樹脂で被覆した樹脂モールド
タイプの半導体装置に関するものである。
【0002】
【従来の技術】従来、コンピューター等の情報処理装置
等に使用される半導体装置、特に半導体素子が有機樹脂
で被覆された樹脂モールドタイプの半導体装置は一般
に、酸化アルミニウム質焼結体等の電気絶縁材料から成
り、その上面に半導体素子が搭載される搭載部と、タン
グステン、モリブデン、マンガン等の高融点金属材料か
ら成る複数個のメタライズ配線層が被着形成されている
絶縁基体と、前記絶縁基体の搭載部にエポキシ樹脂等の
樹脂製接着剤を介して接着固定される半導体素子と、エ
ポキシ樹脂等の有機樹脂から成り、前記半導体素子を被
覆して半導体素子を気密に封止するモールド樹脂とから
構成されており、絶縁基体の搭載部に半導体素子を樹脂
製接着剤を介して接着固定するとともに半導体素子の各
電極を所定のメタライズ配線層にボンディングワイヤ等
の電気的接続手段を介して電気的に接続し、しかる後、
半導体素子の外表面にエポキシ樹脂前駆体を滴下すると
ともにこれを所定温度で熱硬化させ、半導体素子をモー
ルド樹脂で気密に被覆することによって製品としての半
導体装置が完成する。
【0003】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置においては、絶縁基体の表面に大気中に
含まれる水分(含むOH基)が付着すると絶縁基体表面
が親水性となり、エポキシ樹脂等の極性の強い樹脂は大
きく広がってしまう。そのため、絶縁基体の搭載部に半
導体素子をエポキシ樹脂から成る樹脂製接着剤を介して
接着固定すると樹脂製接着剤の一部が搭載部の周辺に大
きく広がって絶縁基体上面に被着されているメタライズ
配線層を被覆し、その結果、半導体素子の各電極を所定
のメタライズ配線層にボンディングワイヤ等の電気的接
続手段を介して確実、強固に電気的接続することができ
ないという欠点を有していた。
【0004】また絶縁基体の搭載部に半導体素子を接着
固定するエポキシ樹脂から成る樹脂製接着剤に銀等の金
属粉末が添加されていると隣接するメタライズ配線層間
が不要に広がった樹脂製接着剤で電気的に短絡してしま
い半導体装置としての機能を喪失してしまうという欠点
も有していた。
【0005】更に、絶縁基体に搭載した半導体素子をエ
ポキシ樹脂等から成るモールド樹脂で気密に被覆する
際、モールド樹脂の一部が絶縁基体の表面を不要に、か
つ不均一に広がって外観不良を発生したり、半導体素子
をモールド樹脂で気密に被覆することができなくなって
半導体素子を長期間にわたり正常、かつ安定に作動させ
ることができないという欠点も有していた。
【0006】そこで上記欠点を解消するために絶縁基体
の表面に炭化水素系界面活性剤等の陽イオン界面活性剤
から成る皮膜を被着させておき、絶縁基体の表面に水分
等が付着するのを有効に防止することが考えられる。
【0007】しかしながら、この炭化水素系界面活性剤
等の陽イオン界面活性剤は臨界表面張力が30dyn/
cm以上と高く、撥水性が若干弱いことから多量の水分
を含む雰囲気中では水分(含むOH基)の絶縁基体表面
への付着を完全に防止することができず、絶縁基体の搭
載部に半導体素子をエポキシ樹脂から成る樹脂製接着剤
を介して接着固定した場合、樹脂製接着剤の一部が依然
として絶縁基体上面を広がり、広がった樹脂製接着剤に
よってメタライズ配線層の一部が被覆されメタライズ配
線層に半導体素子の電極をボンディングワイヤ等の電気
的接続手段を介して確実、強固に電気的接続することが
できないという解決すべき課題を有する。
【0008】また前記炭化水素系界面活性剤等の陽イオ
ン界面活性剤は150℃程度の低い温度で蒸発すること
から絶縁基体の搭載部に半導体素子をエポキシ樹脂等か
ら成る樹脂製接着剤を介して固定し、しかる後、半導体
素子の表面をモールド樹脂で被覆した場合、炭化水素系
界面活性剤等は半導体素子を絶縁基体上に樹脂製接着剤
を介して接着させる際に樹脂製接着剤を熱硬化させる熱
によって蒸発してしまい、その結果、半導体素子が接着
された後の絶縁基体はその表面に界面活性剤が存在しな
いことから水分が多量に付着し、この付着した水分によ
ってエポキシ樹脂から成るモールド樹脂が絶縁基体上面
に不要に広がり、外観不良等を発生したり、半導体素子
をモールド樹脂で気密に被覆することができなくなって
半導体素子を常に正常、かつ安定に作動させることもで
きないという欠点を有する。
【0009】本発明は上記諸欠点に鑑み案出されたもの
で、その目的は半導体素子の電極をボンディングワイヤ
等の電気的接続手段を介して所定のメタライズ配線層に
確実、強固に電気的接続するとともにモールド樹脂で半
導体素子を完全に気密に被覆して半導体素子を長期間に
わたり正常、かつ安定に作動させることができる半導体
装置を提供することにある。
【0010】
【課題を解決するための手段】本発明の半導体装置は、
上面に半導体素子が搭載される搭載部と、該搭載部に搭
載される半導体素子の各電極が電気的に接続される複数
個のメタライズ配線層を有する絶縁基体と、前記絶縁基
体の搭載部に樹脂製接着剤を介して接着固定された半導
体素子と、少なくとも前記半導体素子を被覆するモール
ド樹脂とから成る半導体装置であって、前記絶縁基体の
表面の前記搭載部から前記メタライズ配線層の外側に至
る領域にフッ素系界面活性剤から成る皮膜を被着させる
とともに、前記モールド樹脂を前記半導体素子を被覆す
るように前記皮膜上に形成したことを特徴とするもので
ある。
【0011】また本発明の半導体装置は、上記構成にお
いて、前記皮膜を形成するフッ素系界面活性剤がパーフ
ルオロアルキル基を有していることを特徴とするもので
ある。
【0012】本発明の半導体装置によれば、絶縁基体の
表面の搭載部からメタライズ配線層の外側に至る領域に
フッ素系界面活性剤、特にパーフルオロアルキル基を有
するフッ素系界面活性剤から成る皮膜が被着されてお
り、該フッ素系界面活性剤は臨界表面張力が25dyn
/cm以下、パーフルオロアルキル基を有するフッ素系
界面活性剤は臨界表面張力が20dyn/cm以下と低
く極めて撥水性がよいことから、多量の水分を含む雰囲
気中に絶縁基体を置いたとしても絶縁基体の表面の搭載
部からメタライズ配線層の外側に至る領域に水分等が付
着することはなく、その結果、絶縁基体の搭載部にエポ
キシ樹脂等の樹脂製接着剤を介して半導体素子を接着固
定しても、樹脂製接着剤が搭載部周辺に大きく広がり、
広がった樹脂製接着剤で絶縁基体上面のメタライズ配線
層を被覆することはなく、これによって半導体素子の各
電極は所定のメタライズ配線層にボンディングワイヤ等
の電気的接続手段を介して極めて強固に電気的接続する
ことが可能となる。
【0013】また本発明の半導体装置によれば、フッ素
系界面活性剤及びパーフルオロアルキル基を有するフッ
素系界面活性剤はその蒸発温度が約300℃と高いこと
から絶縁基体の搭載部に半導体素子をエポキシ樹脂等か
ら成る樹脂製接着剤を介して固定し、しかる後、半導体
素子の表面をモールド樹脂で被覆する際、樹脂製接着剤
を熱硬化させる熱によってフッ素系界面活性剤等が蒸発
することはなく、常に絶縁基体の表面を被覆しておくこ
とが可能となり、その結果、モールド樹脂も絶縁基体上
面に不要に広がることが有効に防止され、半導体素子を
モールド樹脂で完全に気密に被覆することが可能とな
る。
【0014】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1は本発明の半導体装置の一実施例を
示し、1は電気絶縁材料から成る絶縁基体、2はメタラ
イズ配線層である。
【0015】前記絶縁基体1は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、ガ
ラスセラミックス焼結体等の電気絶縁材料から成り、そ
の上面に半導体素子3が搭載される搭載部1aが設けて
あり、該搭載部1aには半導体素子3がエポキシ樹脂等
の樹脂製接着剤4を介して接着固定される。
【0016】前記絶縁基体1への半導体素子3の樹脂製
接着剤4を介しての接着固定は絶縁基体1の搭載部1a
上に間にエポキシ樹脂等から成る樹脂製接着剤4を挟ん
で半導体素子3を載置し、しかる後、前記樹脂製接着剤
4を所定の温度(約150〜200℃)で熱処理し、樹
脂製接着剤4を熱硬化させることによって行われる。
【0017】前記絶縁基体1は、例えば、酸化アルミニ
ウム質焼結体で形成されている場合、酸化アルミニウ
ム、酸化珪素、酸化マグネシウム、酸化カルシウム等の
原料粉末に適当な有機バインダー、溶剤等を添加混合し
て泥漿物を作るとともに該泥漿物をドクターブレード法
やカレンダーロール法等によりシート状に成形してセラ
ミックグリーンシート(セラミック生シート)を得、し
かる後、前記セラミックグリーンシートに適当な打ち抜
き加工を施すとともにこれを複数枚積層し、約1600
℃の高温で焼成することによって製作される。
【0018】また前記絶縁基体1はその上面から下面に
かけて複数個のメタライズ配線層2が被着形成されてお
り、該メタライズ配線層2は半導体素子3の各電極を所
定の外部電気回路に接続する作用をなし、絶縁基体1の
上面に位置するメタライズ配線層2の一端には半導体素
子3の各電極がボンディングワイヤ等の電気的接続手段
5を介して電気的に接続され、また絶縁基体1の下面に
位置するメタライズ配線層2の他端は半田等を介して外
部電気回路基板の配線導体に接続される。
【0019】前記メタライズ配線層2はタングステン、
モリブデン、マンガン等の金属材料から成り、例えば、
タングステン等の金属粉末に有機バインダー、溶剤を添
加混合して金属ペーストを得、該金属ペーストを従来周
知のスクリーン印刷法等の厚膜手法を採用し、絶縁基体
1となるセラミックグリ−ンシートに予め所定パターン
に印刷塗布しておくことによって絶縁基体1の上面から
下面にかけて被着形成される。
【0020】なお、前記メタライズ配線層2はその露出
する表面にニッケル、金等の耐蝕性に優れ、かつロウ材
と濡れ性の良い金属をめっき法等により1μm乃至20
μmの厚みに被着させておくと、メタライズ配線層2の
酸化腐食を有効に防止することができるとともにメタラ
イズ配線層2とボンディングワイヤ等の電気的接続手段
5及び外部電気回路基板の配線導体との接続を強固なも
のとなすことができる。従って、前記メタライズ配線層
2はその露出する表面にニッケル、金等の耐蝕性に優
れ、かつロウ材と濡れ性の良い金属をめっき法等により
1μm乃至20μmの厚みに被着させておくことが好ま
しい。
【0021】また前記メタライズ配線層2を有する絶縁
基体1はその表面にフッ素系界面活性剤から成る皮膜6
が被着されており、該皮膜6によって絶縁基体1の表面
に大気中に含まれる水分等が付着しようとしてもその水
分等の付着は前記皮膜6のフッ素系界面活性剤の親油基
(疎水基)によって有効に阻止され、その結果、絶縁基
体1の表面が親水性となることはなく、絶縁基体1の搭
載部1aに半導体素子3を樹脂製接着剤4を介して接着
固定する際、樹脂製接着剤4の一部が絶縁基体1の上面
に大きく広がり、広がった樹脂製接着剤4でメタライズ
配線層2の一部が被覆されることはない。そのため絶縁
基体1上面のメタライズ配線層2は常に露出することと
なり、該メタライズ配線層2に半導体素子3の各電極を
ボンディングワイヤ等の電気的接続手段5を介して確
実、強固に電気的接続することが可能となる。
【0022】特に前記フッ素系界面活性剤から成る皮膜
6は該フッ素系界面活性剤の臨界表面張力が25dyn
/cm以下と低く、またパーフルオロアルキルアンモニ
ウム中和物〔CF3 −(CF2 n −N(CF3 3
+ Cl- 等のパーフルオロアルキル基CF3 −(C
2 n (n=自然数)を有するフッ素系界面活性剤は
臨界表面張力が20dyn/cm以下と極めて低く撥水
性に極めて優れていることから多量の水分を含む雰囲気
中に絶縁基体1を置いたとしても絶縁基体1の表面に水
分等が付着することはなく、これによって絶縁基体1の
搭載部1aに半導体素子3を樹脂製接着剤4を介して接
着固定する際、樹脂製接着剤4の一部が絶縁基体1の上
面に大きく広がるとともにメタライズ配線層2の表面を
被覆することもない。
【0023】前記フッ素系界面活性剤等から成る皮膜6
は、絶縁基体1を液状のフッ素系界面活性剤中に浸漬さ
せることによって、或いは絶縁基体1に液状のフッ素系
界面活性剤を吹きつけることによって絶縁基体1の表面
に、例えば、100オングストローム程度の厚みに被着
される。
【0024】前記絶縁基体1上に接着固定された半導体
素子3はまたその表面がモールド樹脂7によって気密に
被覆されている。
【0025】前記モールド樹脂7は、例えば、エポキシ
樹脂から成り、エポキシ樹脂前駆体を半導体素子3の表
面及び半導体素子3が接着固定されている絶縁基体1の
上面に所定量滴下するとともにこれを所定の温度(約1
50〜200℃)で熱処理し、エポキシ樹脂前駆体を熱
硬化させることによって形成される。この場合、絶縁基
体1の表面に被着されているフッ素系界面活性剤から成
る皮膜6はその蒸発温度が約300℃と高いことから、
絶縁基体1の搭載部1aに半導体素子3を樹脂製接着剤
4を介して接着固定する際、樹脂製接着剤4を熱硬化さ
せるための熱が作用しても蒸発することはなく、その結
果、フッ素系界面活性剤から成る皮膜6は常に絶縁基体
1の表面を被覆して絶縁基体1の表面に水分が付着する
のを有効に防止することができ、これによってモールド
樹脂7が絶縁基体1上面に不要に広がることはなく、半
導体素子をモールド樹脂7で完全に気密に被覆すること
が可能となる。
【0026】かくしてこの半導体装置によれば、絶縁基
体1の下面に形成されているメタライズ配線層2を外部
電気回路基板の配線導体に半田等を介して接合し、半導
体素子の各電極をボンディングワイヤ等の電気的接続手
段5及びメタライズ配線層2を介し外部電気回路に電気
的に接続することによってコンピュータ等の情報処理装
置に実装されることとなる。
【0027】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、フッ素系界面活性剤から成る
皮膜6は絶縁基体1の全表面に被着しても、また半導体
素子3が搭載される搭載部1a及びその周辺のみに被着
させて絶縁基体1の全表面に被着させないようにしても
よい。
【0028】
【発明の効果】本発明の半導体装置によれば、絶縁基体
の表面の搭載部からメタライズ配線層の外側に至る領域
にフッ素系界面活性剤、特にパーフルオロアルキル基を
有するフッ素系界面活性剤から成る皮膜が被着されてお
り、該フッ素系界面活性剤は臨界表面張力が25dyn
/cm以下、パーフルオロアルキル基を有するフッ素系
界面活性剤は臨界表面張力が20dyn/cm以下と低
く極めて撥水性がよいことから、多量の水分を含む雰囲
気中に絶縁基体を置いたとしても絶縁基体の表面の搭載
部からメタライズ配線層の外側に至る領域に水分等が付
着することはなく、その結果、絶縁基体の搭載部にエポ
キシ樹脂等の樹脂製接着剤を介して半導体素子を接着固
定しても、樹脂製接着剤が搭載部周辺に大きく広がり、
広がった樹脂製接着剤で絶縁基体上面のメタライズ配線
層を被覆することはなく、これによって半導体素子の各
電極は所定のメタライズ配線層にボンディングワイヤ等
の電気的接続手段を介して極めて強固に電気的接続する
ことが可能となる。
【0029】また本発明の半導体装置によれば、フッ素
系界面活性剤及びパーフルオロアルキル基を有するフッ
素系界面活性剤はその蒸発温度が約300℃と高いこと
から絶縁基体の搭載部に半導体素子をエポキシ樹脂等か
ら成る樹脂製接着剤を介して固定し、しかる後、半導体
素子の表面をモールド樹脂で被覆する際、樹脂製接着剤
を熱硬化させる熱によってフッ素系界面活性剤等が蒸発
することはなく、常に絶縁基体の表面を被覆しておくこ
とが可能となり、その結果、モールド樹脂も絶縁基体上
面に不要に広がることが有効に防止され、半導体素子を
モールド樹脂で完全に気密に被覆することが可能とな
る。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を示す断面図で
ある。
【符号の説明】
1・・・絶縁基体 1a・・搭載部 2・・メタライズ配線層 3・・半導体素子 4・・樹脂製接着剤 5・・電気的接続手段 6・・皮膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】上面に半導体素子が搭載される搭載部と、
    該搭載部に搭載される半導体素子の各電極が電気的に接
    続される複数個のメタライズ配線層を有する絶縁基体
    と、前記絶縁基体の搭載部に樹脂製接着剤を介して接着
    固定された半導体素子と、少なくとも前記半導体素子を
    被覆するモールド樹脂とから成る半導体装置であって、
    前記絶縁基体の表面の前記搭載部から前記メタライズ配
    線層の外側に至る領域にフッ素系界面活性剤から成る皮
    膜を被着させるとともに、前記モールド樹脂を前記半導
    体素子を被覆するように前記皮膜上に形成したことを特
    徴とする半導体装置。
  2. 【請求項2】前記皮膜を形成するフッ素系界面活性剤が
    パーフルオロアルキル基を有していることを特徴とする
    請求項1に記載の半導体装置。
JP01155498A 1998-01-23 1998-01-23 半導体装置 Expired - Fee Related JP3420492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01155498A JP3420492B2 (ja) 1998-01-23 1998-01-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01155498A JP3420492B2 (ja) 1998-01-23 1998-01-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH11214591A JPH11214591A (ja) 1999-08-06
JP3420492B2 true JP3420492B2 (ja) 2003-06-23

Family

ID=11781177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01155498A Expired - Fee Related JP3420492B2 (ja) 1998-01-23 1998-01-23 半導体装置

Country Status (1)

Country Link
JP (1) JP3420492B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
GB0703172D0 (en) 2007-02-19 2007-03-28 Pa Knowledge Ltd Printed circuit boards
CA2957997C (en) * 2008-08-18 2019-10-22 Semblant Limited Halo-hydrocarbon polymer coating

Also Published As

Publication number Publication date
JPH11214591A (ja) 1999-08-06

Similar Documents

Publication Publication Date Title
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
US5760466A (en) Semiconductor device having improved heat resistance
CA2412030C (en) Perimeter anchored thick film pad
JP3420492B2 (ja) 半導体装置
JP2003197460A (ja) 電子部品の製造方法および電子部品
JPH10303327A (ja) 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法
JP3559468B2 (ja) 薄膜配線基板の製造方法
JP4671511B2 (ja) 配線基板の製造方法
JPH10256001A (ja) チップ電子部品
JP3940589B2 (ja) セラミック配線基板の製造方法
JP2849607B2 (ja) メタライズ金属層を有するセラミック基板の製造方法
JP4557461B2 (ja) 配線基板
JP4570190B2 (ja) 配線基板
JP3645744B2 (ja) セラミック配線基板
JP3000691B2 (ja) チップ型固体電解コンデンサ
JPH11214553A (ja) 半導体素子収納用パッケージ
JP2746798B2 (ja) 配線基板
JPH11150205A (ja) チップ型cr素子
JPS61166144A (ja) ペレット取付基板の製造方法
JP3281778B2 (ja) 半導体装置
JP3615576B2 (ja) 薄膜配線基板
JP3159963B2 (ja) チップ抵抗器
JPH11330693A (ja) 厚膜多層セラミック基板およびその製造方法、ならびに厚膜多層セラミック基板上への電子部品の実装構造
JPH09266124A (ja) コンデンサ素子の実装構造
JP2003209001A (ja) チップ抵抗器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees