JPS61166144A - ペレット取付基板の製造方法 - Google Patents

ペレット取付基板の製造方法

Info

Publication number
JPS61166144A
JPS61166144A JP60005758A JP575885A JPS61166144A JP S61166144 A JPS61166144 A JP S61166144A JP 60005758 A JP60005758 A JP 60005758A JP 575885 A JP575885 A JP 575885A JP S61166144 A JPS61166144 A JP S61166144A
Authority
JP
Japan
Prior art keywords
layer
wiring
glass
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60005758A
Other languages
English (en)
Other versions
JPH0789574B2 (ja
Inventor
Takayuki Okinaga
隆幸 沖永
Shoji Matsugami
松上　昌二
Hiroshi Tate
宏 舘
Michiaki Furukawa
古川　道明
Kanji Otsuka
寛治 大塚
Masami Terasawa
正己 寺澤
Yuji Fujinaka
藤中　祐司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Kyocera Corp
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Kyocera Corp
Priority to JP60005758A priority Critical patent/JPH0789574B2/ja
Publication of JPS61166144A publication Critical patent/JPS61166144A/ja
Publication of JPH0789574B2 publication Critical patent/JPH0789574B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は配線形成技術、特に、半導体装置のペレット取
付基板に適用して有効な技術に関する。
〔背景技術〕
半導体装置には、そのペレソＩ、取イ１基板が多層セラ
ミック基板で形成されている、たとえばガラス封止型の
いわゆるピングリットアレイ型半導体装置がある。
前記のペレット取付基板には、ペレット取付用のメタラ
イズ層が被着形成され、その周囲には同じくメタライズ
層からなる配線が延長形成されている。
ところで、セラミック基板は、通常粉末原料を焼結して
製造するため、その表面には原料や製法に起因する凹凸
が存在している。それ故、蒸着等で前記のメタライズ配
線層を形成する場合、そのメタライズ層の１１．さにむ
らか生し、その配線層の微細化を進めるとその電気抵抗
が非常に大きくなる。さらには導通のとれない配線が形
成されるという問題があることが本発明者により見い出
された。
なお、ガラス封止したビングリッドアレイ型半導体装置
については、昭和５８年１１月２８日、サイエンスフォ
ーラム社発行、「超ＬＳＩデハイスハンドブソクＪ　Ｐ
２２８〜２２９に説明されている。
〔発明の目的〕
本発明の目的は、セラミックからなるスルーホール配線
を有するペレット取付基板の上に被着形成する配線の微
細化に適用して有効な技術を提供することにある。
本発明の他の目的は、前記微細化された配線の多層化に
適用し７て有効な技術を提イハすることにある。
〔発明の概要〕 本発明の前記ならびにその他の目的と新規な特（’ｌは
、本明細書の記述および添付図面から明らかになるであ
ろう。
すなわち、上面に端部を有するスルーホール配線層が形
成されているセラミックからなるペレット取イ；１基板
−上面にメタライズ層形成用の１または２層以上のガラ
ス層を形成することにより、メタライス形成される配線
層を平滑面に形成することができることにより、該配線
層を一様な厚さに安定して形成できるものであり、それ
によって前記目的が達成されるものである。
〔実施例Ｉ〕
第１図は本発明による実施例１である半導体装置の部分
拡大断面図であり、第２図は本実施例１の半導体装置を
、そのほぼ中心を切る面における断面図で示すものであ
る。
本実施例１の半導体装置は、いわゆるピングリッドアレ
イ型半導体装置であり、裏面に外部端子１が取り付しノ
られたセラミックからなるペレット取（＝Ｊ基板２の上
面に半導体ペレット３が結合されている。このペレット
３は、金もしくはアルミニラＪ、からなるワイヤ４を介
して基板２上面の配線層（前記外部端子１と電気的に接
続されている。
）に電気的に接続されている。さらに該ペレット３は第
２図に示すように、前記基板２の周囲に低融点ガラス５
で溶着された断面コ字状のセラミックキャップ６で封止
されているものである。
ペレット取付基板２は、特に制限されないが、予めメタ
ライズ層を印刷形成した２枚のセラミックグリーンシー
１を加圧積層し、それを焼結する公知の方法によって製
造される。焼結された状態の基板２は、予めの２枚のグ
リーンシートにかかわらず一体化される。
第１図においては、予めのグリーンシートに対応して、
便宜上、ペレット取付基板２が図示の鎖線を境界とする
ような２層のセラミック基板からなる如く表示されてい
るものである。そして、第１層基板２ａの上面には、た
とえばタングステンからなるメタライス層７が形成され
ており、該メタライズ層７は前記第１層基板２ａに貫通
形成されたスルーホール配線体８の−に端に接続されて
いるとともに、第２層基板２ｂに貫通形成されたスルー
ホール配線体８ａの下端に接続されている。
両スルーホール配線体８．８ａはメタライズ層７と同一
材ｒ：１で形成されている。
また、前記第１層基板２ａのスルーホール配線体８の下
端は外部端子ｌと銀ろう等で゛接続されている。第２層
基板２ｂのスルーホール配線８ａの上端は該基板２ｂの
」二面に露出され、さらにその−１二にめっき等で被着
形成されたニッケル層からなるようなガラスとのぬれ性
の悪い導体層９が形成されている。
上記導体層９上を除く」１記第２層基板２ｂ上面にばガ
ラス層１０が被着され、該ガラス層１０の上面には蒸着
アルミニウムからなるメタライズ層１１．１２が被着形
成されている。メタライズ層１１−１二には、半導体ペ
レット３が金−シリコン共晶合金層を介して接合されて
いる。このペレット３ばその周囲のガラス層１０の上面
に形成されたアルミニラｌ、からなるメタライズ配線層
１２にボンディングワイヤ４を介して接続されている。
該配線層１２は前記スルーホール配線体８ａと電気的に
接続されている。
本実施例１の半導体装置では、セラミック基板にガラス
層１０を被着し、該ガラス層１０」二面に配線１２を形
成し、でいるごとにより、表面が極めて滑らかなので、
一様な厚さのメタライズ層を蒸着等で被着することがで
きる。それ故に、配線層１２をｉ敢細化しても、メタラ
イズ層の厚さむらに起因する抵抗上宕、配線切断等の発
生は防止できる。
したがって、配線層１２を−・定のｌ］で形成すること
により、はぼ同一の電気４）性を有する微細配線を安定
して堤供できるものである。
なお、前記べＬ／ソト取石ｔ　、ｊｉＶ板２は次のよう
にして形成することができる。まず、前記の３Ｌうな通
常の方法でセラミックの多層基板を形成した後、ニッケ
ルをめっきしてスルーホール配線８ａの−１一端面（導
体層）９を形成する。次いで、ガラスペーストを全面に
被着してそれを所定温度に加熱熔融することにより、ガ
ラス層１０を形成する。このとき、スルーホール部８ａ
の−Ｌ　５ｉ面９がガラスにぬれないニッケルで形成さ
れているため、ガラスがほしがれ該上端面９の部位には
ガラスば被着されることはない。したがって、本実施例
１については、ガラス層１０を形成した後に上端面９を
露出させる工程は不要であり、直ちに配線層１２を被着
することができるものである。
なお、予めニッケルのような導体層を被着しない場合は
、タングステンが焼成時に酸化されているためガラスに
ぬれ易くなり、その結果として前記のように単にガラス
層１０を形成するための加熱処理だけではスルーホール
電極８ａを確実に露出さ・ｌることが困難となることを
注意する必要がある。
ペレソｌ−３は、配線層１２と同時にメタライズ形成さ
れたアルミニウム層からなるベレット取イ・」部１１に
、前述のように金−シリコン共晶を介して接合される。
〔実施例２〕 第３図４Ｊ本発明による実施例２である半導体装置の部
分拡大断面図であり、本実施例２の半導体装置は概ね前
記実施例Ｉと同様のものである。
本実施例２では、ペレット取付用裁板２の上面に配線等
のメタライズ形成用のガラス層１ｏが、第１層］Ｏａお
よび第２層１０ｂの２層構造で形成されているものであ
る。
すなわち、第１層］Ｏａの上面の配線層１２ａは銅で形
成されているが、構造は前記実施例１のガラス層１０お
よびその−１−面のアルミニウム配線と同様である。第
２層］Ｏｂは、前記配線層１２ａをも含めた全面に被着
形成されている。この第２層１０ｂの」二面には、前記
実施例１と同様にペレット３が接合され、該ペレット３
はその周囲のアルミニウム配線層１２１）とワイヤ４で
電気的に接続されている。そして、配線層１２＋）は第
２層］Ｏｂの穿孔部１３を通して配線層１２ａと電気的
に接続されている。
０；１記２層ＩＭ造のガラス層１０は次のようにして形
成することができる。
第１層］Ｏａは前記実施例】の場合と異なり、結晶化ガ
ラスペーストの塗布およびその熔融によって形成される
。次いで、銅を蒸着等により被着することによって配線
層１２ａを形成し、該配線層１２ａの表面を化学的声た
は物理的処理、たとえば酸化処理を行いガラスとのぬれ
性を付与する。
次に、第１層１０ａおよび配線１２ａの全体に前記実施
例と同様にガラスペーストを被覆し、それを第１層１０
ａと同様に加熱熔融して第２層１０ｂを形成する。
その後、所定部にドライエツチングのようなエツチング
によって穿孔部１３を形成し、アルミニウムを蒸着等で
第２層１０ｂの上面に被着することによって、配線層１
２ｂおよびベレット取付部を形成し、その他は前記実施
例１と同様にして形成することができる。
〔効果〕
ｉｌｌ、　−に面に端部を有するスルーホール配線層が
形成され（いるセラミックからなるペレット取付基仮の
」二面に、メタライズ形成用のガラス層を形成すること
により、メタライス形成される配線層を平滑面に形成す
ることができるので、該配線層をほぼ一定の厚さで形成
することができる。
（２）、前記（１）より、配線層を微細化しても一部に
高抵抗部や切断部が４１ミしることを防止できるので、
高集積度ペレットの搭載可能なペレット取付基板を形成
できる。
（３）、ガラス層を２層以」二にすることにより、搭載
するペレットの集積度を一段と向上させることができる
。
（４）、スルーホール配線部の上端面をガラスに対して
ぬれ性の悪い導電体材料をめっき等で被着して形成する
ことにより、ガラス熔融時に該ガラスによりスルーホー
ル配線部の上端面がぬれることを完全に防止できるので
、ガラス層形成工程後に前記上端面の露出工程を経るこ
となく、配線層をメタライズ形成することができる。
（５）、前記（４）により、信頼性の高い微細配線が形
成されたペレットをイ」基板を備えた半導体装置を安価
に製造することができる。
以上本発明を実施例に基づき具体的に説明したが、本発
明は前記実施例に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
たとえば、前記実施例では、ガラス層を１層および２層
のものを示したが、これに限るものでな゛　く３層以上
あってもよい。
マタ、スルーホール配線層はタングステン以外の、たと
えばモリブデン等同様の目的に使用しうる金属であれば
何でもよい。スルーホール配￥Ｍ層の上端面ばニッケル
にかえて、金などの金属を被着してもよいことはいうま
でもなく、スルーホール配線層の形成時、ずなわら、ガ
ラスの焼成工程において上端面が余り酸化を受けていな
い場合であれば、必ずしも他の金属を被着しなくともよ
い。
さらに、ガラス層−に面にメタライズ形成する配線層の
月利は、前記実施例のものに限るものでないことはいう
までもない。たとえば、実施例２において第２層の」二
面の配線はアルミニウムに限らず、第１層のそれと同し
材料、すなわち銅で形成してもよい。
Ｃ利用分野〕 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるいわゆるビングリッ
ドアレイ型半導体装置に適用した場合について説明した
が、それに限定されるものではなく、たとえば、スルー
ホール配線が形成されているセラミック基板でペレット
取付基板が形成されている半導体装置であれば、たとえ
ばチンプキャリア型等、種々の型式からなる半導体装置
に適用して有効な技術である。
【図面の簡単な説明】
第１図は、本発明による実施例１である半導体装置の一
部を示す拡大断面図、 第２図は、本実施例１の半導体装置を示す概略断面図、 第３図は、本発明による実施例２である半導体装置の一
部を示す拡大断面図である。 １・・・外部端子、２・・・基板、２ａ・・・第１層基
板、２ｂ・・・第２層基板、３・・・ペレット、４・・
・ワイヤ、５・・・低融点ガラス、６・・・キャップ、
７・・・メタライズ、８，８ａ・・・スルーホール配線
、９・・・−１１端面、１０・・・ガラス層、ＩＯａ・
・・第１層、］、　Ｏｂ・・・１２１ｍ！、１１・・・
アルミニウムー金−シリコン共品、１２．１２ａ、１２
ｂ・−−配線、１３・・・穿孔部。

Claims (1)

  1. 【特許請求の範囲】 １、その上面に達するスルーホール配線層が形成されて
    いるセラミック製のペレット取付基板の上面に、メタラ
    イズ層形成用のガラス層が被着されてなる半導体装置。 ２、上記スルーホール配線層の上端面を除き、ガラス層
    が被着されていることを特徴とする特許請求の範囲第１
    項記載の半導体装置。 ３、上記スルーホール配線の上端面が該スルーホール配
    線層を形成する配線材料と異なる金属からなる導体層に
    よって覆われていることを特徴とする特許請求の範囲第
    １項記載の半導体装置。 ４、上記スルーホール配線層がタングステンで形成され
    、上記導体層がニッケルで形成されていることを特徴と
    する特許請求の範囲第３項記載の半導体装置。 ５、半導体装置がガラス封止型パッケージからなるピン
    グリットアレイ型半導体装置であることを特徴とする特
    許請求の範囲第１項記載の半導体装置。 ６、ペレット取付基板が１または２層以上の積層配線基
    板からなることを特徴とする特許請求の範囲第１項記載
    の半導体装置。
JP60005758A 1985-01-18 1985-01-18 ペレット取付基板の製造方法 Expired - Lifetime JPH0789574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60005758A JPH0789574B2 (ja) 1985-01-18 1985-01-18 ペレット取付基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60005758A JPH0789574B2 (ja) 1985-01-18 1985-01-18 ペレット取付基板の製造方法

Publications (2)

Publication Number Publication Date
JPS61166144A true JPS61166144A (ja) 1986-07-26
JPH0789574B2 JPH0789574B2 (ja) 1995-09-27

Family

ID=11620017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60005758A Expired - Lifetime JPH0789574B2 (ja) 1985-01-18 1985-01-18 ペレット取付基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0789574B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234552A (ja) * 1987-03-24 1988-09-29 Shinko Electric Ind Co Ltd 回路基板
US5067007A (en) * 1988-06-13 1991-11-19 Hitachi, Ltd. Semiconductor device having leads for mounting to a surface of a printed circuit board
JP2008509569A (ja) * 2004-08-12 2008-03-27 エプコス アクチエンゲゼルシャフト 支持体基板を備えた構成素子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4832475A (ja) * 1971-08-27 1973-04-28
JPS49135164A (ja) * 1973-02-28 1974-12-26
JPS5336666A (en) * 1976-09-17 1978-04-05 Fujitsu Ltd Method of producing composite substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4832475A (ja) * 1971-08-27 1973-04-28
JPS49135164A (ja) * 1973-02-28 1974-12-26
JPS5336666A (en) * 1976-09-17 1978-04-05 Fujitsu Ltd Method of producing composite substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234552A (ja) * 1987-03-24 1988-09-29 Shinko Electric Ind Co Ltd 回路基板
US5067007A (en) * 1988-06-13 1991-11-19 Hitachi, Ltd. Semiconductor device having leads for mounting to a surface of a printed circuit board
JP2008509569A (ja) * 2004-08-12 2008-03-27 エプコス アクチエンゲゼルシャフト 支持体基板を備えた構成素子装置

Also Published As

Publication number Publication date
JPH0789574B2 (ja) 1995-09-27

Similar Documents

Publication Publication Date Title
JP6298163B2 (ja) 配線基板、電子装置および電子モジュール
JP6267803B2 (ja) 配線基板、電子装置および電子モジュール
JPS63107087A (ja) 混成集積回路基板
US7911041B2 (en) Semiconductor device with gold coatings, and process for producing it
JPS61166144A (ja) ペレット取付基板の製造方法
JP2002111188A (ja) 配線基板
JP2016051709A (ja) 配線基板、電子装置および電子モジュール
JP4683768B2 (ja) 配線基板
JP3723350B2 (ja) 配線基板およびその製造方法
JP3441194B2 (ja) 半導体装置及びその製造方法
JP2001102733A (ja) 電子部品の実装方法
JP3898482B2 (ja) 配線基板
JPS6236090A (ja) 窒化アルミニウムの金属化方法
JP3740407B2 (ja) 配線基板
JPH0810197Y2 (ja) 半導体素子収納用パッケージ
JPS60107845A (ja) 半導体用回路基板
JP2004119440A (ja) 配線基板
JP2003100952A (ja) 配線基板
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2001308498A (ja) 配線基板
JP2001339014A (ja) 配線基板
JP2004119439A (ja) 配線基板
JPS5961148A (ja) セラミツク基板の製造方法
JPH07212010A (ja) 混成集積回路基板及びその製造方法
WO2013103066A1 (ja) 回路基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term