JPS5886750A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5886750A JPS5886750A JP18632181A JP18632181A JPS5886750A JP S5886750 A JPS5886750 A JP S5886750A JP 18632181 A JP18632181 A JP 18632181A JP 18632181 A JP18632181 A JP 18632181A JP S5886750 A JPS5886750 A JP S5886750A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- organic
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に半導体素子上の電甑に設けた
金属突起物と可撓性フィルム上に形成した金属リードと
を接合してなるいわゆるフィルムキャリヤ実装方式のパ
ッケージングに関するもので、前記半導体素子の両面に
有機又は無機材を介して蒸着層を形成する事によって、
小型で信頼性の高いフィルムキャリヤ実装におけるパッ
ケージングを提供するものである。
金属突起物と可撓性フィルム上に形成した金属リードと
を接合してなるいわゆるフィルムキャリヤ実装方式のパ
ッケージングに関するもので、前記半導体素子の両面に
有機又は無機材を介して蒸着層を形成する事によって、
小型で信頼性の高いフィルムキャリヤ実装におけるパッ
ケージングを提供するものである。
従来のパッケージングを施した半導体装置について第１
図を参照して説明する。
図を参照して説明する。
先ず半導体素子１のアルミニウム配線からなる電極上に
真空蒸着法により例えばＣｒ ： １０００人、Ｃｕ：
５ｏｏｏ人を連続蒸着していわゆる多層膜のバリヤメタ
ル層を形成する。次いで前記バリヤメタル層上に選択的
に電解メッキ法によりＡｕの突起物２を１０〜２０μｍ
の高さに設け、Ａｕの突起物２０周辺以外の不要となっ
た前記０ｒ−Ｃｕ膜のバリヤメタル層を除去する。この
ようにして前記半導体素子上の電極にＡｕ突起物が形成
される。次にポリイミイド樹脂からなる厚さ１２６μｍ
のフィルム３に前記半導本素子を挿入するための開孔部
を設け、次に例えば３６μｍのＣｕ箔を貼りつけ、フォ
トリングラフィ技術によって前記半導体素子の電極の位
置に合致する如く前記Ｃｕ箔をエツチング除去しＣｕリ
ード４を形成し表面にＳｎを０．４μｍの厚さにメッキ
処理する。このようにしてフィルムキャリヤが出来ヒる
。
真空蒸着法により例えばＣｒ ： １０００人、Ｃｕ：
５ｏｏｏ人を連続蒸着していわゆる多層膜のバリヤメタ
ル層を形成する。次いで前記バリヤメタル層上に選択的
に電解メッキ法によりＡｕの突起物２を１０〜２０μｍ
の高さに設け、Ａｕの突起物２０周辺以外の不要となっ
た前記０ｒ−Ｃｕ膜のバリヤメタル層を除去する。この
ようにして前記半導体素子上の電極にＡｕ突起物が形成
される。次にポリイミイド樹脂からなる厚さ１２６μｍ
のフィルム３に前記半導本素子を挿入するための開孔部
を設け、次に例えば３６μｍのＣｕ箔を貼りつけ、フォ
トリングラフィ技術によって前記半導体素子の電極の位
置に合致する如く前記Ｃｕ箔をエツチング除去しＣｕリ
ード４を形成し表面にＳｎを０．４μｍの厚さにメッキ
処理する。このようにしてフィルムキャリヤが出来ヒる
。
前記半導体素子１上（Ｑ Ａｕ突起物２に前記可撓性フ
ィルム３に設けた前記ＳｎメッキしたＣｕ ＩＪ −ド
４を位置合せし、加圧しながら加熱すれば、ＳｎとＡｕ
の合金が形成され、前記Ａｕ突起物２とＳｎメッキした
Ｃｕリードとは完全に接合されるものである。しかしこ
のままの状態では半導体素子が露出している力１ら、゛
イフ囲気からの汚染に対して、無防備であり、著しく信
頼性が低い。
ィルム３に設けた前記ＳｎメッキしたＣｕ ＩＪ −ド
４を位置合せし、加圧しながら加熱すれば、ＳｎとＡｕ
の合金が形成され、前記Ａｕ突起物２とＳｎメッキした
Ｃｕリードとは完全に接合されるものである。しかしこ
のままの状態では半導体素子が露出している力１ら、゛
イフ囲気からの汚染に対して、無防備であり、著しく信
頼性が低い。
このだめに前記半一導体の周囲をシリコーン樹脂、エポ
キシ樹脂６等で被覆するわけである。フィルムキャリヤ
に実装された半導体素子１は第１図でも示した川＜Ｃｕ
リード４によって空中にぶらさがった状態であるから液
状の前記シリコーン、エポキシ樹脂で被覆することは困
難でちる。例えば破線６で示した如くの被覆では、表面
張力により半導体素子１の中央部は厚くなるが周縁部は
薄くなってしまう。このだめにこの薄くなった周縁部の
樹脂から外気が浸入してしまい、半導体素子の特性を劣
化させるものであった。したがって、６に示すように前
記半導体素子１の全体を被覆する必要があるが、この場
合、シリコーン、エポキシ樹脂が流動性を有するために
、半４体素子１の周囲に樹脂の流動性を止めるポリイミ
イドつ片３を形成する必要がある。前記ポリイミイドの
片３によって樹脂６はここで流れを止め一定の形状を有
することが出来るものである。
キシ樹脂６等で被覆するわけである。フィルムキャリヤ
に実装された半導体素子１は第１図でも示した川＜Ｃｕ
リード４によって空中にぶらさがった状態であるから液
状の前記シリコーン、エポキシ樹脂で被覆することは困
難でちる。例えば破線６で示した如くの被覆では、表面
張力により半導体素子１の中央部は厚くなるが周縁部は
薄くなってしまう。このだめにこの薄くなった周縁部の
樹脂から外気が浸入してしまい、半導体素子の特性を劣
化させるものであった。したがって、６に示すように前
記半導体素子１の全体を被覆する必要があるが、この場
合、シリコーン、エポキシ樹脂が流動性を有するために
、半４体素子１の周囲に樹脂の流動性を止めるポリイミ
イドつ片３を形成する必要がある。前記ポリイミイドの
片３によって樹脂６はここで流れを止め一定の形状を有
することが出来るものである。
ところが、このようなパッケージングの方法では、樹脂
の被覆領域が半導体素子の周辺以上におよぶから必然的
に前記被覆した樹脂の厚さも厚くなってしまう。前記半
導体素子１の厚さは、わずか０．３〜０．５８しかない
のに、従来の方法によって１酎脂を被覆すれば、全体の
厚さば２ＲＪＬ前後の厚さになってしまう。又、前記被
覆して樹脂の面積も少なくとも、前記半導体素子への端
部から片側で１．６鵡以Ｆにも弘かり、実装面積を大き
くするものであった。
の被覆領域が半導体素子の周辺以上におよぶから必然的
に前記被覆した樹脂の厚さも厚くなってしまう。前記半
導体素子１の厚さは、わずか０．３〜０．５８しかない
のに、従来の方法によって１酎脂を被覆すれば、全体の
厚さば２ＲＪＬ前後の厚さになってしまう。又、前記被
覆して樹脂の面積も少なくとも、前記半導体素子への端
部から片側で１．６鵡以Ｆにも弘かり、実装面積を大き
くするものであった。
本発明は前記従来の半導体装置の欠点を除去するために
なされたものでちり、以下に本発明の一実施例にｐける
半導体装置について第２図（、） −（Ｃ）を用いて説
明する。まず、第２図（ａ）に示すように半導体素子１
の４Ｍ上に金属突起２を設ける。次いでポリイミイドフ
ィルム３に電極リード４を設け、前記半導体素子１の金
属突起２と前記電極リード４とを位置合わせし、加圧、
加熱し接合させる。上述した工程は、ｔでに従来例での
べた通りである。
なされたものでちり、以下に本発明の一実施例にｐける
半導体装置について第２図（、） −（Ｃ）を用いて説
明する。まず、第２図（ａ）に示すように半導体素子１
の４Ｍ上に金属突起２を設ける。次いでポリイミイドフ
ィルム３に電極リード４を設け、前記半導体素子１の金
属突起２と前記電極リード４とを位置合わせし、加圧、
加熱し接合させる。上述した工程は、ｔでに従来例での
べた通りである。
ついで、半導体素子１の両側に有機材（例えばエポキシ
樹脂又はシリコン樹脂）、あるいは無機材（例えばセラ
ミック、ガラス物質）１２，１２７を置き、圧力１１を
加える事によって第２図（ｂ）の構造を得る。次に、第
２図（Ｃ）に示すように真空状態下に於いて、前記半導
体素子の周囲が有機材又は無機材で覆われたフィルムキ
ャリヤの電極り−ド部分までを露出させる蒸着マスク２
０．２０’を前記半導体素子１Ｊ：に設置し、スパッタ
ー法、抵抗加熱法、８硯子ビーム法等により、蒸着２１
．２１’し、蒸着層２２を形成すしめる。この様にして
本発明の実施例における半導体装置が得らｈるわずであ
る。
樹脂又はシリコン樹脂）、あるいは無機材（例えばセラ
ミック、ガラス物質）１２，１２７を置き、圧力１１を
加える事によって第２図（ｂ）の構造を得る。次に、第
２図（Ｃ）に示すように真空状態下に於いて、前記半導
体素子の周囲が有機材又は無機材で覆われたフィルムキ
ャリヤの電極り−ド部分までを露出させる蒸着マスク２
０．２０’を前記半導体素子１Ｊ：に設置し、スパッタ
ー法、抵抗加熱法、８硯子ビーム法等により、蒸着２１
．２１’し、蒸着層２２を形成すしめる。この様にして
本発明の実施例における半導体装置が得らｈるわずであ
る。
前記蒸着層２２を形成する工程において、蒸着槽内にか
いて、前記半導体素子１を遊星運動させる事により、前
記半導体素子４の有機材又は無機材の表面を完全に覆う
形で、蒸着層が形成される。
いて、前記半導体素子１を遊星運動させる事により、前
記半導体素子４の有機材又は無機材の表面を完全に覆う
形で、蒸着層が形成される。
前記蒸着層２２は耐蝕性を有し微密な材料で構成される
もので、例えば、金属であれば、Ｃｒ、Ｔｉｐｔ 等の
材質、無機材であれば、アルミニウムの酸化物、Ｔｉの
酸化物、Ｃｒの酸化物、Ｓｔの酸化物、ちるいはＳｌの
窒化吻、Ｂの窒化吻等が適するものである。又膜厚は、
各材料が有する機密度にもよるが１０００Å以上〜数１
０μｍ１度である。
もので、例えば、金属であれば、Ｃｒ、Ｔｉｐｔ 等の
材質、無機材であれば、アルミニウムの酸化物、Ｔｉの
酸化物、Ｃｒの酸化物、Ｓｔの酸化物、ちるいはＳｌの
窒化吻、Ｂの窒化吻等が適するものである。又膜厚は、
各材料が有する機密度にもよるが１０００Å以上〜数１
０μｍ１度である。
すなわち、本実施例の半導体装置の場合、有機材又は無
機材の表面に耐蝕性のある機密性の蒸着層を有している
ので、前記有機材又は無機材の板厚がうすくても′イフ
囲気からの湿気等の浸入を容易に防ぐことが出来るから
前記有機材又は無機材をうすくして全体の厚さを極端に
うずくすることが出来る。
機材の表面に耐蝕性のある機密性の蒸着層を有している
ので、前記有機材又は無機材の板厚がうすくても′イフ
囲気からの湿気等の浸入を容易に防ぐことが出来るから
前記有機材又は無機材をうすくして全体の厚さを極端に
うずくすることが出来る。
又、蒸着層２２と前記半導体導体素子１との間に介入さ
せる有機材又は無・、機材１２は、液状もしくは板状で
あっても良く、有機材又は無機材の厚さは、パッケージ
ングの厚さを薄くするため、出来るだけ薄い方が良い、
このため、前６Ｃ半導体素子１と蒸着層２２との電気的
絶縁を得ることが出来る厚さであれば良いから１μｍ以
上の厚さで充分である。前記介入させる有機材又、ｄ無
機材１２が液状である場合には、半導体素子１の主面お
よび他面に前記液状の有機又は無機材を滴下して置き、
半導体素子１の開方から均一に加圧し、加熱等の手段に
よって硬化せしめれば良い。
せる有機材又は無・、機材１２は、液状もしくは板状で
あっても良く、有機材又は無機材の厚さは、パッケージ
ングの厚さを薄くするため、出来るだけ薄い方が良い、
このため、前６Ｃ半導体素子１と蒸着層２２との電気的
絶縁を得ることが出来る厚さであれば良いから１μｍ以
上の厚さで充分である。前記介入させる有機材又、ｄ無
機材１２が液状である場合には、半導体素子１の主面お
よび他面に前記液状の有機又は無機材を滴下して置き、
半導体素子１の開方から均一に加圧し、加熱等の手段に
よって硬化せしめれば良い。
父、前記何機材又は無凌材１２が板状である場合には、
その形状は前記半導体素子１とほぼ同一寸法にして分き
、加圧、加熱して硬化すれば良い。
その形状は前記半導体素子１とほぼ同一寸法にして分き
、加圧、加熱して硬化すれば良い。
このようにして加圧することによって、押しだされた樹
脂は第２図（ｂ）に示す如く、半導体素子１の側面に周
り込み、半導体素子１を完全に保護することになる。
脂は第２図（ｂ）に示す如く、半導体素子１の側面に周
り込み、半導体素子１を完全に保護することになる。
なお半導体素子１と蒸着層２２との間に介入させる有機
材又は無機材１２が液状であれば、前述した如く、滴下
した後、加圧、加熱し、硬化すしめても良いが、第３図
（ａ）に示す如く、滴下してそのまま、硬化ぜしめ、有
機材又・は無機材２３を形成し、第３図（ｂ）に示すよ
うに蒸着マスク２０，２０７を設置し、蒸着槽内で、蒸
着層２２を蒸着２１．２１’すしめる事も出来る。すな
わち、この実施例の場合、有機材又は無機材２３の全面
に敵密な蒸着層２２が被着されるので、前記有機材又は
、無機材２３の厚さに、多少の不均一性が発生しても、
前記、有機材又は無機材２３が完全に外気の浸入を阻止
し、半導体素子１の信頼性の劣化を防止するものである
。
材又は無機材１２が液状であれば、前述した如く、滴下
した後、加圧、加熱し、硬化すしめても良いが、第３図
（ａ）に示す如く、滴下してそのまま、硬化ぜしめ、有
機材又・は無機材２３を形成し、第３図（ｂ）に示すよ
うに蒸着マスク２０，２０７を設置し、蒸着槽内で、蒸
着層２２を蒸着２１．２１’すしめる事も出来る。すな
わち、この実施例の場合、有機材又は無機材２３の全面
に敵密な蒸着層２２が被着されるので、前記有機材又は
、無機材２３の厚さに、多少の不均一性が発生しても、
前記、有機材又は無機材２３が完全に外気の浸入を阻止
し、半導体素子１の信頼性の劣化を防止するものである
。
又、本発明のパッケージングによる゛ト導体装置は前記
ポリイミイドフィルムから切断され、前記成極リード４
を成型すれば第４図の如くなり、成型された電極リード
１３は容器に配線用基板に半田づけ等の手段で接続し、
回路を構成し、実装することが出来る。
ポリイミイドフィルムから切断され、前記成極リード４
を成型すれば第４図の如くなり、成型された電極リード
１３は容器に配線用基板に半田づけ等の手段で接続し、
回路を構成し、実装することが出来る。
次に本発明のさらに他の実施例に訃ける半導体装置につ
いてのべる。
いてのべる。
第６図の構成の半導体装置においては、電極ＩＪ−ド４
を１４で示すように半導体素子１の他面の蒸着層２２／
の方向にまで折曲げ前記蒸着層２２１と接するようにし
である。このような構成であれば、いわゆる半導体素子
のパッケージのチップキャリヤと同一の概念を有するパ
ンケージを得ることが出来る。第６図の如くの構成は第
４図の構成に比較して、配線基板と接続するために必要
な電極リードの長さが半導体素子の大きさに加算されて
、実装面積が増大することがない。すなわち配線基板と
接続するために必要な電極リードの長さは、第４図にひ
いては１３’であるが、４５図では１４’に出自するも
のである。したがって、第４図では折曲げた電極リード
１３’は１〜１．６騙必要であるが第６図では、電極リ
ードが板１０’の方向に折曲がっているから、１〜１．
６鵬の分だけ実装密度を高くすることが出来る。
を１４で示すように半導体素子１の他面の蒸着層２２／
の方向にまで折曲げ前記蒸着層２２１と接するようにし
である。このような構成であれば、いわゆる半導体素子
のパッケージのチップキャリヤと同一の概念を有するパ
ンケージを得ることが出来る。第６図の如くの構成は第
４図の構成に比較して、配線基板と接続するために必要
な電極リードの長さが半導体素子の大きさに加算されて
、実装面積が増大することがない。すなわち配線基板と
接続するために必要な電極リードの長さは、第４図にひ
いては１３’であるが、４５図では１４’に出自するも
のである。したがって、第４図では折曲げた電極リード
１３’は１〜１．６騙必要であるが第６図では、電極リ
ードが板１０’の方向に折曲がっているから、１〜１．
６鵬の分だけ実装密度を高くすることが出来る。
本実施例の構成において、蒸着層は単層膜でなくＣｒ−
Ｃｒ２Ｏ３，Ｔｉ−Ｔｉ２ｏ３．Ｃｒ−Ａ１２ｏ３等の
多層膜を連続して蒸着して形成しても良いものである。
Ｃｒ２Ｏ３，Ｔｉ−Ｔｉ２ｏ３．Ｃｒ−Ａ１２ｏ３等の
多層膜を連続して蒸着して形成しても良いものである。
次に本発明の更に他の実施例に２ける半導体装置につい
て第６図、第７図で税関する。半導体素子１の全面に形
成された、有機材又は無機材１２上の蒸着層２２上に更
に樹脂層（エポキシ、シリコーン樹脂）２４を形成する
。この様な構成においては、外気浸入を一段と防止でき
るので、著しるしく、信頼性も向上するものである。前
記蒸着層２２上の樹脂層２４は、吹きつけ法２滴下法、
はけ塗り法等の方法により形成出来るものである。
て第６図、第７図で税関する。半導体素子１の全面に形
成された、有機材又は無機材１２上の蒸着層２２上に更
に樹脂層（エポキシ、シリコーン樹脂）２４を形成する
。この様な構成においては、外気浸入を一段と防止でき
るので、著しるしく、信頼性も向上するものである。前
記蒸着層２２上の樹脂層２４は、吹きつけ法２滴下法、
はけ塗り法等の方法により形成出来るものである。
更に他の実施例における、第７図の半導体装置の構成に
釦いては、前記有機材又は無機材１２がフィルムキャリ
ヤのポリゴミ４１３０部分まで拡がり、前記半導体素子
をポリイミイド３と前記有機材又１は無機材１２で完全
に覆った状態にある。したがって、完全に外気を遮断で
き、高い信頼性を確保できるものでちる。
釦いては、前記有機材又は無機材１２がフィルムキャリ
ヤのポリゴミ４１３０部分まで拡がり、前記半導体素子
をポリイミイド３と前記有機材又１は無機材１２で完全
に覆った状態にある。したがって、完全に外気を遮断で
き、高い信頼性を確保できるものでちる。
以−ヒのべた如く本発明の半導体装置の構成では、以下
の効果を奏する。
の効果を奏する。
（１）半導体素子全体が侍機材又は無機材を介して、ｌ
敷密で密度の高く、かつ薄い蒸着膜で覆われている。し
たがって、前記蒸着膜が外気の浸入を防止するから有機
材又は、無機材は非常に薄く形成出来る。このために従
来の半導体装置と比べ、著しく小さいパッケージを提供
することが出来る。
敷密で密度の高く、かつ薄い蒸着膜で覆われている。し
たがって、前記蒸着膜が外気の浸入を防止するから有機
材又は、無機材は非常に薄く形成出来る。このために従
来の半導体装置と比べ、著しく小さいパッケージを提供
することが出来る。
（２）半導体素子全体が、有機材又は無機材と、更に微
密な密度の高い蒸着膜で保護されるから、外気の浸入を
積極的に妨げ、高い信頼性の半導体素子のパッケージを
提供する事が出来る。
密な密度の高い蒸着膜で保護されるから、外気の浸入を
積極的に妨げ、高い信頼性の半導体素子のパッケージを
提供する事が出来る。
（３） （１）でも述べた如くパッケージの平面積を
著しく小さくすることが出来る他に、蒸着膜によって半
導体素子１を薄く保護することが出来るから全体の厚み
も、仮に半導体素子がＯｏ、６Ｍ。
著しく小さくすることが出来る他に、蒸着膜によって半
導体素子１を薄く保護することが出来るから全体の厚み
も、仮に半導体素子がＯｏ、６Ｍ。
蒸着膜が１０μｍ、間に介在する樹脂を２μｍ程度にす
れば０．５１２Ｍのパッケージを得ることが出来るもの
である。
れば０．５１２Ｍのパッケージを得ることが出来るもの
である。
（４）本発明の半導体装置の構成では、例えば第２図で
述べた如く、半導体素子の両面から加圧すれば、前記半
導体素子の表面に沿って、有機材又は無機材が平らに成
型され、更にこの１：に蒸着膜を形成するから前記半導
体素子が放熱を必要とするようなものであっても、前記
蒸着膜を配線基板に直接ダイボンディングすることが出
来、理想的な放熱を行なうことが出来るものである。
述べた如く、半導体素子の両面から加圧すれば、前記半
導体素子の表面に沿って、有機材又は無機材が平らに成
型され、更にこの１：に蒸着膜を形成するから前記半導
体素子が放熱を必要とするようなものであっても、前記
蒸着膜を配線基板に直接ダイボンディングすることが出
来、理想的な放熱を行なうことが出来るものである。
（５）更に既にのべた如く本発明の半導体装置の構成は
、半導体素子の両面にｐいて、平であるために放熱特性
が、半導体素子の平面方向に秒いて均一に得られる。従
来例にひいては、半導本素子の中央部に秒いて樹脂が盛
り北った構成でちるから、半導体素子からの熱が半導体
素子の中央部にこもりやすく、半導体素子を熱破壊に招
く恐れがある。これに対し本発明は板が半導体素子と同
一平面を有し、更に半導体素子と１つずか数μｍしか近
接していないから、半導体素子の発生した熱を均一に放
出することが出来るものである。
、半導体素子の両面にｐいて、平であるために放熱特性
が、半導体素子の平面方向に秒いて均一に得られる。従
来例にひいては、半導本素子の中央部に秒いて樹脂が盛
り北った構成でちるから、半導体素子からの熱が半導体
素子の中央部にこもりやすく、半導体素子を熱破壊に招
く恐れがある。これに対し本発明は板が半導体素子と同
一平面を有し、更に半導体素子と１つずか数μｍしか近
接していないから、半導体素子の発生した熱を均一に放
出することが出来るものである。
第１図は従来の半導体装置の断面図、第２図（ａ）〜（
Ｃ）は本発明の一実施例に秒ける半導体装置の構成を説
明するための断面図、第３図（ａ） 、 （ｂ）は本発
明の他の実施例に７ｂ−ける半導体装置の構成を説明す
るだめの断面図、第４図、第６図、第６図、粋よび８７
図はそれぞれ本発明のさらに他の実施例に於け４る半導
体装置の断面図である。 １・・・・・・半導本素子、２・・・・・・金属突起、
３・・・・・・フィルム、４・・・・・・電極リード、
１２ ・・・・・・何機材又１ｄ無機材、２２・・・・
・・蒸着膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 ３
Ｃ）は本発明の一実施例に秒ける半導体装置の構成を説
明するための断面図、第３図（ａ） 、 （ｂ）は本発
明の他の実施例に７ｂ−ける半導体装置の構成を説明す
るだめの断面図、第４図、第６図、第６図、粋よび８７
図はそれぞれ本発明のさらに他の実施例に於け４る半導
体装置の断面図である。 １・・・・・・半導本素子、２・・・・・・金属突起、
３・・・・・・フィルム、４・・・・・・電極リード、
１２ ・・・・・・何機材又１ｄ無機材、２２・・・・
・・蒸着膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 ３
Claims (2)
- （１）半導体素子上の電極に可撓性フィルムが一体とな
った金属リードが固定された前記半導体素子の主面ｐよ
び他面に、前記半導体素子を包含する蒸着層を有機材又
は無機材の層を介して設置したことを特徴とする半導体
装置。 - （２）金属リードが半導体素子の主面又は他面に設けた
蒸着層の有機材又は無機材の層を介していな込面まで延
在さ、れたことを特徴とする特許請求の範囲第１項記載
の半導体装置。 （→ 半導体素子りのＫＭに可撓性フィルムが一体とな
った金属リードが固定された前記半導体素子の主面ｐよ
び他面に、前記半導体素子を包含する蒸着層を第１のガ
機材又は無機材の層を介して設置し、更に前記蒸着層上
に第２の有機材又は無機材の層を設置したことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18632181A JPS5886750A (ja) | 1981-11-19 | 1981-11-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18632181A JPS5886750A (ja) | 1981-11-19 | 1981-11-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5886750A true JPS5886750A (ja) | 1983-05-24 |
| JPS6142429B2 JPS6142429B2 (ja) | 1986-09-20 |
Family
ID=16186283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18632181A Granted JPS5886750A (ja) | 1981-11-19 | 1981-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886750A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633573A (en) * | 1982-10-12 | 1987-01-06 | Aegis, Inc. | Microcircuit package and sealing method |
| JPH0831988A (ja) * | 1994-07-20 | 1996-02-02 | Nec Corp | テープキャリアパッケージの封止構造 |
| JP2014139289A (ja) * | 2012-12-18 | 2014-07-31 | Kao Corp | アルキレンオキシドの反応選択率を改善する方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2526341B2 (ja) * | 1992-02-28 | 1996-08-21 | 日本碍子株式会社 | 超音波レベル計による溶湯液面の測定方法 |
-
1981
- 1981-11-19 JP JP18632181A patent/JPS5886750A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633573A (en) * | 1982-10-12 | 1987-01-06 | Aegis, Inc. | Microcircuit package and sealing method |
| JPH0831988A (ja) * | 1994-07-20 | 1996-02-02 | Nec Corp | テープキャリアパッケージの封止構造 |
| JP2014139289A (ja) * | 2012-12-18 | 2014-07-31 | Kao Corp | アルキレンオキシドの反応選択率を改善する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142429B2 (ja) | 1986-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486945A (en) | Method of manufacturing semiconductor device with plated bump | |
| US5057900A (en) | Electronic device and a manufacturing method for the same | |
| US8642408B2 (en) | Semiconductor device | |
| US6396153B2 (en) | Circuit chip package and fabrication method | |
| JPS5940560A (ja) | 多層回路装置 | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| JPH02146747A (ja) | 半導体装置 | |
| JPS5886750A (ja) | 半導体装置 | |
| JPH0582581A (ja) | 半導体装置の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH06169051A (ja) | リードフレームとその製造方法並びに半導体パッケージ | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JP3032692B2 (ja) | 三次元実装モジュール及びその製造方法 | |
| JPS5940550A (ja) | 半導体装置 | |
| JPS62205650A (ja) | 半導体装置用基板 | |
| JPH11214591A (ja) | 半導体装置 | |
| JPH05275598A (ja) | 半導体装置 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPS60186030A (ja) | ボンデイング方法 | |
| JPH01227460A (ja) | 電子部品用パッケージ | |
| JP2000031340A (ja) | 電子部品 | |
| JPH0756886B2 (ja) | 半導体パッケージの製造方法 | |
| JPH0563130A (ja) | リードフレームとその製造方法並びに半導体パツケージ | |
| JPS6331141A (ja) | Ｉｃカ−ド用モジユ−ル | |
| JPH0414833A (ja) | 半導体装置 |