JP2015115559A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2015115559A
JP2015115559A JP2013258704A JP2013258704A JP2015115559A JP 2015115559 A JP2015115559 A JP 2015115559A JP 2013258704 A JP2013258704 A JP 2013258704A JP 2013258704 A JP2013258704 A JP 2013258704A JP 2015115559 A JP2015115559 A JP 2015115559A
Authority
JP
Japan
Prior art keywords
layer
sealing resin
semiconductor device
wiring
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013258704A
Other languages
English (en)
Other versions
JP6219155B2 (ja
Inventor
勇佑 高野
Yusuke Takano
勇佑 高野
孝志 井本
Takashi Imoto
孝志 井本
武志 渡部
Takeshi Watanabe
武志 渡部
本間　荘一
Soichi Honma
荘一 本間
克則 澁谷
Katsunori Shibuya
克則 澁谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013258704A priority Critical patent/JP6219155B2/ja
Priority to TW103125175A priority patent/TWI579934B/zh
Priority to US14/475,326 priority patent/US10312197B2/en
Priority to CN201910213744.4A priority patent/CN110010587B/zh
Priority to CN201410452584.6A priority patent/CN104716053A/zh
Publication of JP2015115559A publication Critical patent/JP2015115559A/ja
Application granted granted Critical
Publication of JP6219155B2 publication Critical patent/JP6219155B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】シールド層と封止樹脂層との密着性を高める。
【解決手段】配線基板に半導体チップを搭載する工程と、半導体チップを封止するように、無機充填材を含有する封止樹脂層を形成する工程と、ドライエッチングにより前記無機充填材の一部が露出するまで前記封止樹脂層の一部を除去する工程と、少なくとも前記封止樹脂層を覆うようにシールド層を形成する工程と、を具備する。
【選択図】図１

Description

実施形態の発明は、半導体装置の製造方法および半導体装置に関する。
通信機器等に用いられる半導体装置では、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）等の電磁波障害を抑制するために、封止樹脂層の表面をシールド層で覆う構造が用いられている。上記構造で十分なシールド効果を得るためには、シールド層をグランド配線に電気的に接続し、グランド配線を介して外部に電磁波ノイズを逃がすことが好ましい。
半導体装置においては、シールド層と封止樹脂層との密着性が高い方が信頼性上好ましい。また、シールド層とグランド配線との間の電気抵抗率は、シールド効果の観点から低い方が好ましい。シールド層と封止樹脂層との間に密着性を高めるため、例えばステンレス鋼（例えばＳＵＳ３０４等）のバッファ層（下地層）を設ける構造が検討されている。しかしながら、ステンレス鋼の電気抵抗率は７２×１０−８Ωｍ程度と例えば銅や銀を用いたシールド層の電気抵抗率よりも高い。
米国特許出願公開２０１２／０１５６８７号明細書
実施形態の発明が解決しようとする課題は、シールド層と封止樹脂層との密着性を高めることである。
実施形態の半導体装置の製造方法は、配線基板に半導体チップを搭載する工程と、半導体チップを封止するように、無機充填材を含有する封止樹脂層を形成する工程と、ドライエッチングにより無機充填材の一部が露出するまで封止樹脂層の一部を除去する工程と、少なくとも封止樹脂層を覆うようにシールド層を形成する工程と、を具備する。
半導体装置の製造方法例を示すフローチャートである。 半導体装置の製造方法例を説明するための断面図である。 半導体装置の構造例を示す斜視図である。 半導体装置の構造例を示す断面図である。 半導体装置の構造例を示す断面図である。 半導体装置の構造例を示す断面図である。 半導体装置の密着性試験の結果を示す図である。
以下、実施形態の半導体装置について、図面を参照して説明する。
図１は、本実施形態における半導体装置の製造方法例を示すフローチャートである。図１に示す半導体装置の製造方法例は、基板準備工程（Ｓ１）と、素子搭載工程（Ｓ２）と、樹脂封止工程（Ｓ３）と、分離工程（Ｓ４）と、マーキング工程（Ｓ５）と、エッチング工程（Ｓ６）と、シールド層形成工程（Ｓ７）と、を具備する。なお、本実施形態における半導体装置の製造方法例の工程内容および工程順は、必ずしも図１に示す工程に限定されない。
基板準備工程（Ｓ１）は、配線基板を準備する工程である。ここでは一例として複数の配線基板がマトリクス状に連設された構造の集合基板を作製する。
素子搭載工程（Ｓ２）は、配線基板に半導体チップを搭載する工程である。なお、素子搭載工程（Ｓ２）において、配線基板に設けられた信号配線およびグランド配線等の配線と半導体チップとをボンディングワイヤを介して接続するボンディングを行ってもよい。
樹脂封止工程（Ｓ３）は、半導体チップを封止するように封止樹脂層を形成する工程である。例えば、トランスファモールド法、コンプレッションモールド法、インジェクションモールド法等のモールド法を用いて封止樹脂層を形成することができる。封止樹脂層は、無機充填材（例えばＳｉＯ２）を含有し、例えば該無機充填材を有機樹脂等と混合して形成される。無機充填材は、例えば粒状であり、封止樹脂層の粘度や硬度等を調整する機能を有する。封止樹脂層中の無機充填材の含有量は、例えば８０％〜９０％である。
分離工程（Ｓ４）は、半導体装置毎に基板のダイシングを行い、個々の半導体装置に分離する工程である。ダイシングには、例えばダイヤモンドブレード等のブレードを用いることができる。
マーキング工程（Ｓ５）は、例えばＹＡＧレーザ等を備えたレーザマーキング装置により、配線基板上の封止樹脂層の上面に、製品名、製品番号、製造年週、製造工場等の製品情報を刻印する工程である。なお、マーキング工程（Ｓ５）の後に熱処理を行ってもよい。
エッチング工程（Ｓ６）は、ドライエッチング等により、封止樹脂層の一部を除去する工程である。例えば、逆スパッタリングにより封止樹脂層の一部を除去することができる。逆スパッタリングとは、不活性ガス等の雰囲気下で電圧を印加してプラズマを発生させ、被処理基板に不活性ガスのイオンを衝突させて基板表面の酸化物等の物質をイオンとしてはじき飛ばす処理のことをいう。不活性ガスとしては、例えばアルゴンガス等が用いられる。
シールド層形成工程（Ｓ７）は、マーキングした半導体装置において、少なくとも封止樹脂層を覆うようにシールド層を形成する工程である。
このように、本実施形態における半導体装置の製造方法例は、配線基板に半導体チップを搭載する工程と、半導体チップを封止するように、無機充填材を含有する封止樹脂層を形成する工程と、エッチングにより封止樹脂層の一部を除去する工程と、少なくとも封止樹脂層を覆うようにシールド層を形成する工程と、を少なくとも具備する。
さらに、エッチング工程（Ｓ６）およびシールド層形成工程（Ｓ７）について、図２を参照して説明する。図２は、本実施形態における半導体装置の製造方法例を説明するための断面図である。
基板準備工程（Ｓ１）からマーキング工程（Ｓ５）までを経て形成された半導体装置の一例は、図２（Ａ）に半導体装置１として示すように、第１の面および第２の面を有する配線基板２と、電極パッドを有し、配線基板２の第１の面上に設けられた半導体チップ３と、半導体チップ３を封止するように配線基板２の第１の面上に設けられた封止樹脂層５と、ボンディングワイヤ８と、を具備する。なお、配線基板２の第１の面は、図２（Ａ）における配線基板２の上面に相当し、第２の面は、図２（Ａ）における配線基板２の下面に相当しており、配線基板２の第１の面および第２の面は、互いに対向している。
配線基板２は、第１の面と第２の面との間に設けられた絶縁層２１と、第１の面に設けられた配線層２２と、第２の面に設けられた配線層２３と、絶縁層２１を貫通して設けられたビア２４と、配線層２２上に設けられた半田レジスト層２８と、配線層２３上に設けられた半田レジスト層２９と、を備える。
エッチング工程（Ｓ６）において逆スパッタリングを用いる場合、一般的に逆スパッタリングは、表面に付着している酸化物やごみ等を除去する目的で行われるが、本実施形態では、図２（Ａ）に示すように、逆スパッタリングによりイオン３１を封止樹脂層５に衝突させて、封止樹脂層５の一部をイオン３２としてはじき飛ばすことにより封止樹脂層５の一部を除去する。なお、イオン３２は、分子単位であってもよい。
エッチング工程（Ｓ６）では、無機充填材３０の一部が露出するまで封止樹脂層５の一部を除去することが好ましい。具体的には、封止樹脂層５の一部を表面から２．５ｎｍ以上７．５ｎｍ未満の深さまで除去することが好適である。例えば、エッチング条件を制御することにより、除去する封止樹脂層５の深さを調整することができ、逆スパッタリングの場合、逆スパッタリングの時間や不活性ガスの流量等を制御することにより除去する封止樹脂層５の深さを調整することができる。また、図２（Ａ）に示すように、封止樹脂層５の側面についても同様に無機充填材３０の一部を露出させることが好ましい。
樹脂封止工程（Ｓ３）により形成される封止樹脂層５の表面は、凹凸が比較的少なく滑らかである。このため、封止樹脂層５とシールド層形成工程（Ｓ７）により形成されるシールド層との密着性が悪いと考えられる。これに対し、逆スパッタリング等を行うことにより、シールド層と封止樹脂層５との密着性を高めることができる。これは、封止樹脂層５の表面積の増大や、露出させた無機充填材３０の微細な凹凸によるアンカー効果等のためであると考えられる。
なお、逆スパッタリングにより封止樹脂層５の表面全体が灰化してしまうとかえって密着性が悪くなるため、封止樹脂層５の表面全体が灰化する前までの範囲で逆スパッタリングを行うことが好ましい。
シールド層形成工程（Ｓ７）では、図２（Ｂ）に示すように、半導体装置１において、少なくとも封止樹脂層５を覆うようにシールド層７を形成する。例えば、前述のエッチング工程（Ｓ６）により逆スパッタリングを行い、その後シールド層形成工程（Ｓ７）において、スパッタリングにより銅や銀等の導電性膜を成膜してシールド層７を形成することにより、被処理基板を大気曝露することなく、連続処理を行うことができる。
スパッタリング以外にも例えば転写法、スクリーン印刷法、スプレー塗布法、ジェットディスペンス法、インクジェット法、エアロゾル法等で導電性ペーストを塗布することによりシールド層７を形成することができる。導電性ペーストは、例えば銀や銅と樹脂とを主成分として含み、電気抵抗率が低いことが好ましい。また、無電解めっき法や電解めっき法で銅やニッケル等を成膜する方法を適用して、シールド層７を形成してもよい。
さらに、図２（Ｃ）に示すように、必要に応じて耐食性や耐マイグレーション性に優れた保護層９を、シールド層７を覆うように設けてもよい。また、保護層９を形成する前にエッチング工程（Ｓ６）と同様に再度逆スパッタリング等のエッチングを行ってもよい。これにより、シールド層７と保護層９との密着性を高めることができる。
その後、配線層２３が有する電極パッドに外部接続端子を設ける。これに限定されず、例えば素子搭載工程（Ｓ２）において外部接続端子を設けてもよい。さらに、作製した半導体装置の外部接続端子を用いて抵抗値を測定することにより良品か否か等を検査する工程を設けてもよい。以上が本実施形態における半導体装置の製造方法例の説明である。
次に、本実施形態における半導体装置の製造方法例により製造可能な半導体装置の構造例について説明する。
図３は半導体装置の構造例を示す斜視図であり、図３（Ａ）は、上面が表面側の斜視図であり、図３（Ｂ）は、上面が裏面側の斜視図である。図３（Ａ）および図３（Ｂ）に示す半導体装置１は、配線基板２と、半導体チップ３と、半導体チップ３を覆うシールド層７と、半田ボールを有する外部接続端子６と、を具備する。なお、図３（Ｂ）において外部接続端子６の大きさが均一であるが、各外部接続端子６の大きさおよび位置は、図３（Ｂ）に限定されない。また、図３では、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の半導体装置について示しているが、これに限定されない。
図４は、図３（Ａ）および図３（Ｂ）に示す半導体装置の構造例を示す断面図である。図４に示す半導体装置１は、配線基板２の第１の面上に設けられた半導体チップ３と、半導体チップ３を封止するように配線基板２の第１の面上に設けられた封止樹脂層５と、第２の面上に設けられた外部接続端子６と、少なくとも封止樹脂層５を覆うシールド層７と、ボンディングワイヤ８と、シールド層７を覆う保護層９と、を具備する。
なお、配線基板２の第１の面は、図４における配線基板２の上面に相当し、第２の面は、図４における配線基板２の下面に相当しており、配線基板２の第１の面および第２の面は、互いに対向している。また、図４における半導体装置の各構成要素のうち、図２（Ａ）ないし図２（Ｃ）と同一の符号を付した構成要素については、図２（Ａ）ないし図２（Ｃ）の対応する各構成要素の説明を適宜援用することができる。
配線基板２は、第１の面と第２の面との間に設けられた絶縁層２１と、第１の面に設けられた配線層２２と、第２の面に設けられた配線層２３と、絶縁層２１を貫通して設けられたビア２４と、配線層２２上に設けられた半田レジスト層２８と、配線層２３上に設けられた半田レジスト層２９と、を備える。
絶縁層２１としては、例えばシリコン基板やガラス基板、セラミック基板、ガラスエポキシ等の樹脂基板等を用いることができる。
封止樹脂層５としては、ＳｉＯ２等の無機充填材を含有し、例えば無機充填材を絶縁性の有機樹脂材料等と混合したものを用いることができ、例えばエポキシ樹脂と混合したものを用いることができる。
配線層２２および配線層２３には、例えば信号配線、電源配線、グランド配線等が設けられる。配線層２２および配線層２３のそれぞれは、単層構造に限定されず、絶縁層を挟んで絶縁層の開口部を介して電気的に接続された複数の導電層を積層させた積層構造であってもよい。配線層２２および配線層２３には、例えば銅や銀またはこれらを含む導電性ペーストを用い、必要に応じて表面にニッケルめっきや金めっき等が施されていてもよい。
ビア２４は、絶縁層２１を貫通して複数設けられる。ビア２４は、例えば絶縁層２１を貫通する開口の内面に設けられた導体層と、導体層の内側に充填された穴埋め材と、を有する。導体層には、例えば銅や銀またはこれらを含む導電性ペーストを用い、必要に応じて表面にニッケルめっきや金めっき等が施されていてもよい。穴埋め材は、例えば絶縁性材料または導電性材料を用いて形成される。なお、これに限定されず、例えば貫通孔内にめっき等により金属材料（銅等）を充填することによりビア２４を形成してもよい。
外部接続端子６としては、例えば信号端子、電源端子、グランド端子等が設けられる。外部接続端子６は、配線層２３およびビア２４を介して配線層２２に電気的に接続される。外部接続端子６は、半田ボール４を有する。半田ボール４は、配線層２３の接続パッド上に設けられる。なお、半田ボール４の代わりにランドを設けてもよい。
シールド層７は、封止樹脂層５の無機充填材３０に接する。シールド層７は、半導体チップ３等から放射される不要な電磁波を遮蔽し、外部への漏洩を抑制する機能を有する。シールド層７としては、例えば電気抵抗率が低い金属層を用いることが好ましく、例えば銅、銀、ニッケル等を含む金属層を用いることが好ましい。電気抵抗率が低い金属層をシールド層７に用いることにより、半導体チップ３や配線基板２を介して放射される不要な電磁波の漏洩を抑制することができる。
シールド層７の厚さは、その電気抵抗率に基づいて設定することが好ましい。例えば、シールド層７の電気抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、シールド層７の厚さを設定することが好ましい。シールド層７のシート抵抗値を０．５Ω以下とすることにより、封止樹脂層５からの不要な電磁波の漏洩を再現性よく抑制することができる。
ボンディングワイヤ８は、配線層２２および半導体チップ３に電気的に接続される。例えば、ボンディングワイヤ８により半導体チップ３と信号配線やグランド配線とが電気的に接続される。
さらに、図４に示すように、配線基板２の側面の少なくとも一部を覆うようにシールド層を形成し、配線層２２が有する配線２２Ａの側面を配線基板２の側面に露出させ、配線２２Ａの側面がシールド層７に接する構造にしてもよい。このとき、配線２２Ａはグランド配線としての機能を有する。配線２２Ａをシールド層７に電気的に接続させることによりグランド配線を介して外部に不要な電磁波を逃がすことができる。これに限定されず、配線層２３が有する配線２３Ａの側面がシールド層７に接する構造にしてもよい。配線２３Ａはグランド配線としての機能を有する。
また、配線層２２が有する配線２２Ａにおいて、配線基板２の側面に露出する複数の露出部を設けてもよい。これにより、配線基板２の側面で露出する配線２２Ａの面積を増やすことができるため、配線２２Ａとシールド層７との接続抵抗を低くすることができ、シールド効果を高めることができる。また、本実施形態の半導体装置において、配線基板２の周縁に沿ってグランド配線を配置することにより、グランド配線がシールド層として機能し、半導体チップ３や配線基板２を介して放射される不要な電磁波の漏洩を抑制することができる。
保護層９としては、例えばステンレス鋼（ＳＵＳ３０４等）やポリイミド樹脂等を用いることができる。
さらに、本実施形態の半導体装置の構造は上記構造に限定されない。半導体装置の他の構造例について図５および図６を参照して説明する。なお、図５および図６に示す半導体装置において、図４に示す半導体装置と同一部分については同一符号を付し、図４に示す半導体装置の説明を適宜援用する。
図５に示す半導体装置１は、図４に示す半導体装置１の絶縁層２１の代わりに絶縁層２１Ａおよび絶縁層２１Ｂを備え、さらに絶縁層２１Ａと絶縁層２１Ｂとの間に設けられた導電層１５を備える。なお、半導体チップ３、封止樹脂層５、外部接続端子６、シールド層７、ボンディングワイヤ８、および保護層９等の図４と同一の符号の構成要素については、図４に示す半導体装置１の説明を適宜援用する。
絶縁層２１Ａおよび絶縁層２１Ｂとしては、例えば絶縁層２１に適用可能な基板を用いることができる。
導電層１５は、半導体チップ３の少なくとも一部に重畳することが好ましい。導電層１５は、グランド配線としての機能を有する。導電層１５は、例えばベタ膜またはメッシュ膜であることが好ましい。
導電層１５は、例えばフォトリソグラフィー技術を用いて同一の導電膜上にレジストを形成し、該レジストをマスクとして導電膜の一部を除去することにより形成される。導電膜としては、例えばシールド層７に適用可能な材料を用いることが好ましい。
また、ビア２４は、絶縁層２１Ａ、導電層１５、および絶縁層２１Ｂを貫通して設けられる。なお、信号配線等に電気的に接続されるビア２４は、導電層１５と電気的に分離される。例えば、導電層１５に予め開口を設けておくことにより信号配線等に電気的に接続されるビア２４と導電層１５とを電気的に分離させることができる。なお、配線２２Ａ、配線２３Ａは、導電層１５に電気的に接続される。配線２２Ａ、配線２３Ａ、ビア２４の構成については、図４に示す半導体装置１の説明を援用する。
導電層１５を設けることにより、配線基板２を介した不要な電磁波の漏洩の抑制効果を高めることができる。さらに、導電層１５の側面は、シールド層７に接することが好ましい。これにより、シールド層７との接続点数を増やすことができるため、グランド端子となる外部接続端子６とシールド層７との接続不良を抑制することができ、また接続抵抗を低くすることができるため、シールド効果を高めることができる。
図６に示す半導体装置１は、図４に示す半導体装置１の一部のビア２４が配線基板２の周縁に配置され、かつ厚さ方向（ビアの貫通方向）に切断された形状を有する構造である。このとき、配線２２Ａおよび配線２３Ａはグランド配線としての機能を有する。ビア２４の切断面は、配線基板２の側面で露出し、シールド層７に接する。なお、図６に示す半導体装置１では、ビア２４の形状を厚さ方向の途中まで切断された形状としているが、これに限定されず、ビア２４の形状を、厚さ方向（ビア２４の貫通方向）の最後まで切断された形状にしてもよい。また、ビア２４の切断面は、必ずしも中心を通らなくてもよく、切断面にビア２４の一部が含まれていればよい。
ビア２４の切断面をシールド層７に接する構造にすることにより、ビア２４とシールド層７との接触面積、換言するとグランド配線とシールド層７との接触面積を増やすことができるため、接続抵抗を低減することができ、シールド効果を高めることができる。なお、図６に示す半導体装置１の絶縁層２１の代わりに図５に示す半導体装置１の絶縁層２１Ａおよび絶縁層２１Ｂを設け、かつ導電層１５を設けてもよい。
以上のように、本実施形態の半導体装置は、シールド層７により半導体チップ３や配線基板２を介して放射される不要な電磁波の漏洩を抑制することができる。よって、本実施形態の半導体装置は、例えばスマートフォン等の携帯型情報通信端末や、タブレット型の情報通信端末等への適用が好適である。
本実施例では、実際に作製した半導体装置およびその密着性試験結果について説明する。
本実施例では、実施形態に示す工程において、エッチング工程（Ｓ６）での逆スパッタリングの時間をサンプル毎に変えて複数の半導体装置のサンプルを作製し、作製した半導体装置のサンプルの密着性試験を行った。このとき、封止樹脂層に含まれる無機充填材のエッチングレートが１５オングストローム（１．５ｎｍ）／分になるように、逆スパッタリングの条件を設定した。また、密着性試験としては、ＪＩＳ Ｈ８５０４等で規格された試験である、テープによる引き剥がし試験を行った。結果を図７に示す。
図７において、横軸は逆スパッタリングの時間（秒）を表し、縦軸は各サンプルにおける密着性試験によって剥離したサンプルの割合（剥離率（％））を示し、丸印はスパッタリング後一定時間経過後に密着性試験を行ったサンプルを示し、菱形印はさらにプレッシャークッカー試験後１００時間経過後に密着性試験を行ったサンプルを示す。
図７に示すように、逆スパッタリングの時間が１００秒未満のとき（エッチング深さ２．５ｎｍ未満のとき）は、剥離率が高い。これは逆スパッタリングにより封止樹脂層の一部が十分に除去されていないためである。また、逆スパッタリングの時間が３００秒以上（エッチング深さ７．５ｎｍ以上）のときも同様に、剥離率が高い。これは逆スパッタリングにより封止樹脂層の表面全体が灰化したためである。これに対し、逆スパッタリングの時間が１００秒以上３００秒未満（エッチング深さ２．５ｎｍ以上７．５ｎｍ未満）のときは、剥離率が低い。このことから、逆スパッタリングにより除去する封止樹脂層の深さや逆スパッタリングの時間を調整することにより、シールド層と封止樹脂層との密着性を高めることができることがわかる。
なお、実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、２…配線基板、３…半導体チップ、４…半田ボール、５…封止樹脂層、６…外部接続端子、７…シールド層、８…ボンディングワイヤ、９…保護層、１５…導電層、２１…絶縁層、２１Ａ…絶縁層、２１Ｂ…絶縁層、２２…配線層、２２Ａ…配線、２３…配線層、２３Ａ…配線、２４…ビア、２８…半田レジスト層、２９…半田レジスト層、３０…無機充填材、３１…イオン、３２…イオン

Claims (5)

  1. 配線基板に半導体チップを搭載する工程と、
    前記半導体チップを封止するように、無機充填材を含有する封止樹脂層を形成する工程と、
    ドライエッチングにより前記無機充填材の一部が露出するまで前記封止樹脂層の一部を除去する工程と、
    少なくとも前記封止樹脂層を覆うようにシールド層を形成する工程と、を具備する半導体装置の製造方法。
  2. 前記ドライエッチングは、逆スパッタリングであり、
    前記シールド層を形成する工程は、スパッタリングにより行う請求項１に記載の半導体装置の製造方法。
  3. 配線基板に半導体チップを搭載する工程と、
    前記半導体チップを封止するように、無機充填材を含有する封止樹脂層を形成する工程と、
    逆スパッタリングにより前記封止樹脂層の一部を表面から２．５ｎｍ以上７．５ｎｍ未満の深さまで除去する工程と、
    スパッタリングにより少なくとも前記封止樹脂層を覆うようにシールド層を形成する工程と、を具備する半導体装置の製造方法。
  4. 前記封止樹脂層の一部を除去する工程において、前記封止樹脂層の表面全体が灰化する前まで前記逆スパッタリングを行う請求項２または請求項３に記載の半導体装置の製造方法。
  5. 第１の面および第２の面を有する配線基板と、
    前記第１の面上に設けられた半導体チップと、
    前記第２の面上に設けられた外部接続端子と、
    前記半導体チップを封止するように前記第１の面上に設けられ、表面に露出する無機充填材を含有する封止樹脂層と、
    少なくとも前記封止樹脂層を覆うように設けられ、前記露出した無機充填材に接するシールド層と、を具備する半導体装置。
JP2013258704A 2013-12-13 2013-12-13 半導体装置の製造方法 Active JP6219155B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013258704A JP6219155B2 (ja) 2013-12-13 2013-12-13 半導体装置の製造方法
TW103125175A TWI579934B (zh) 2013-12-13 2014-07-22 半導體裝置之製造方法及半導體裝置
US14/475,326 US10312197B2 (en) 2013-12-13 2014-09-02 Method of manufacturing semiconductor device and semiconductor device
CN201910213744.4A CN110010587B (zh) 2013-12-13 2014-09-05 半导体装置的制造方法及半导体装置
CN201410452584.6A CN104716053A (zh) 2013-12-13 2014-09-05 半导体装置的制造方法及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013258704A JP6219155B2 (ja) 2013-12-13 2013-12-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015115559A true JP2015115559A (ja) 2015-06-22
JP6219155B2 JP6219155B2 (ja) 2017-10-25

Family

ID=53369429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013258704A Active JP6219155B2 (ja) 2013-12-13 2013-12-13 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10312197B2 (ja)
JP (1) JP6219155B2 (ja)
CN (2) CN110010587B (ja)
TW (1) TWI579934B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028117A (ja) * 2015-07-23 2017-02-02 株式会社東芝 半導体装置の製造方法、半導体装置
JP2017034086A (ja) * 2015-07-31 2017-02-09 株式会社東芝 半導体装置および半導体装置の製造方法
WO2017033808A1 (ja) * 2015-08-26 2017-03-02 株式会社アルバック 電子部品の製造方法および処理システム
JP2017063123A (ja) * 2015-09-25 2017-03-30 Tdk株式会社 半導体パッケージ及びその製造方法
JP2019220674A (ja) * 2018-06-14 2019-12-26 環旭電子股▲分▼有限公司 ＳｉＰモジュール及びその製造方法
JP2019220673A (ja) * 2018-06-14 2019-12-26 環旭電子股▲分▼有限公司 ２回モールドによるＳｉＰモジュールの製造方法及びＳｉＰモジュール

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601464B2 (en) 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
JP6414637B2 (ja) * 2015-06-04 2018-10-31 株式会社村田製作所 高周波モジュール
US10109593B2 (en) * 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
JP6397806B2 (ja) * 2015-09-11 2018-09-26 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
KR20170127324A (ko) * 2016-05-11 2017-11-21 (주)제이티 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
JP6887326B2 (ja) * 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法
US11508668B2 (en) 2020-12-03 2022-11-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN115881675B (zh) * 2023-02-08 2024-04-02 荣耀终端有限公司 封装基板、其制备方法、封装结构及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03130373A (ja) * 1989-10-13 1991-06-04 Fujitsu Ltd ガラスフィラー入り樹脂成形品の表面処理方法
JPH0745948A (ja) * 1993-07-28 1995-02-14 Ibiden Co Ltd 多層配線板及びその製造方法
JP2002083450A (ja) * 2000-09-07 2002-03-22 Ricoh Co Ltd 樹脂成形用断熱スタンパーおよびその製造方法
JP2003264373A (ja) * 2002-03-08 2003-09-19 Kanegafuchi Chem Ind Co Ltd プリント配線板用積層体
JP2003273113A (ja) * 2002-03-18 2003-09-26 Seiko Epson Corp 半導体装置および配線形成方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343677A (en) * 1981-03-23 1982-08-10 Bell Telephone Laboratories, Incorporated Method for patterning films using reactive ion etching thereof
JPH06236981A (ja) 1993-02-10 1994-08-23 Fujitsu Ltd 固体撮像素子
JP2845847B2 (ja) 1996-11-12 1999-01-13 九州日本電気株式会社 半導体集積回路
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3810359B2 (ja) 2002-09-19 2006-08-16 松下電器産業株式会社 半導体装置及びその製造方法
TW200507218A (en) 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
JP2007103632A (ja) 2005-10-04 2007-04-19 Nec Electronics Corp 半導体集積回路の設計方法および半導体集積回路
JP4752586B2 (ja) 2006-04-12 2011-08-17 ソニー株式会社 半導体装置の製造方法
US20080083957A1 (en) 2006-10-05 2008-04-10 Wen-Chieh Wei Micro-electromechanical system package
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
US8373281B2 (en) * 2008-07-31 2013-02-12 Sanyo Electric Co., Ltd. Semiconductor module and portable apparatus provided with semiconductor module
JP2011142204A (ja) 2010-01-07 2011-07-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5232185B2 (ja) * 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
US20130168231A1 (en) * 2011-12-31 2013-07-04 Intermolecular Inc. Method For Sputter Deposition And RF Plasma Sputter Etch Combinatorial Processing
JP6001893B2 (ja) 2012-03-23 2016-10-05 ローム株式会社 セルベースｉｃ、セルベースｉｃのレイアウトシステムおよびレイアウト方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03130373A (ja) * 1989-10-13 1991-06-04 Fujitsu Ltd ガラスフィラー入り樹脂成形品の表面処理方法
JPH0745948A (ja) * 1993-07-28 1995-02-14 Ibiden Co Ltd 多層配線板及びその製造方法
JP2002083450A (ja) * 2000-09-07 2002-03-22 Ricoh Co Ltd 樹脂成形用断熱スタンパーおよびその製造方法
JP2003264373A (ja) * 2002-03-08 2003-09-19 Kanegafuchi Chem Ind Co Ltd プリント配線板用積層体
JP2003273113A (ja) * 2002-03-18 2003-09-26 Seiko Epson Corp 半導体装置および配線形成方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028117A (ja) * 2015-07-23 2017-02-02 株式会社東芝 半導体装置の製造方法、半導体装置
JP2017034086A (ja) * 2015-07-31 2017-02-09 株式会社東芝 半導体装置および半導体装置の製造方法
WO2017033808A1 (ja) * 2015-08-26 2017-03-02 株式会社アルバック 電子部品の製造方法および処理システム
KR20180015192A (ko) * 2015-08-26 2018-02-12 가부시키가이샤 아루박 전자 부품의 제조 방법 및 처리 시스템
JPWO2017033808A1 (ja) * 2015-08-26 2018-05-24 株式会社アルバック 電子部品の製造方法および処理システム
KR102044411B1 (ko) 2015-08-26 2019-11-13 가부시키가이샤 아루박 전자 부품의 제조 방법 및 처리 시스템
US10586712B2 (en) 2015-08-26 2020-03-10 Ulvac, Inc. Method of manufacturing an electronic component and processing system
JP2017063123A (ja) * 2015-09-25 2017-03-30 Tdk株式会社 半導体パッケージ及びその製造方法
JP2019220674A (ja) * 2018-06-14 2019-12-26 環旭電子股▲分▼有限公司 ＳｉＰモジュール及びその製造方法
JP2019220673A (ja) * 2018-06-14 2019-12-26 環旭電子股▲分▼有限公司 ２回モールドによるＳｉＰモジュールの製造方法及びＳｉＰモジュール
US10798814B2 (en) 2018-06-14 2020-10-06 Universal Scientific Industrial (Shanghai) Co., Ltd. SiP module and manufacturing method of the SiP module

Also Published As

Publication number Publication date
US10312197B2 (en) 2019-06-04
TW201523748A (zh) 2015-06-16
TWI579934B (zh) 2017-04-21
CN110010587B (zh) 2023-02-21
JP6219155B2 (ja) 2017-10-25
CN110010587A (zh) 2019-07-12
CN104716053A (zh) 2015-06-17
US20150171021A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
JP6219155B2 (ja) 半導体装置の製造方法
JP6418605B2 (ja) 半導体装置および半導体装置の製造方法
JP6412844B2 (ja) 電子部品
JP6163421B2 (ja) 半導体装置、および、半導体装置の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
CN104716051B (zh) 半导体装置的制造方法
JP2016178272A (ja) 半導体パッケージ及びその製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
TW201703206A (zh) 佈線基板
US11302647B2 (en) Semiconductor device package including conductive layers as shielding and method of manufacturing the same
TWI398198B (zh) 具有接地屏蔽結構之電路板及其製作方法
US8273992B2 (en) Wiring board
TWI658557B (zh) 線路載板及其製造方法
JP5726553B2 (ja) 半導体装置の製造方法および半導体装置
JP2024080084A (ja) 半導体装置の製造方法および半導体製造装置
JP2005223067A (ja) 電子デバイス及びその製造方法
JP2015207678A (ja) 配線基板の製造方法
KR101229591B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2012069718A (ja) 半導体装置及び半導体装置の製造方法
JP2015073135A (ja) 半導体装置の製造方法
JP2012186403A (ja) 半導体装置の製造方法
JP2016066731A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170927

R150 Certificate of patent or registration of utility model

Ref document number: 6219155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350