JP2024080084A - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置 Download PDF

Info

Publication number
JP2024080084A
JP2024080084A JP2022192975A JP2022192975A JP2024080084A JP 2024080084 A JP2024080084 A JP 2024080084A JP 2022192975 A JP2022192975 A JP 2022192975A JP 2022192975 A JP2022192975 A JP 2022192975A JP 2024080084 A JP2024080084 A JP 2024080084A
Authority
JP
Japan
Prior art keywords
resin
etching
semiconductor device
manufacturing
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022192975A
Other languages
English (en)
Inventor
荘一 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022192975A priority Critical patent/JP2024080084A/ja
Priority to US18/460,521 priority patent/US20240186262A1/en
Priority to CN202311626425.9A priority patent/CN118136522A/zh
Publication of JP2024080084A publication Critical patent/JP2024080084A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/255—Details, e.g. use of specially adapted sources, lighting or optical systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/27—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands using photo-electric detection ; circuits for computing concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N2021/8411—Application to online plant, process monitoring
    • G01N2021/8416—Application to online plant, process monitoring and process controlling, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Toxicology (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の製造をより容易にすることができる半導体装置の製造方法および半導体製造装置を提供する。【解決手段】本実施形態による半導体装置の製造方法は、フィラーを含む樹脂の表面からフィラーが露出するように、樹脂のエッチングを行うことを具備する。本製造方法は、樹脂の表面の光学特性を測定することにより、フィラーの露出量を計測することを具備する。【選択図】図８

Description

本実施形態は、半導体装置の製造方法および半導体製造装置に関する。
通信機器等に用いられる半導体装置では、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）等の電磁波障害を抑制するために、封止樹脂層の表面をシールド層で覆う構造が用いられている。
封止樹脂層をエッチングすると、封止樹脂層に含まれるフィラーが露出する。フィラーの露出量が、シールド層と封止樹脂層との間の密着性に寄与することが分かっている。しかし、フィラーの露出量を計測（定量化）することは、時間および手間がかかる場合がある。
特許第６２１９１５５号公報 特許第６４８０８２３号公報
半導体装置の製造をより容易にすることができる半導体装置の製造方法および半導体製造装置を提供する。
本実施形態による半導体装置の製造方法は、フィラーを含む樹脂の表面からフィラーが露出するように、樹脂のエッチングを行うことを具備する。本製造方法は、樹脂の表面の光学特性を測定することにより、フィラーの露出量を計測することを具備する。
半導体装置の製造方法例を示すフローチャートである。 半導体装置の製造方法例を説明するための断面図である。 図２Ａに続く、半導体装置の製造方法例を説明するための断面図である。 図２Ｂに続く、半導体装置の製造方法例を説明するための断面図である。 図２Ｃに続く、半導体装置の製造方法例を説明するための断面図である。 半導体装置の構造例を示す斜視図である。 半導体装置の構造例を示す斜視図である。 半導体装置の構造例を示す断面図である。 半導体装置の構造例を示す断面図である。 半導体装置の構造例を示す断面図である。 第１実施例における半導体製造装置の構成の一例を示す図である。 第１実施例における色差とフィラーの露出量（封止樹脂表面のSi比率）との関係の一例を示す図である。 封止樹脂層の表面の例を示す模式的な断面図である。 封止樹脂層の表面の例を示す模式的な断面図である。 第１実施例における半導体装置の密着性試験の結果を示す図である。 比較例における半導体装置の密着性試験の結果を示す図である。 第１実施例の変形例におけるエッチング時間と色差との関係を示す図である。 第１実施例の変形例におけるガスの総流量と色差との関係を示す図である。 第１実施例の変形例におけるガスの流量比と色差との関係を示す図である。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本実施形態における半導体装置の製造方法例を示すフローチャートである。図１に示す半導体装置の製造方法例は、基板準備工程（Ｓ１）と、素子搭載工程（Ｓ２）と、樹脂封止工程（Ｓ３）と、分離工程（Ｓ４）と、マーキング工程（Ｓ５）と、エッチング工程（Ｓ６）と、光学特性測定工程（Ｓ７）と、シールド層形成工程（Ｓ８）と、を具備する。なお、本実施形態における半導体装置の製造方法例の工程内容および工程順は、必ずしも図１に示す工程に限定されない。
基板準備工程（Ｓ１）は、配線基板を準備する工程である。ここでは一例として複数の配線基板がマトリクス状に連設された構造の集合基板を作製する。
素子搭載工程（Ｓ２）は、配線基板に半導体チップを搭載する工程である。なお、素子搭載工程（Ｓ２）において、配線基板に設けられた信号配線およびグランド配線等の配線と半導体チップとをボンディングワイヤを介して接続するボンディングを行ってもよい。バンプやＴＳＶ（Through-Silicon Via）を介して接続するボンディングを行ってもよい。直接貼合でチップ同士を貼り付けて接続してもよい。半導体チップはロジックチップ、ＮＡＮＤ、ＤＲＡＭ（Dynamic Random Access Memory）、コントローラ、ディスクリート、光素子など種々のチップを使用してもよい。２種類以上を組み合わせてもよい。
樹脂封止工程（Ｓ３）は、半導体チップを封止するように封止樹脂層を形成する工程である。例えば、トランスファモールド法、コンプレッションモールド法、インジェクションモールド法等のモールド法を用いて封止樹脂層を形成することができる。封止樹脂層は、フィラーを含有している。封止樹脂層は、例えばフィラーを有機樹脂等と混合して形成される。フィラーは、例えば粒状であり、封止樹脂層の粘度や硬度等を調整する機能を有する。封止樹脂層中のフィラーの含有量は、例えば５０％～９０％である。
分離工程（Ｓ４）は、半導体装置毎に基板のダイシングを行い、個々の半導体装置に分離する工程である。ダイシングには、例えばダイヤモンドブレード等のブレードを用いることができる。
マーキング工程（Ｓ５）は、例えばＹＡＧレーザ等を備えたレーザマーキング装置により、配線基板上の封止樹脂層の上面に、製品名、製品番号、製造年週、製造工場等の製品情報を刻印する工程である。なお、マーキング工程（Ｓ５）の後に熱処理を行ってもよい。
エッチング工程（Ｓ６）は、ドライエッチング等により、封止樹脂層の一部を除去する工程である。例えば、逆スパッタリングにより封止樹脂層の一部を除去することができる。逆スパッタリングとは、不活性ガス等の雰囲気下で電圧を印加してプラズマを発生させ、被処理基板に不活性ガスのイオンを衝突させて基板表面の酸化物等の物質をイオンとしてはじき飛ばす処理のことをいう。不活性ガスとしては、例えばアルゴンガス等が用いられる。他に反応性ガスを利用するガスエッチング、イオンを利用するイオンエッチング、活性ラジカルを利用するプラズマエッチング、イオンと活性ラジカルの両方を利用するリアクティブイオンエッチング（ＲＩＥ）などがある。
光学特性測定工程（Ｓ７）は、エッチング後の半導体装置の樹脂表面上の光学特性測定をする工程である。
シールド層形成工程（Ｓ８）は、マーキングした半導体装置において、少なくとも封止樹脂層を覆うようにシールド層を形成する工程である。
このように、本実施形態における半導体装置の製造方法例は、配線基板に半導体チップを搭載する工程と、半導体チップを封止するように、フィラーを含有する封止樹脂層を形成する工程と、エッチングにより封止樹脂層の一部を除去する工程と、エッチング後の半導体装置の樹脂表面上の光学特性測定をする工程と、少なくとも封止樹脂層を覆うようにシールド層を形成する工程と、を少なくとも具備する。
さらに、エッチング工程（Ｓ６）、光学特性測定工程（Ｓ７）、および、シールド層形成工程（Ｓ８）について、図２を参照して説明する。図２は、本実施形態における半導体装置の製造方法例を説明するための断面図である。
基板準備工程（Ｓ１）からマーキング工程（Ｓ５）までを経て形成された半導体装置の一例は、図２Ａに半導体装置１として示すように、第１の面および第２の面を有する配線基板２と、電極パッドを有し、配線基板２の第１の面上に設けられた半導体チップ３と、半導体チップ３を封止するように配線基板２の第１の面上に設けられた封止樹脂層５と、ボンディングワイヤ８と、を具備する。なお、配線基板２の第１の面は、図２Ａにおける配線基板２の上面に相当し、第２の面は、図２Ａにおける配線基板２の下面に相当しており、配線基板２の第１の面および第２の面は、互いに対向している。
配線基板２は、第１の面と第２の面との間に設けられた絶縁層２１と、第１の面に設けられた配線層２２と、第２の面に設けられた配線層２３と、絶縁層２１を貫通して設けられたビア２４と、配線層２２上に設けられた半田レジスト層２８と、配線層２３上に設けられた半田レジスト層２９と、を備える。
エッチング工程（Ｓ６）において逆スパッタリングを用いる場合、一般的に逆スパッタリングは、表面に付着している酸化物やごみ等を除去する目的で行われるが、本実施形態では、図２Ａに示すように、逆スパッタリングによりイオン３１を封止樹脂層５に衝突させて、封止樹脂層５の一部をイオン３２としてはじき飛ばすことにより封止樹脂層５の一部を除去する。なお、イオン３２は、分子単位であってもよい。
エッチング工程（Ｓ６）では、フィラー３０の一部が露出するまで封止樹脂層５の一部を除去することが好ましい。具体的には、封止樹脂層５の一部を表面から２．５ｎｍ以上７．５ｎｍ未満の深さまで除去することが好適である。例えば、エッチング条件を制御することにより、除去する封止樹脂層５の深さを調整することができ、エッチング時間や不活性ガスの流量等を制御することにより除去する封止樹脂層５の深さを調整することができる。一例として逆スパッタリングの場合、逆スパッタリングの時間や不活性ガスの流量等を制御することにより除去する封止樹脂層５の深さを調整することができる。また、図２Ａに示すように、封止樹脂層５の側面についても同様にフィラー３０の一部を露出させることが好ましい。
樹脂封止工程（Ｓ３）により形成される封止樹脂層５の表面は、凹凸が比較的少なく滑らかである。このため、封止樹脂層５とシールド層形成工程（Ｓ８）により形成されるシールド層との密着性が悪いと考えられる。これに対し、エッチングや逆スパッタリング等を行うことにより、シールド層と封止樹脂層５との密着性を高めることができる。これは、封止樹脂層５の表面積の増大や、封止樹脂層５へのエッチング時のプラズマ処理等による樹脂表面への官能基の形成や、露出させたフィラー３０が活性化してシールド層(金属膜)と密着するためであると考えられる。さらに、フィラー３０とシールド層７との密着性のほうが、封止樹脂層５とシールド層７との密着性がよいため、シールド層７との密着度は向上する。
光学特性測定工程（Ｓ７）では、図２Ｂに示すように色差計（光学特性測定部４２３）を使用して封止樹脂層５の表面の色（光学特性）を測定する。あらかじめ基準となるエッチング後の樹脂層の表面の色を測定しておき、その色との色差を求める。色差が規格内に入っていることを確認する。色差が規格内に入っていることを確認することにより、その後シールド層形成工程で形成するシールド層７との封止樹脂層５との密着性を確保することが可能となる。後で説明するように、光学特性の測定結果により、フィラー３０の露出量が計測（定量化）される。
シールド層形成工程（Ｓ８）では、図２Ｃに示すように、半導体装置１において、少なくとも封止樹脂層５を覆うようにシールド層７を形成する。例えば、前述のエッチング工程（Ｓ６）によりエッチングや逆スパッタリングを行い、その後シールド層形成工程（Ｓ８）において、スパッタリングにより銅や銀等の導電性膜を成膜してシールド層７を形成することにより、被処理基板を大気曝露することなく、連続処理を行うことができる。
スパッタリング以外にも例えば転写法、スクリーン印刷法、スプレー塗布法、ジェットディスペンス法、インクジェット法、エアロゾル法等で導電性ペーストを塗布することによりシールド層７を形成することができる。導電性ペーストは、例えば銀や銅と樹脂とを主成分として含み、電気抵抗率が低いことが好ましい。また、無電解めっき法や電解めっき法で銅やニッケル等を成膜する方法を適用して、シールド層７を形成してもよい。
さらに、図２Ｄに示すように、必要に応じて耐食性や耐マイグレーション性に優れた保護層９を、シールド層７を覆うように設けてもよい。また、保護層９を形成する前にエッチング工程（Ｓ６）と同様に再度逆スパッタリング等のエッチングを行ってもよい。これにより、シールド層７と保護層９との密着性を高めることができる。
その後、配線層２３が有する電極パッドに外部接続端子を設ける。これに限定されず、例えば素子搭載工程（Ｓ２）において外部接続端子を設けてもよい。さらに、作製した半導体装置の外部接続端子を用いて抵抗値を測定することにより良品か否か等を検査する工程を設けてもよい。以上が本実施形態における半導体装置の製造方法例の説明である。
次に、本実施形態における半導体装置の製造方法例により製造可能な半導体装置の構造例について説明する。
図３は半導体装置の構造例を示す斜視図であり、図３Ａは、上面が表面側の斜視図であり、図３Ｂは、上面が裏面側の斜視図である。図３Ａおよび図３Ｂに示す半導体装置１は、配線基板２と、半導体チップ３と、半導体チップ３を覆うシールド層７と、半田ボールを有する外部接続端子６と、を具備する。なお、図３Ｂにおいて外部接続端子６の大きさが均一であるが、各外部接続端子６の大きさおよび位置は、図３Ｂに限定されない。また、図３では、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の半導体装置について示しているが、これに限定されない。
図４は、図３Ａおよび図３Ｂに示す半導体装置の構造例を示す断面図である。図４に示す半導体装置１は、配線基板２の第１の面上に設けられた半導体チップ３と、半導体チップ３を封止するように配線基板２の第１の面上に設けられた封止樹脂層５と、第２の面上に設けられた外部接続端子６と、少なくとも封止樹脂層５を覆うシールド層７と、ボンディングワイヤ８と、シールド層７を覆う保護層９と、を具備する。
なお、配線基板２の第１の面は、図４における配線基板２の上面に相当し、第２の面は、図４における配線基板２の下面に相当しており、配線基板２の第１の面および第２の面は、互いに対向している。また、図４における半導体装置の各構成要素のうち、図２Ａないし図２Ｄと同一の符号を付した構成要素については、図２Ａないし図２Ｄの対応する各構成要素の説明を適宜援用することができる。
配線基板２は、第１の面と第２の面との間に設けられた絶縁層２１と、第１の面に設けられた配線層２２と、第２の面に設けられた配線層２３と、絶縁層２１を貫通して設けられたビア２４と、配線層２２上に設けられた半田レジスト層２８と、配線層２３上に設けられた半田レジスト層２９と、を備える。
絶縁層２１としては、例えばシリコン基板やガラス基板、セラミック基板、ガラスエポキシ等の樹脂基板等を用いることができる。
封止樹脂層５としては、ＳｉＯ２等の無機材料を含むフィラーを含有し、例えばフィラーを絶縁性の有機樹脂材料等と混合したものを用いることができ、例えばエポキシ樹脂と混合したものを用いることができる。
配線層２２および配線層２３には、例えば信号配線、電源配線、グランド配線等が設けられる。配線層２２および配線層２３のそれぞれは、単層構造に限定されず、絶縁層を挟んで絶縁層の開口部を介して電気的に接続された複数の導電層を積層させた積層構造であってもよい。配線層２２および配線層２３には、例えば銅や銀またはこれらを含む導電性ペーストを用い、必要に応じて表面にニッケルめっきや金めっき等が施されていてもよい。
ビア２４は、絶縁層２１を貫通して複数設けられる。ビア２４は、例えば絶縁層２１を貫通する開口の内面に設けられた導体層と、導体層の内側に充填された穴埋め材と、を有する。導体層には、例えば銅や銀またはこれらを含む導電性ペーストを用い、必要に応じて表面にニッケルめっきや金めっき等が施されていてもよい。穴埋め材は、例えば絶縁性材料または導電性材料を用いて形成される。なお、これに限定されず、例えば貫通孔内にめっき等により金属材料（銅等）を充填することによりビア２４を形成してもよい。
外部接続端子６としては、例えば信号端子、電源端子、グランド端子等が設けられる。外部接続端子６は、配線層２３およびビア２４を介して配線層２２に電気的に接続される。外部接続端子６は、半田ボール４を有する。半田ボール４は、配線層２３の接続パッド上に設けられる。なお、半田ボール４の代わりにランドを設けてもよい。
シールド層７は、封止樹脂層５のフィラー３０に接する。シールド層７は、半導体チップ３等から放射される不要な電磁波を遮蔽し、外部への漏洩を抑制する機能を有する。シールド層７としては、例えば電気抵抗率が低い金属層を用いることが好ましく、例えば銅、銀、金、ニッケル等を含む金属層を用いることが好ましい。シールド層７は、鉄、クロム、チタン、パラジウム、プラチナ、アルミニウム、亜鉛、バナジウム、ニオブ、タンタル、コバルト、スズ、インジウム、ガリウム、モリブデン、タングステン、ステンレス合金（SUS304、SUS316等）等が用いられても良い。また、シールド層７は単膜だけでなく複合膜を用いることもでき、例えば銅などを用いた層に加え、保護層９としてシールド層７の材料を組み合わせた複合膜でもよい。例えばチタン、クロムやステンレス合金（SUS304、SUS316等）を保護層９に用いてもよい。またシールド層７としては、フィラーを含む樹脂の表面側から下地層(図示はしていない)、銅などを用いた層に加え、保護層９の、３層構造でもよい。下地層としては、鉄、クロム、チタン、パラジウム、プラチナ、アルミニウム、亜鉛、バナジウム、ニオブ、タンタル、コバルト、スズ、インジウム、ガリウム、モリブデン、タングステン、ステンレス合金（SUS304、SUS316等）等の単体、それらの酸化物、窒化物や、またそれらの単体、酸化物、窒化物の2種類以上の複合膜が用いられても良い。下地層を入れることにより、さらに密着性を上げることも可能である。複合膜のうち保護層９を除いたシールド層７の厚さは、例えば０．１～２０μｍとすることができる。シールド層７の厚さが０．１μｍ未満の場合、シールド層７の抵抗値が高すぎて電磁波シールド効果が得られにくい。また、２０μｍを超えると、膜応力が大きくなりすぎ、シールド層７がはがれる場合がある。保護層９の厚さは、例えば０．０１μｍ～５μｍとすることができる。保護層９の厚さが０．０１μｍ未満の場合は保護の効果が弱い。また、保護層９の厚さが５μｍを超えると膜応力が大きくなりすぎ、シールド層７がはがれる場合がある。さらに成膜コストが高くなる問題もある。下地層の厚さは、例えば０．０１μｍ～５μｍとすることができる。下地層の厚さが０．０１μｍ未満の場合は密着性を上げる効果が弱い。また、下地層の厚さが５μｍを超えると膜応力が大きくなりすぎ、シールド層７がはがれる場合がある。電気抵抗率が低い金属層をシールド層７に用いることにより、半導体チップ３や配線基板２を介して放射される不要な電磁波の漏洩を抑制することができる。
シールド層７の厚さは、その電気抵抗率に基づいて設定することが好ましい。例えば、シールド層７の電気抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、シールド層７の厚さを設定することが好ましい。シールド層７のシート抵抗値を０．５Ω以下とすることにより、封止樹脂層５からの不要な電磁波の漏洩を再現性よく抑制することができる。
ボンディングワイヤ８は、配線層２２および半導体チップ３に電気的に接続される。例えば、ボンディングワイヤ８により半導体チップ３と信号配線やグランド配線とが電気的に接続される。
さらに、図４に示すように、配線基板２の側面の少なくとも一部を覆うようにシールド層を形成し、配線層２２が有する配線２２Ａの側面を配線基板２の側面に露出させ、配線２２Ａの側面がシールド層７に接する構造にしてもよい。このとき、配線２２Ａはグランド配線としての機能を有する。配線２２Ａをシールド層７に電気的に接続させることによりグランド配線を介して外部に不要な電磁波を逃がすことができる。これに限定されず、配線層２３が有する配線２３Ａの側面がシールド層７に接する構造にしてもよい。配線２３Ａはグランド配線としての機能を有する。
また、配線層２２が有する配線２２Ａにおいて、配線基板２の側面に露出する複数の露出部を設けてもよい。これにより、配線基板２の側面で露出する配線２２Ａの面積を増やすことができるため、配線２２Ａとシールド層７との接続抵抗を低くすることができ、シールド効果を高めることができる。また、本実施形態の半導体装置において、配線基板２の周縁に沿ってグランド配線を配置することにより、グランド配線がシールド層として機能し、半導体チップ３や配線基板２を介して放射される不要な電磁波の漏洩を抑制することができる。
保護層９としては、チタン、クロムやステンレス合金（SUS304、SUS316等）等の金属以外にポリイミド樹脂等の樹脂を用いることもできる。
さらに、本実施形態の半導体装置の構造は上記構造に限定されない。半導体装置の他の構造例について図５および図６を参照して説明する。なお、図５および図６に示す半導体装置において、図４に示す半導体装置と同一部分については同一符号を付し、図４に示す半導体装置の説明を適宜援用する。
図５に示す半導体装置１は、図４に示す半導体装置１の絶縁層２１の代わりに絶縁層２１Ａおよび絶縁層２１Ｂを備え、さらに絶縁層２１Ａと絶縁層２１Ｂとの間に設けられた導電層１５を備える。なお、半導体チップ３、封止樹脂層５、外部接続端子６、シールド層７、ボンディングワイヤ８、および保護層９等の図４と同一の符号の構成要素については、図４に示す半導体装置１の説明を適宜援用する。
絶縁層２１Ａおよび絶縁層２１Ｂとしては、例えば絶縁層２１に適用可能な基板を用いることができる。
導電層１５は、半導体チップ３の少なくとも一部に重畳することが好ましい。導電層１５は、グランド配線としての機能を有する。導電層１５は、例えばベタ膜またはメッシュ膜であることが好ましい。
導電層１５は、例えばフォトリソグラフィー技術を用いて同一の導電膜上にレジストを形成し、該レジストをマスクとして導電膜の一部を除去することにより形成される。導電膜としては、例えばシールド層７に適用可能な材料を用いることが好ましい。
また、ビア２４は、絶縁層２１Ａ、導電層１５、および絶縁層２１Ｂを貫通して設けられる。なお、信号配線等に電気的に接続されるビア２４は、導電層１５と電気的に分離される。例えば、導電層１５に予め開口を設けておくことにより信号配線等に電気的に接続されるビア２４と導電層１５とを電気的に分離させることができる。なお、配線２２Ａ、配線２３Ａは、導電層１５に電気的に接続される。配線２２Ａ、配線２３Ａ、ビア２４の構成については、図４に示す半導体装置１の説明を援用する。
導電層１５を設けることにより、配線基板２を介した不要な電磁波の漏洩の抑制効果を高めることができる。さらに、導電層１５の側面は、シールド層７に接することが好ましい。これにより、シールド層７との接続点数を増やすことができるため、グランド端子となる外部接続端子６とシールド層７との接続不良を抑制することができ、また接続抵抗を低くすることができるため、シールド効果を高めることができる。
図６に示す半導体装置１は、図４に示す半導体装置１の一部のビア２４が配線基板２の周縁に配置され、かつ厚さ方向（ビアの貫通方向）に切断された形状を有する構造である。このとき、配線２２Ａおよび配線２３Ａはグランド配線としての機能を有する。ビア２４の切断面は、配線基板２の側面で露出し、シールド層７に接する。なお、図６に示す半導体装置１では、ビア２４の形状を厚さ方向の途中まで切断された形状としているが、これに限定されず、ビア２４の形状を、厚さ方向（ビア２４の貫通方向）の最後まで切断された形状にしてもよい。また、ビア２４の切断面は、必ずしも中心を通らなくてもよく、切断面にビア２４の一部が含まれていればよい。
ビア２４の切断面をシールド層７に接する構造にすることにより、ビア２４とシールド層７との接触面積、換言するとグランド配線とシールド層７との接触面積を増やすことができるため、接続抵抗を低減することができ、シールド効果を高めることができる。なお、図６に示す半導体装置１の絶縁層２１の代わりに図５に示す半導体装置１の絶縁層２１Ａおよび絶縁層２１Ｂを設け、かつ導電層１５を設けてもよい。
以上のように、本実施形態の半導体装置は、シールド層７により半導体チップ３や配線基板２を介して放射される不要な電磁波の漏洩を抑制することができる。よって、本実施形態の半導体装置は、例えばスマートフォン等の携帯型情報通信端末や、タブレット型の情報通信端末等への適用が好適である。
本実施例では、実際に作製した半導体装置およびその密着性試験結果について説明する。
（第１実施例）
図７は、第１実施例における半導体製造装置４０の構成の一例を示す図である。半導体製造装置は、少なくともエッチング工程（Ｓ６）および光学特性測定工程（Ｓ７）に用いられる装置である。
なお、図７は、配線基板２の表面に平行で互いに垂直なＸ方向およびＹ方向と、配線基板２の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していても一致していなくてもよい。
半導体製造装置４０は、エッチング装置４１と、光学特性測定装置４２と、制御部４３と、を備える、
エッチング装置４１（エッチング部）は、フィラー３０を含む封止樹脂層５の表面からフィラー３０が露出するように、封止樹脂層５のエッチングを行う。エッチング装置４１は、チャンバ４１１と、ステージ４１２と、を有する。
チャンバ４１１は、ステージ４１２を収容する。
ステージ４１２は、複数の半導体装置１が載置される。ステージ４１２は、プラズマ処理用の下部電極としても機能する。プラズマＰは、例えば、ステージ４１２または上部電極（図示せず）に直流電圧や交流電圧が印加されることにより発生する。なお、ステージ４１２に載置されてプラズマ処理される半導体装置１の数は、図７に示す例に限られない。
光学特性測定装置４２は、チャンバ４２１と、ステージ４２２と、光学特性測定部４２３と、を有する。
チャンバ４２１は、ステージ４２２を収容する。
ステージ４２２は、エッチング装置４１でエッチング処理された半導体装置１が載置される。なお、ステージ４２２に載置される半導体装置１の数は、図７に示す例に限られない。ステージ４１２上の半導体装置１の全てがチャンバ４２１内に運ばれ、例えば、１つまたは２つの半導体装置１に対して光学特性の測定が行われてもよい。
光学特性測定部４２３は、封止樹脂層５の表面の光学特性を測定する。より詳細には、光学特性測定部４２３は、封止樹脂層５の表面の光学特性を測定することにより、フィラー３０の露出量を計測（定量化）する。これにより、フィラー３０の露出量をより容易に計測（定量化）することができる。
光学特性測定部４２３は、例えば、半導体装置１の上方に設けられる。光学特性測定部４２３は、半導体装置１の上面に近づけて設けられることが好ましい。
光学特性測定部４２３は、例えば、封止樹脂層５の表面の色差を測定する色差計である。しかし、後で説明するように、光学特性測定部４２３は、色差計に限られない。
図２Ｂに示すように、色差計としての光学特性測定部４２３は、光源４２３ａと、色測定部４２３ｂと、演算部４２３ｃと、を有する。
光源４２３ａは、半導体装置１に光を照射する。
色測定部４２３ｂは、半導体装置１で反射した光を受光し、封止樹脂層５の表面の色を測定する。
演算部４２３ｃは、基準の色と、色測定部４２３ｂにより測定された色と、の色差を演算する。これにより、色差計である光学特性測定部４２３による色差の測定が行われる。なお、色差の演算の詳細については、図８を参照して、後で説明する。
なお、図２Ｂでは、色測定部４２３ｂが封止樹脂層５の表面の一点で反射した光の色を測定しているように示されている。しかし、色測定部４２３ｂは、例えば、数ｍｍ角～１０ｍｍ角程度の範囲で反射された光の色を測定することができる。従って、色測定部４２３ｂは、例えば、封止樹脂層５の上面のほぼ全面で反射された光の色を平均化して測定する。
制御部４３は、エッチング装置４１および光学特性測定装置４２を制御する。後で説明するように、制御部４３は、エッチング装置４１で処理される複数の半導体装置１の少なくとも１つの半導体装置１に対して、エッチング処理および光学特性測定を交互に行うように、エッチング装置４１および光学特性測定装置４２を制御する。
また、制御部４３は、光学特性測定装置４２の測定結果に基づいて、エッチング装置４１を制御する。後で説明するように、制御部４３は、エッチング条件を変更して封止樹脂層５のエッチングを行うように、エッチング装置４１を制御する。
なお、図７に示す制御部４３は、エッチング装置４１および光学特性測定装置４２の外部に設けられている。しかし、制御部４３は、例えば、エッチング装置４１または光学特性測定装置４２の内部に設けられていてもよい。
次に、色差とフィラー３０の露出量との関係について説明する。
図８は、第１実施例における色差ΔＥ＊ ａｂ（もしくはΔＥＬａｂで表せられる）とフィラー３０の露出量との関係の一例を示す図である。なお、以下では、一例として、フィラー３０がＳｉＯ２を含む場合について説明する。
図８において、横軸は封止樹脂層５の表面の色差ΔＥ＊ ａｂを示し、縦軸は封止樹脂表面のＳｉ比率（％）を示す。なお、封止樹脂表面のＳｉ比率は、封止樹脂層５の表面におけるフィラー３０の露出率に対応する。封止樹脂表面のＳｉ比率は、ＸＰＳ（X-ray Photoelectron Spectroscopy）分析によるＳｉの露出量の分析結果である。
色差ΔＥ＊ ａｂは、測定対象の２点間における、Ｌ＊ａ＊ｂ＊色空間の数値（座標）の差である。色差ΔＥ＊ ａｂは、測定対象の２点間における、Ｌ＊値の差であるΔＬ＊、ａ＊値の差であるΔａ＊、および、ｂ＊値の差であるΔｂ＊を用いて、式１により表される。
ΔＥ＊ ａｂ（もしくはΔＥＬａｂ）＝［（ΔＬ＊）２＋（Δａ＊）２＋（Δｂ＊）２］１／２ （式１）
測定対象の２点は、基準測定（基準）の色および実測定の色である。基準の色は、第１エッチングを行った時点で測定された色である。第１エッチングは、例えば、窒素ガス（Ｎ２）を含まないアルゴン（Ａｒ）ガスで、数秒～１０秒程度行われるエッチング（ライトエッチング）である。第１エッチングは、例えば、封止樹脂層５の表面の不純物等を取り除いた状態で基準の色を測定するために行われる。第１エッチングを行った時点で測定される色を基準の色とすることにより、不純物等の影響を抑制し、フィラー３０の露出量の計測（定量化）をより適切に行うことができる。実測定の色は、第２エッチングを行った時点で測定された色である。第２エッチングは、例えば、アルゴンガスおよび窒素ガスの両方を含むガスで、２分～１０分程度行われるエッチングである。窒素ガスの量または比率が増えるほど、封止樹脂層５がエッチングされやすくなる。
すなわち、エッチング装置４１は、封止樹脂層５のエッチングを複数回行う。光学特性測定部４２３は、第１エッチングを行った時点における封止樹脂層５の表面の第１色を測定する。第１色は、基準の色である。光学特性測定部４２３は、第２エッチングを行った時点における封止樹脂層５の表面の第２色を測定する。第２色は、実測定の色である。第２エッチングは、第１エッチングよりも後に行われるエッチングである。光学特性測定部４２３は、基準の色である第１色と、第２色と、の色差を演算する。
なお、後で説明するように、第２エッチングおよび第２色の測定は、所望の色差ΔＥ＊ ａｂが得られるまで、複数回、繰り返し行われてもよい。また、封止樹脂層５の材料が異なる半導体装置１の間で、異なる基準の色が用いられる。すなわち、基準の色は、例えば、封止樹脂層５の材料毎に、測定する必要がある。
図８において、色差ΔＥ＊ ａｂがゼロのデータ点は、第２エッチングをしていない状態の色差の測定結果を示す。色差ΔＥ＊ ａｂが大きくなるほど、封止樹脂表面のＳｉ比率が大きくなっている。４点のデータ点から、色差と封止樹脂表面のＳｉ比率との間に、比例関係があることが分かる。これは、エッチングを行うことによりフィラー３０の露出量が大きくなるに従って、色差ΔＥ＊ ａｂのうち輝度（Ｌ＊値）が上昇したためと考えられる。
図９（Ａ）および図９（Ｂ）は、封止樹脂層５の表面の例を示す模式的な断面図である。図９（Ａ）および図９（Ｂ）に示す封止樹脂層５は、上面側からエッチングが行われる。図９（Ｂ）は、図９（Ａ）と比較して、エッチング量が大きい場合を示している。
図９（Ａ）および図９（Ｂ）に示すように、エッチング量が大きくなるほど、フィラー３０の露出量は大きくなる。これにより、封止樹脂層５の表面の光学特性は、フィラー３０の光学特性の影響を大きく受けやすくなる。すなわち、フィラー３０の露出量の違いが、色等の封止樹脂層５の表面の光学的特性の違いにつながる。
図８に示す破線は、実験値をフィッティングした結果を示す。一次関数によるフィッティングの結果、ｙ＝８．５８２４ｘ＋５．０９６３が得られた。封止樹脂層５の表面の色差ΔＥ＊ ａｂの測定結果を、図８に示す相関性に適用することにより、フィラー３０の露出量をより容易に計測（定量化）および管理することができる。
図１０は、第１実施例における色差ΔＥ＊ ａｂとクロスカット法の剥離率との関係の一例を示す図である。
図１０において、横軸は色差ΔＥ＊ ａｂを示し、縦軸は各サンプルにおける密着性試験によって剥離したサンプルの割合（剥離率（％））を示す。なお、剥離率の測定のための密着性試験は、クロスカット法により行われた。
図１０に示すように、色差ΔＥ＊ ａｂが増加するほど、剥離率が減少する。色差ΔＥ＊ ａｂが約１．０未満のときは、剥離率が高い。これはエッチングや逆スパッタリングにより封止樹脂層５の一部が十分に除去されていないためである。これに対し、色差ΔＥ＊ ａｂが約１．０以上のときは、剥離率が低い。このことから、色差ΔＥ＊ ａｂが所定範囲内に入っていることを確認することにより、その後シールド層形成工程（Ｓ８）で形成するシールド層７との封止樹脂層５との密着性を確保することが可能となる。
高い密着性を得るため、色差ΔＥ＊ ａｂは、第１所定値以上であることが好ましい。フィラー３０がＳｉＯ２を含む場合、図１０に示す結果から、第１所定値は、例えば、１．０～１．５である。より詳細には、第１所定値は、１．５であることが好ましい。なお、第１所定値は、例えば、フィラー３０の材料等によって、変更されてもよい。
制御部４３（第１制御部）は、封止樹脂層５のエッチングを行い、封止樹脂層５の表面の光学特性を測定する、ことを、光学特性の測定結果が第１所定値に達するまで繰り返すように、エッチング装置４１および光学特性測定装置４２を制御する。すなわち、色差ΔＥ＊ ａｂの測定結果が第１所定値になるまで、第２エッチングおよび実測定が交互に繰り返し行われる。従って、色差ΔＥ＊ ａｂ、すなわち、フィラー３０の露出量が不足している場合、追加でエッチングが行われる。
また、制御部４３（第２制御部）は、光学特性の測定結果に応じて、エッチング条件を変更して封止樹脂層５のエッチングを行うように、エッチング装置４１を制御する。エッチング条件は、例えば、プラズマなどによるドライエッチングの場合の電源の出力制御、周波数制御、時間制御等である。制御部４３は、例えば、光学特性の測定結果が第１所定値から大きく離れている場合、１回のエッチング処理のエッチング時間を伸ばすように、エッチング装置４１を制御する（図１２を参照）。
以上のように、第１実施例によれば、光学特性測定部４２３は、封止樹脂層５の表面の光学特性を測定することにより、フィラー３０の露出量を計測（定量化）する。これにより、光学特性の測定結果から、フィラー３０の露出量の計測（定量化）をより容易にすることができる。また、半導体製造装置４０に光学特性測定部４２３を組み込むことにより、封止樹脂層５のフィラー３０の露出量を制御（管理）することが可能となる。また、複合材料(封止樹脂層５＋フィラー３０)において、それぞれの材料が変わった場合にも、フィラー３０の露出量の計測（定量化）にも応用可能である。また、封止樹脂層５にシールド層７を形成する場合、フィラー３０とシールド層７が密着するため、フィラー３０の露出量を管理することにより、封止樹脂層５とシールド層７の密着性を確保することが可能となる。この結果、光学特性測定部４２３でフィラー３０の露出量を事前に確認することにより、シールド層７の密着不良の発生を抑制することができる。
なお、光学特性測定工程（Ｓ７）は、全ての半導体装置１に対して行われてもよく、一部の半導体装置１に対して行われてもよい。光学特性測定工程（Ｓ７）が一部の半導体装置１に対して行われる場合、エッチング工程（Ｓ６）において同時にエッチング処理される複数の半導体装置１から選択された少なくとも１つの半導体装置１に対して、光学特性測定工程（Ｓ７）が行われる。この場合、光学特性測定工程（Ｓ７）が行われない半導体装置１は、エッチング工程（Ｓ６）の後、シールド層形成工程（Ｓ８）が行われる。
また、基準の色は、予め設定された色であってもよい。この場合、基準の色は光学特性測定部４２３内の記憶部（図示せず）に記憶され、基準の色の測定を省略することができる。
また、光学特性測定部４２３が測定する光学特性は、色差に限られず、フィラー３０の露出量と相関のある光学特性であればよい。光学特性測定部４２３は、例えば、封止樹脂層５の表面の反射率を測定する反射率計を有していてもよい。反射率は、例えば、封止樹脂層５のエッチング前は低い。エッチングによりフィラー３０の露出量が増えるにつれて、反射率は高くなる。これにより、反射率の測定結果を用いて、フィラー３０の露出量を計測（定量化）することができる。また、光学特性測定部４２３は、封止樹脂層５の表面を光学的に撮影する光学顕微鏡と、撮影された画像を処理する処理部と、を有していてもよい。処理部は、例えば、画像処理により明るさを数値化してもよく、または、封止樹脂層５から露出するフィラー３０を画像認識により認識してもよい。これにより、フィラー３０の露出量を計測（定量化）することができる。
また、光学特性測定装置４２が半導体製造装置４０に組み込まれなくてもよい。この場合、作業者が、エッチング装置４１のチャンバ４１１から取り出された半導体装置１に対して光学特性を測定し、エッチングを継続するか否かを判断する。作業者は、エッチングを継続する場合、半導体装置１をエッチング装置４１内に入れてエッチングを行う。
また、エッチング装置４１は、ドライエッチングに限られず、ウェットエッチングにより封止樹脂層５の一部を除去してもよい。ウェットエッチングの場合、封止樹脂層５を純水で洗浄後、乾燥させた後に、光学特性測定部４２３が光学特性を測定する。光学特性測定部４２３の出力を、基準の色との比較し、ウェットエッチングの場合のエッチング液の温度制御、濃度制御、時間制御にフィードバックし、処理終了の判定に使用する。
また、半導体製造装置４０は、エッチング前に、封止樹脂層５の吸湿分を除去するためにベークをするチャンバを有してもよい。
また、半導体製造装置４０は、エッチング後に、フィラー３０が露出する封止樹脂層５を覆うシールド層７（導電膜）を形成する成膜装置（成膜部）をさらに備えていてもよい。成膜装置は、例えば、スパッタリング装置、蒸着装置、イオンプレーティング装置、スクリーン印刷装置、スプレー塗布装置、ジェットディスペンス装置、インクジェット装置、エアロゾル装置、無電解めっき装置や電解めっき装置等である。
また、光学特性測定装置４２は、シールド層形成工程（Ｓ８）でシールド層７を形成する成膜装置に組み込まれていてもよい。
また、封止樹脂層５は、例えば、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、または、これらの混合材料、若しくは、複合材料を使用する。エポキシ樹脂の例としては特に限定されず、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ベンゾフェノン型エポキシ樹脂、アニリン型エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、Ｓｉとの密着性が良い点から、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂が好ましい。また、速硬化性が得られやすいことから、ベンゾフェノン型エポキシ樹脂も好ましい。これらのエポキシ樹脂は、単独で用いられてもよく、２種以上が併用されてもよい。
また、フィラー３０は、例えば、シリカ、ＳｉＯ２、ガラスビーズ、アルミナ、ＡｌＮ、ＢＮ、ＢｅＯ、カーボンブラック、黒鉛、炭素繊維、金属粉、金属繊維、金属箔、マイカ、チタン酸カリウム、ゾノトライト、炭素繊維、フェライト、ＣＮＴ（Carbon Nanotube）、酸化チタン、酸化亜鉛、酸化鉄、酸化カルシウム、酸化マグネシウム、炭酸カルシウム、酸化アンチモン、水酸化アルミニウム、水酸化マグネシウム、硼酸亜鉛、炭酸亜鉛、ハイドロタルサイト、ドーソナイト、または、それらの複合材料、若しくは、混合材料を含んでもよい。また、フィラーの表面に樹脂との密着性を上げるための表面処理をしていてもよい。
また、ドライエッチングにおけるプラズマとしてはＡｒ、Ｏ２、Ｎ２、Ｈ２、Ｈｅ、Ｈ２Ｏ、ＣＦ４などが使用されてもよい。これらの２種以上の混合プラズマが使用されてもよい。また、Ａｒプラズマ、Ｎ２プラズマ、Ｏ２プラズマなど複数のプラズマを組み合わせてもよい。
（比較例）
フィラー３０の露出比（露出量）を計測（定量化）する方法として、ＳＥＭ（Scanning Electron Microscope）画像の２値化処理、または、ＸＰＳ分析によるＳｉ量の計測（定量化）等が用いられる場合がある。以下では、ＳＥＭ画像の２値化処理が用いられる比較例について説明する。
図１１は、比較例における半導体装置１の密着性試験の結果を示す図である。
図１１において、横軸はフィラー３０の露出率（％）を示し、縦軸はクロスカット法の剥離率（％）を示す。なお、フィラー３０の露出率は、ＳＥＭ画像を２値化処理することにより得られた。なお、剥離率の測定のための密着性試験は、クロスカット法により行われた。
図１１に示すように、フィラー３０の露出率が増加するほど、剥離率が減少する。フィラー３０の露出率が約２０％未満のときは剥離率が高い。これに対し、フィラー３０の露出率が約２０％以上のときは、剥離率が低い。
第１実施例における図１０と比較例における図１１との比較から、剥離率と、色差ΔＥ＊ ａｂと、の関係は、剥離率と、ＳＥＭ画像から得られるフィラー３０の露出率と、の関係と似た振る舞いを示すことが分かる。
ＳＥＭまたはＸＰＳ等を用いたフィラー３０の露出量の計測（定量化）は、時間がかかり、また、高度な分析手法を用いることによる手間がかかる。また、ＳＥＭを用いたフィラー３０の露出量の計測（定量化）は、封止樹脂層５の表面の拡大像を用いて行われる。従って、フィラー３０の露出量の計測（定量化）は、例えば、数μｍ角の微小領域で行われる。
これに対して、第１実施例では、色差等の光学特性を用いてフィラー３０の露出量を計測（定量化）する。これにより、フィラー３０の露出量の計測（定量化）をより容易に行うことができる。また、光学特性測定部４２３として色差計が用いられる場合、例えば、半導体装置１の上面の略全体に対して平均化した色差を得ることができる。従って、フィラー３０の露出量を巨視的に計測（定量化）することができ、フィラー３０の露出量の局所的な変動の影響を受け難い。
（第１実施例の変形例）
以下では、色差ΔＥ＊ ａｂと、エッチング工程（Ｓ６）におけるエッチング条件と、の関係について説明する。
図１２は、第１実施例の変形例におけるエッチング時間と色差ΔＥ＊ ａｂとの関係を示す図である。
図１２において、横軸はエッチングの時間を示し、縦軸は封止樹脂層５の表面の色差ΔＥ＊ ａｂを示す。
丸印は９．０×１０－３ｍ３／ｈのアルゴンガスおよび窒素ガスの総流量でエッチングを行ったサンプルを示し、四角印は１．８×１０－２ｍ３／ｈのアルゴンガスおよび窒素ガスの総流量でエッチングを行ったサンプルを示す。アルゴンガスと窒素ガスは同じ流量としている。なお、エッチングの出力は、８００Ｗである。
図１２に示すように、エッチング時間が長いほど、色差ΔＥ＊ ａｂが大きくなる。また、丸印のサンプルと四角印のサンプルとの比較から、ガスの総流量が大きいほど、色差ΔＥ＊ ａｂが大きくなる。
従って、エッチング時間およびガスの総流量を調整することにより、色差ΔＥ＊ ａｂを制御することができる。すなわち、エッチング条件の調整によりフィラー３０の露出量を制御することができる。
図１３は、第１実施例の変形例におけるガスの総流量と色差ΔＥ＊ ａｂとの関係を示す図である。
図１３において、横軸はアルゴンガスおよび窒素ガスの総流量（ｍ３／ｈ）を示し、縦軸は封止樹脂層５の表面の色差ΔＥ＊ ａｂを示す。アルゴンガスと窒素ガスは同じ流量としている。
丸印は、１５０秒のエッチング時間でエッチングを行ったサンプルを示し、三角印は３００秒のエッチング時間でエッチングを行ったサンプルを示す。なお、エッチングの出力は、８００Ｗである。
図１３に示すように、アルゴンガスおよび窒素ガスの総流量が大きいほど、色差ΔＥ＊ ａｂが大きくなる。また、丸印のサンプルと三角印のサンプルとの比較から、エッチング時間が長いほど、色差ΔＥ＊ ａｂが大きくなる。
従って、アルゴンガスおよび窒素ガスの総流量およびエッチング時間を調整することにより、色差ΔＥ＊ ａｂを制御することができる。すなわち、エッチング条件の調整によりフィラー３０の露出量を制御することができる。
図１４は、第１実施例の変形例におけるガスの流量比と色差ΔＥ＊ ａｂとの関係を示す図である。
図１４において、横軸はアルゴンガスおよび窒素ガスの総流量に対する窒素ガスの流量の流量比を示し、縦軸は封止樹脂層５の表面の色差ΔＥ＊ ａｂを示す。
丸印は９．０×１０－３ｍ３／ｈのアルゴンガスおよび窒素ガスの総流量でエッチングを行ったサンプルを示し、四角印は１．８×１０－２ｍ３／ｈのアルゴンガスおよび窒素ガスの総流量でエッチングを行ったサンプルを示す。なお、エッチングの出力は、８００Ｗである。
図１４に示すように、アルゴンガスおよび窒素ガスの総流量に対する窒素ガスの流量の流量比が高いほど、色差ΔＥ＊ ａｂが大きくなる。また、丸印のサンプルと四角印のサンプルとの比較から、ガスの総流量が大きいほど、色差ΔＥ＊ ａｂが大きくなる。
従って、ガス比率およびガスの総流量を調整することにより、色差ΔＥ＊ ａｂを制御することができる。すなわち、エッチング条件の調整によりフィラー３０の露出量を制御することができる。
第１実施例の変形例のように、フィラー３０の露出量の制御のために、エッチング条件を調整してもよい。第１実施例の第１変形例による半導体装置の製造方法および半導体製造装置４０は、第１実施例と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…半導体装置、２…配線基板、３…半導体チップ、４…半田ボール、５…封止樹脂層、６…外部接続端子、７…シールド層、８…ボンディングワイヤ、９…保護層、１５…導電層、２１…絶縁層、２１Ａ…絶縁層、２１Ｂ…絶縁層、２２…配線層、２２Ａ…配線、２３…配線層、２３Ａ…配線、２４…ビア、２８…半田レジスト層、２９…半田レジスト層、３０…フィラー、３１…イオン、３２…イオン、４０…半導体製造装置、４１…エッチング装置、４２…光学特性測定装置、４２３…光学特性測定部、４３…制御部、ΔＥ＊ ａｂ…色差

Claims (18)

  1. フィラーを含む樹脂の表面から前記フィラーが露出するように、前記樹脂のエッチングを行い、
    前記樹脂の表面の光学特性を測定することにより、前記フィラーの露出量を計測する、
    ことを具備する、半導体装置の製造方法。
  2. 前記樹脂の表面の光学特性を測定することは、
    前記樹脂の表面の色を測定し、
    基準の色と、前記樹脂の表面の色の測定結果と、の色差を演算する、
    ことを具備する、請求項１に記載の半導体装置の製造方法。
  3. 前記樹脂のエッチングを行うことは、前記樹脂のエッチングを少なくとも第１エッチングと第２エッチングとを行うことを具備し、
    前記樹脂の表面の色を測定することは、前記第１エッチングを行った時点における前記樹脂の表面の第１色を測定すること、および、前記第１エッチングよりも後に行われる前記第２エッチングを行った時点における前記樹脂の表面の第２色を測定することを具備し、
    前記色差を演算することは、前記基準の色である前記第１色と、前記第２色と、の色差を演算することを具備する、請求項２に記載の半導体装置の製造方法。
  4. 前記基準の色は、予め設定された色である、請求項２に記載の半導体装置の製造方法。
  5. 前記樹脂のエッチングを行い、前記樹脂の表面の光学特性を測定する、ことを、光学特性の測定結果が第１所定値に達するまで繰り返す、ことをさらに具備する、請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
  6. 光学特性の測定結果に応じて、エッチング条件を変更して前記樹脂のエッチングを行う、ことをさらに具備する、請求項１に記載の半導体装置の製造方法。
  7. 前記樹脂の表面の光学特性を測定した後、前記樹脂の表面を覆う導電膜を形成する、ことをさらに具備する、請求項１に記載の半導体装置の製造方法。
  8. 前記樹脂のエッチングは、プラズマ処理を用いた処理である、請求項１に記載の半導体装置の製造方法。
  9. 前記フィラーは、シリカ、ＳｉＯ２、ガラスビーズ、アルミナ、ＡｌＮ、ＢＮ、ＢｅＯ、カーボンブラック、黒鉛、炭素繊維、金属粉、金属繊維、金属箔、マイカ、チタン酸カリウム、ゾノトライト、炭素繊維、フェライト、ＣＮＴ（Carbon Nanotube）、酸化チタン、酸化亜鉛、酸化鉄、酸化カルシウム、酸化マグネシウム、炭酸カルシウム、酸化アンチモン、水酸化アルミニウム、水酸化マグネシウム、硼酸亜鉛、炭酸亜鉛、ハイドロタルサイト、ドーソナイト、または、それらの複合材料、若しくは、混合材料を含む、請求項１に記載の半導体装置の製造方法。
  10. 前記樹脂のエッチングを行う前に、
    基板に半導体チップを搭載し、
    前記半導体チップを封止するように、前記樹脂を形成する、
    ことをさらに具備する、請求項１に記載の半導体装置の製造方法。
  11. 前記樹脂の表面の光学特性を測定することは、前記樹脂の表面の反射率を測定することを具備する、請求項１に記載の半導体装置の製造方法。
  12. 前記樹脂の表面の光学特性を測定することは、
    前記樹脂の表面を光学的に撮影し、
    撮影された画像を処理する、
    ことを具備する、請求項１に記載の半導体装置の製造方法。
  13. フィラーを含む樹脂の表面から前記フィラーが露出するように、前記樹脂のエッチングを行うエッチング部と、
    前記樹脂の表面の光学特性を測定することにより、前記フィラーの露出量を計測する光学特性測定部と、
    を備える、半導体製造装置。
  14. 前記光学特性測定部は、前記樹脂の表面の色差を測定する色差計である、請求項１３に記載の半導体製造装置。
  15. 前記樹脂のエッチングを行い、前記樹脂の表面の光学特性を測定する、ことを、光学特性の測定結果が第１所定値に達するまで繰り返すように、前記エッチング部および前記光学特性測定部を制御する第１制御部をさらに備える、請求項１３または請求項１４に記載の半導体製造装置。
  16. 光学特性の測定結果に応じて、エッチング条件を変更して前記樹脂のエッチングを行うように、前記エッチング部を制御する第２制御部をさらに備える、請求項１３に記載の半導体製造装置。
  17. 前記樹脂の表面を覆う導電膜を形成する成膜部をさらに備える、請求項１３に記載の半導体製造装置。
  18. 前記エッチング部は、プラズマ処理を用いて前記樹脂のエッチングを行う、請求項１３に記載の半導体製造装置。
JP2022192975A 2022-12-01 2022-12-01 半導体装置の製造方法および半導体製造装置 Pending JP2024080084A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022192975A JP2024080084A (ja) 2022-12-01 2022-12-01 半導体装置の製造方法および半導体製造装置
US18/460,521 US20240186262A1 (en) 2022-12-01 2023-09-01 Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
CN202311626425.9A CN118136522A (zh) 2022-12-01 2023-11-28 半导体装置的制造方法及半导体制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022192975A JP2024080084A (ja) 2022-12-01 2022-12-01 半導体装置の製造方法および半導体製造装置

Publications (1)

Publication Number Publication Date
JP2024080084A true JP2024080084A (ja) 2024-06-13

Family

ID=91239652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022192975A Pending JP2024080084A (ja) 2022-12-01 2022-12-01 半導体装置の製造方法および半導体製造装置

Country Status (3)

Country Link
US (1) US20240186262A1 (ja)
JP (1) JP2024080084A (ja)
CN (1) CN118136522A (ja)

Also Published As

Publication number Publication date
CN118136522A (zh) 2024-06-04
US20240186262A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
JP6219155B2 (ja) 半導体装置の製造方法
US7772684B2 (en) Electronic device and production method thereof
KR20130035620A (ko) Ｅｍｉ 쉴드된 반도체 패키지 및 ｅｍｉ 쉴드된 기판 모듈
US9362173B2 (en) Method for chip package
JP2007096030A (ja) 半導体装置及びその製造方法
JP2017034086A (ja) 半導体装置および半導体装置の製造方法
US9769927B2 (en) Structural body and method for manufacturing same
JP2006269968A (ja) 半導体装置およびその製造方法
JP2002057252A (ja) 半導体装置及びその製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2006261323A (ja) 半導体装置及びその製造方法
KR20070082834A (ko) 반도체 장치 및 그 제조 방법
JP2024080084A (ja) 半導体装置の製造方法および半導体製造装置
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP2016092245A (ja) 電子デバイス装置及びその製造方法
JP2006202974A (ja) 電子装置及びその製造方法
JP2001237348A (ja) 半導体装置およびその製造方法
CN101188204B (zh) 半导体器件及其制造方法
JP4511148B2 (ja) 半導体装置の製造方法
JP4067507B2 (ja) 半導体モジュールおよびその製造方法
JP2010010249A (ja) 半導体装置及びその製造方法
JP2010087018A (ja) 配線基板およびその製造方法
JP2006294670A (ja) 半導体装置の製造方法
JP2021044374A (ja) 貫通電極基板、配線基板および配線基板の製造方法