JP2010087018A

JP2010087018A - 配線基板およびその製造方法

Info

Publication number: JP2010087018A
Application number: JP2008251293A
Authority: JP
Inventors: Koichi Osumi; 孝一大隅
Original assignee: Kyocera SLC Technologies Corp
Current assignee: Kyocera SLC Technologies Corp
Priority date: 2008-09-29
Filing date: 2008-09-29
Publication date: 2010-04-15
Anticipated expiration: 2028-09-29
Also published as: JP5058929B2

Abstract

【課題】半導体素子の電極端子と半導体素子接続パッドとを導電バンプを介して強固かつ良好に接続することが可能な配線基板を提供すること。
【解決手段】上面に半導体素子Ｅ１が搭載される搭載部１Ａを有する絶縁基体１と、絶縁基体１の搭載部１Ａに格子状の並びに被着されており、上面に半導体素子Ｅ１の電極が導電バンプＢ１を介して接続されるめっき層から成る円形の複数の半導体素子接続パッド２Ａと、絶縁基体１上に被着されており、半導体素子接続パッド２Ａの側面を覆うとともに半導体素子接続パッド２Ａの上面を露出させるソルダーレジスト層３とを具備して成る配線基板１０であって、ソルダーレジスト層３は、少なくとも半導体素子接続パッド２Ａの上面全面を底面とする凹部３Ａを有する。
【選択図】図１

Description

本発明は配線基板およびその製造方法に関し、より詳細には、例えばエリアアレイ型の半導体素子をフリップチップ接続により搭載するのに好適な配線基板およびその製造方法に関する。

従来から、半導体素子である半導体集積回路素子として、多数の電極端子を、その一方の主面の略全面に亘って格子状の並びに配設した、いわゆるエリアアレイ型の半導体集積回路素子がある。
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法が採用されている。フリップチップ接続とは、配線基板上に設けた半導体素子接続パッドの上面を半導体集積回路素子の電極端子の配置に対応した並びに露出させ、この半導体素子接続パッドの露出する上面と前記電子部品の電極端子とを対向させ、これらの間を半田や金等からなる導電バンプを介して電気的に接続する方法である。
また、近時はこのようなフリップチップ接続により半導体素子を配線基板上に搭載し、さらにその上に別の電子部品を半田ボール接続またはワイヤボンド接続により搭載して、配線基板への半導体素子や電子部品の搭載密度を高めることが行われている。

図１７は、半導体素子としてのエリアアレイ型の半導体集積回路素子をフリップチップ接続により搭載し、さらにその上に別の電子部品としての半導体素子搭載基板を半田ボール接続した従来の配線基板の一例を示す概略断面図であり、図１８は、図１７の配線基板を示す平面図である。

図１７に示すように、従来の配線基板１１０は、コア用の絶縁基板１０１ａの上下面に複数のビルドアップ用の絶縁層１０１ｂが積層されて成る絶縁基体１０１の内部および表面にコア用の配線導体１０２ａおよびビルドアップ用の配線導体１０２ｂが被着されているとともに、その最表面には保護用のソルダーレジスト層１０３が被着されている。また、絶縁基体１０１の上面中央部には半導体集積回路素子Ｅ１が搭載される半導体素子搭載部１０１Ａおよび上面外周部には半導体素子搭載基板Ｅ２が搭載される電子部品搭載部１０１Ｂを有している。

コア用の絶縁基板１０１ａの上面から下面にかけては複数のスルーホール１０４が形成されており、絶縁基板１０１ａの上下面およびスルーホール１０４の内面にはコア用の配線導体１０２ａが被着され、スルーホール１０４の内部には埋め込み樹脂１０５が充填されている。ビルドアップ用の絶縁層１０１ｂには、それぞれに複数のビアホール１０６が形成されており、各絶縁層１０１ｂの表面およびビアホール１０６の内面には、ビルドアップ用の配線導体１０２ｂが被着形成されている。

この配線導体１０２ｂのうち、配線基板１１０の上面側における最外層の絶縁層１０１ｂ上に被着された一部は、半導体素子搭載部１０１Ａにおいて半導体集積回路素子Ｅ１の電極端子に導電バンプＢ１を介してフリップチップ接続により電気的に接続される円形の半導体素子接続パッド１０２Ａを形成しており、これらの半導体素子接続パッド１０２Ａは格子状の並びに複数並んで形成されている。さらに、配線導体１０２ｂのうち、配線基板１１０の上面側における最外層の絶縁層１０１ｂ上に被着された他の一部は、電子部品搭載部１０１Ｂにおいて電子部品としての半導体素子搭載基板Ｅ２の電極端子に半田ボールＢ２を介して半田ボール接続により電気的に接続される円形の電子部品接続パッド１０２Ｂを形成しており、この電子部品接続パッド１０２Ｂは複数並んで形成されている。そして、これらの半導体素子接続パッド１０２Ａおよび電子部品接続パッド１０２Ｂはその外周部がソルダーレジスト層１０３により覆われているとともに上面の中央部がソルダーレジスト層１０３から露出しており、半導体素子接続パッド１０２Ａの露出部に半導体集積回路素子Ｅ１の電極端子が半田や金等から成る導電バンプＢ１を介して電気的に接続され、電子部品接続パッド１０２Ｂの露出部に半導体素子搭載基板Ｅ２の電極端子が半田ボールＢ２を介して電気的に接続される。

さらに、配線基板１１０の下面側における最外層の絶縁層１０１ｂ上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１０２Ｃであり、この外部接続パッド１０２Ｃは格子状の並びに複数並んで形成されている。この外部接続パッド１０２Ｃはその外周部がソルダーレジスト層１０３により覆われているとともに、その上面中央部がソルダーレジスト層１０３から露出しており、外部接続パッド１０２Ｃの露出部に、外部電気回路基板の配線導体が半田ボールＢ３を介して電気的に接続される。

ソルダーレジスト層１０３は、最外層の配線導体１０２ｂを保護するとともに、半導体素子接続パッド１０２Ａおよび電子部品接続パッド１０２Ｂや外部接続パッド１０２Ｃの露出部を画定する。このようなソルダーレジスト層１０３は、感光性を有する熱硬化性樹脂ペーストまたはフィルムを配線導体１０２ｂが形成された最外層の絶縁層１０１ｂ上に積層した後、半導体素子接続パッド１０２Ａおよび電子部品接続パッド１０２Ｂや外部接続パッド１０２Ｃの外周部を覆うとともに中央部を露出させる開口を有するように露光および現像し、硬化させることにより形成される。このため、半導体素子接続パッド１０２Ａおよび電子部品接続パッド１０２Ｂの露出部は、ソルダーレジスト層１０３の表面から凹んで位置することになるとともに外周部がソルダーレジスト層１０３の下に所定の幅で埋設されることになる。

そして、半導体集積回路素子Ｅ１の電極端子と半導体素子接続パッド１０２Ａとを導電バンプＢ１を介して電気的に接続した後、半導体集積回路素子Ｅ１と配線基板１１０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂Ｕ１を充填し、半導体集積回路素子Ｅ１が配線基板１１０上に実装される。さらに、その上に半導体素子搭載基板Ｅ２の電極端子と電子部品接続パッド１０２Ｂとを半田ボールＢ２を介して電気的に接続することにより半導体素子搭載基板Ｅ２が配線基板１１０上に実装され、これにより配線基板１１０上に半導体素子および電子部品が高密度に実装されることとなる。

ところが近時、半導体集積回路素子Ｅ１は、その高集積度化が急激に進み、半導体集積回路素子Ｅ１における電極端子の配列ピッチが１５０μｍ未満と狭ピッチになってきている。これに伴い、この半導体集積回路素子Ｅ１の電極端子がフリップチップ接続される半導体素子接続パッド１０２Ａの配列ピッチも１５０μｍ未満と狭くなってきている。半導体素子接続パッド１０２Ａのピッチを狭くするためには、半導体素子接続パッド１０２Ａの径および隣接する半導体素子接続パッド１０２Ａ同士の間の少なくとも一方を小さいものとせざるを得ない。半導体素子接続パッド１０２Ａの径を小さくした場合、半導体素子接続パッド１０２Ａにおけるソルダーレジスト層１０３からの露出部の径も小さいものとなる。半導体素子接続パッド１０２Ａの露出部の径が小さい場合、ソルダーレジスト層１０３を形成する際に現像が不十分となり半導体素子接続パッド１０２Ａの露出部にソルダーレジスト層１０３の樹脂残渣が残り易くなるとともに、半導体素子接続パッド１０２Ａと導電バンプＢ１との接合面積が小さくなるので、半導体集積回路素子Ｅ１の電極端子と半導体素子接続パッド１０２Ａとを導電バンプＢ１を介して強固かつ良好に接続することが困難となる。
特開２０００−２４４０８８号公報

本発明の課題は、エリアアレイ型の半導体素子をフリップチップ接続により搭載する配線基板において、半導体素子の電極端子が接続される半導体素子接続パッドの配列ピッチが１５０μｍ未満の狭いものであったとしても、半導体素子接続パッドにおけるソルダーレジスト層からの露出部の面積を十分に広いものとして、半導体素子の電極端子と半導体素子接続パッドとを導電バンプを介して強固かつ良好に接続することが可能な配線基板を提供することにある。

本発明の配線基板は、上面に半導体素子が搭載される搭載部を有する絶縁基体と、該絶縁基体の前記搭載部に格子状の並びに被着されており、上面に前記半導体素子の電極が導電バンプを介して接続されるめっき層から成る円形の複数の半導体素子接続パッドと、前記絶縁基体上に被着されており、前記半導体素子接続パッドの側面を覆うとともに前記半導体素子接続パッドの上面を露出させるソルダーレジスト層とを具備して成る配線基板であって、前記ソルダーレジスト層は、少なくとも前記半導体素子接続パッドの上面全面を底面とする凹部を有することを特徴とするものである。

本発明の配線基板の製造方法は、上面に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部にめっき層から成る円形の半導体素子接続パッドを格子状の並びに形成する工程と、前記絶縁基体上に前記半導体素子接続パッドを完全に埋めるソルダーレジスト層用の樹脂層を被着するとともに該樹脂層を部分的に除去して前記半導体素子接続パッドの側面を覆うとともに少なくとも該半導体素子接続パッドの上面全面を底面とする凹部を有するソルダーレジスト層を形成する工程とを行なうことを特徴とするものである。

また、本発明の配線基板の製造方法は、上面に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部にめっき層から成る円形の半導体素子接続パッドを格子状の並びに形成するとともに前記搭載部の外側の上面にめっき層から成る電子部品接続パッドを形成する工程と、前記絶縁基体上に前記半導体素子接続パッドおよび前記電子部品接続パッドを完全に埋めるソルダーレジスト層用の樹脂層を被着するとともに該樹脂層を部分的に除去して前記半導体素子接続パッドの側面および前記電子部品接続パッドの側面を覆うとともに少なくとも前記半導体素子接続パッドの上面全面を底面とする凹部および前記電子部品接続パッドの上面中央部を露出させる開口部を有するソルダーレジスト層を形成する工程とを行なうことを特徴とするものである。

本発明の配線基板によれば、前記半導体素子接続パッドの側面を覆うとともに上面を露出させるソルダーレジスト層は、少なくとも前記半導体素子接続パッドの上面全面を底面とする凹部を有することから、半導体素子接続パッドの上面におけるソルダーレジスト層からの露出面積を十分確保したままで、半導体素子接続パッドの径を小さいものとすることができる。したがって、半導体素子接続パッドの配列ピッチが例えば１５０μｍ未満の狭ピッチであったとしても、半導体素子接続パッドの上面におけるソルダーレジスト層からの露出部の面積を十分に広いものとして、半導体素子の電極と半導体素子接続パッドとを導電バンプを介して強固かつ良好に接続することが可能な配線基板を提供することができる。
さらに、前記凹部が前記半導体素子の搭載される前記搭載部に対応する領域全体を前記底面とし、側壁が前記搭載部を取り囲むように形成されている場合には、配線基板と半導体素子との間に充填樹脂を充填する際に凹部の側壁が充填樹脂の外部流出を防止するダムとして機能するので、それにより充填樹脂の絶縁基体外周部への不要な流出を防止することができる。
さらにまた、前記凹部が前記半導体素子接続パッドの各々に対応して個別に形成されている場合には、半導体素子の電極端子を半導体素子接続パッドに導電バンプを介して接続する際に、前記凹部を導電バンプと半導体素子接続パッドとの位置決め用のガイドとして利用することができ、それにより配線基板への半導体素子の実装を容易なものとすることができる。
また、前記絶縁基体の上面における前記半導体素子が搭載される前記搭載部の外側に前記半導体素子以外の電子部品が接続されるめっき層から成る電子部品接続パッドが形成されているとともに前記電子部品接続パッドの上面中央部が前記ソルダーレジスト層から露出している場合には、狭ピッチ電極の半導体素子およびそれ以外の電子部品を配線基板上に高密度に実装することができる。

本発明の配線基板の製造方法によれば、上面に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部にめっき層から成る円形の半導体素子接続パッドを格子状の並びに形成し、次に前記絶縁基体上に前記半導体素子接続パッドを完全に埋めるソルダーレジスト層用の樹脂層を被着するとともに該樹脂層を部分的に除去して前記半導体素子接続パッドの側面を覆うとともに少なくとも該半導体素子接続パッドの上面全面を底面とする凹部を有するソルダーレジスト層を形成することから、半導体素子接続パッドの上面の露出面積を十分確保したままで半導体素子接続パッドの径を小さいものとすることができ、したがって、半導体素子接続パッドの配列ピッチが例えば１５０μｍ未満の狭ピッチであったとしても、半導体素子接続パッド上面におけるソルダーレジスト層からの露出部の面積を十分に広いものとして、半導体素子の電極と半導体素子接続パッドとを導電バンプを介して強固かつ良好に接続することが可能な配線基板を提供することができる。

また、本発明の配線基板の製造方法によれば、上面に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部にめっき層から成る円形の半導体素子接続パッドを格子状の並びに形成するとともに前記搭載部の外側の上面にめっき層から成る電子部品接続パッドを形成し、次に前記絶縁基体上に前記半導体素子接続パッドおよび前記電子部品接続パッドを完全に埋めるソルダーレジスト層用の樹脂層を被着するとともに該樹脂層を部分的に除去して前記半導体素子接続パッドの側面および前記電子部品接続パッドの側面を覆うとともに少なくとも前記半導体素子接続パッドの上面全面を底面とする凹部および前記電子部品接続パッドの上面中央部を露出させる開口部を有するソルダーレジスト層を形成することから、上記に加え、狭ピッチ電極の半導体素子およびそれ以外の電子部品を高密度実装することが可能な配線基板を提供することができる。
さらに、本発明の配線基板の製造方法において、前記凹部を、前記半導体素子が搭載される前記搭載部に対応する領域全体を前記底面とし、側壁が前記搭載部を取り囲むように形成する場合には、配線基板と半導体素子との間に充填樹脂を充填する際に凹部の側壁を充填樹脂が外部に流出するのを防止するダムとして機能させることができるので、それにより充填樹脂の絶縁基体外周部への不要な流出を防止することが可能な配線基板を提供することができる。
さらにまた、本発明の配線基板の製造方法において、前記凹部を、前記半導体素子接続パッドの各々に対応して個別に形成する場合には、半導体素子の電極端子を半導体素子接続パッドに導電バンプを介して接続する際に、前記凹部を導電バンプと半導体素子接続パッドとの位置決め用のガイドとして利用することができ、それにより配線基板への半導体素子の実装を容易なものとした配線基板を提供することができる。

以下、本発明にかかる配線基板およびその製造方法について図面を参照して詳細に説明する。
図１は、半導体素子としてのエリアアレイ型の半導体集積回路素子をフリップチップ接続により搭載し、さらにその上に別の電子部品としての半導体素子搭載基板を半田ボール接続により搭載した本発明にかかる配線基板の一例を示す概略断面図であり、図２は、図１の配線基板を示す平面図である。

図１および図２に示すように、本発明にかかる配線基板１０はコア用の絶縁基板１ａの上下面にビルドアップ用の絶縁層１ｂが積層されて成る絶縁基体１の内部および表面にコア用の配線導体２ａとビルドアップ用の配線導体２ｂとが被着されているとともに、その最表面に保護用のソルダーレジスト層３が被着されて成る。また、絶縁基体１の上面中央部には半導体集積回路素子Ｅ１が搭載される半導体素子搭載部１Ａおよび上面外周部には半導体素子搭載基板Ｅ２が搭載される電子部品搭載部１Ｂを有している。

コア用の絶縁基板１ａは、厚みが０．０５〜１．５ｍｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板１ａは、絶縁基体１のコア部材として機能する。

コア用の絶縁基板１ａには、その上面から下面にかけて直径が０．０５〜０．３ｍｍ程度の複数のスルーホール４が形成されており、絶縁基板１ａの上下面およびスルーホール４の内面には、コア用の配線導体２ａが被着されている。コア用の配線導体２ａは、絶縁基板１ａの上下面では、主として銅箔または無電解銅めっきおよびその上の電解銅めっきから形成されており、スルーホール４の内面では、無電解銅めっきおよびその上の電解銅めっきから形成されている。

また、スルーホール４の内部には、エポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂５が充填されており、絶縁基板１ａの上下面に形成された配線導体２ａ同士がスルーホール４内の配線導体２ａを介して電気的に接続されている。

このような絶縁基板１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートの上下面に配線導体２ａ用の銅箔を貼着した後、そのシートを熱硬化させ、これに上面から下面にかけてスルーホール４用のドリル加工を施すことにより作製される。

コア用の配線導体２ａは、絶縁基板１ａ用の前記シートの上下全面に、厚みが２〜１８μｍ程度の銅箔を上述のように貼着しておくとともに、これらの銅箔および絶縁基板１ａにスルーホール４を穿孔した後、このスルーホール４の内面および銅箔表面に無電解銅めっきおよび電解銅めっきを順次施し、次いで、スルーホール４内を埋め込み樹脂５で充填した後、この上下面の銅箔および銅めっきをフォトリソグラフィ技術を用いて所定のパターンにエッチング加工することにより、絶縁基板１ａの上下面およびスルーホール４の内面に形成される。

埋め込み樹脂５は、スルーホール４を塞ぐことによりスルーホール４の直上および直下にビルドアップ用の絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール４内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。

絶縁基板１ａの上下面に積層されたビルドアップ用の絶縁層１ｂは、それぞれの厚みが２０〜６０μｍ程度であり、絶縁基板１ａと同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化珪素等の無機フィラーを分散させた電気絶縁材料から成る。各絶縁層１ｂには、直径が３０〜１００μｍ程度の複数のビアホール６が形成されており、各絶縁層１ｂの表面およびビアホール６内にはビルドアップ用の配線導体２ｂが被着されている。

これらの絶縁層１ｂは、配線導体２ａが形成された絶縁基板１ａの表面や配線導体２ｂが形成された絶縁層１ｂの表面に未硬化の熱硬化性樹脂組成物を含有する樹脂シートを貼着するとともに熱硬化させた後、その所定の位置にレーザ加工を施してビアホール６を穿孔することにより形成される。

ビルドアップ用の配線導体２ｂは、無電解銅めっきおよびその上の電解銅めっきから成り、絶縁層１ｂを挟んで上層に位置する配線導体２ｂと下層に位置する配線導体２ａまたは２ｂとをビアホール６内の配線導体２ｂを介して電気的に接続することにより、高密度配線を立体的に形成可能としている。

このようなビルドアップ用の配線導体２ｂは、厚みが５〜２０μｍ程度であり、セミアディティブ法といわれる方法により形成される。セミアディティブ法は、例えば、ビアホール６が形成されたビルドアップ用の絶縁層１ｂの表面に、電解めっき用の下地めっき層を無電解銅めっきにより形成し、その上に配線導体２ｂに対応した開口を有するめっきレジスト層を形成し、次に、開口から露出する下地めっき層上に下地めっき層を給電用の電極として電解銅めっきを施すことで配線導体２ｂを形成し、めっきレジスト層を剥離した後、露出する下地めっき層をエッチング除去することによって、各配線導体２ｂを電気的に独立させる方法である。

ビルドアップ用の配線導体２ｂのうち、配線基板１０の上面側における最外層の絶縁層１ｂ上に被着された一部は、半導体素子搭載部１Ａにおいて半導体集積回路素子Ｅ１の電極端子に半田等の導電バンプＢ１を介して電気的に接続される円形の半導体素子接続パッド２Ａを形成しており、これらの半導体素子接続パッド２Ａは格子状の並びに複数並んで形成されている。さらに、ビルドアップ用の配線導体２ｂのうち、配線基板１０の上面側における最外層の絶縁層１ｂ上に被着された他の一部は、電子部品搭載部１Ｂにおいて半導体素子搭載基板Ｅ２の電極端子に半田ボールＢ２を介して半田ボール接続により電気的に接続される円形の電子部品接続パッド２Ｂを形成しており、複数並んで形成されている。また、配線基板１０の下面側における最外層の絶縁層１ｂ上に被着された一部は、外部電気回路基板の配線導体に半田ボールＢ３を介して電気的に接続される外部接続用の外部接続パッド２Ｃを形成しており、複数並んで形成されている。

半導体素子接続パッド２Ａは、厚みが１０〜３０μｍ程度であり、その側面がソルダーレジスト層３で覆われているとともにその上面全面がソルダーレジスト層３から露出している。これらの半導体素子接続パッド２Ａは、その配列ピッチが１５０μｍ未満の狭ピッチであり、隣接する半導体素子接続パッド２Ａ間に十分な間隔を保ったままでその上面に半導体集積回路素子Ｅ１の電極端子との導電バンプＢ１を介した強固かつ良好な電気的接続のために十分な上面積を有するようにその直径が設定されており、例えばその配列ピッチが１４０μｍの場合であれば、その直径は８０〜１００μｍ程度、その配列ピッチが１３０μｍであれば、その直径は７０〜９０μｍ程度、その配列ピッチが１２０μｍであれば、その直径は６０〜８０μｍ程度に設定される。また、電子部品接続パッド２Ｂは、厚みが１０〜２０μｍ程度であり、その側面および上面外周部がソルダーレジスト層３で覆われており、その上面中央部がソルダーレジスト層３から露出している。電子部品接続パッド２Ｂは、直径が２００〜４５０μｍ程度であり、絶縁基体１の上面外周部に枠状の並びに４００〜６５０μｍの配列ピッチで形成されている。

さらに、最外層の絶縁層１ｂ上には、ソルダーレジスト層３が被着されている。ソルダーレジスト層３は、最外層の配線導体２ｂを熱や外部環境から保護するための保護膜であり、上面側のソルダーレジスト層３は半導体素子接続パッド２Ａの側面および電子部品接続パッド２Ｂの側面を覆うとともに半導体素子接続パッド２Ａの上面全面および電子部品接続パッド２Ｂの上面中央部を露出させるようにして被着されている。また、下面側のソルダーレジスト層３は、外部接続パッド２Ｃの側面を覆うとともに外部接続パッド２Ｃの中央部を露出させるようにして被着されている。

上面側のソルダーレジスト層３は、少なくとも半導体素子接続パッド２Ａの上面全面を底面とする凹部３Ａを有している。なお本実施形態例における凹部３Ａは、半導体素子搭載部１Ａに対応する領域全体およびその周囲を底面とし、その側壁が半導体素子搭載部１Ａを取り囲むように形成されている。また、上面側のソルダーレジスト層３は、電子部品接続パッド２Ｂの上面中央部を露出させる円形の開口部３Ｂを有している。これにより電子部品接続パッド２Ｂの外周部がソルダーレジスト層３により覆われるとともに電子部品接続パッド２Ｂの中央部がソルダーレジスト層３より露出することとなる。また、下面側のソルダーレジスト層３は、外部接続パッド２Ｃの下面中央部を露出させる円形の開口部３Ｃを有している。これにより外部接続パッド２Ｃの外周部がソルダーレジスト層３により覆われるとともに外部接続パッド２Ｃの中央部がソルダーレジスト層３より露出することとなる。

そして、本発明の配線基板１０においては、半導体素子接続パッド２Ａの側面がソルダーレジスト層３で覆われているとともに半導体素子接続パッド２Ａの上面全面がソルダーレジスト層３から露出していることから、半導体素子接続パッド２Ａの配列ピッチが１５０μｍ未満の狭ピッチであったとしても、隣接する半導体素子接続パッド２Ａ間の電気的な絶縁性を良好に保ったままで半導体素子接続パッド２Ａの上面に半導体集積回路素子Ｅ１の電極端子との導電バンプＢ１を介した強固かつ良好な電気的接続のために必要な面積を確保することができる。したがって、半導体素子接続パッド２Ａの上面におけるソルダーレジスト層３からの露出部の面積を十分に広いものとして、半導体集積回路素子Ｅ１の電極と半導体素子接続パッド２Ａとを導電バンプＢ１を介して強固かつ良好に接続することが可能な配線基板を提供することができる。また、本実施形態例では上面側のソルダーレジスト層３に形成された凹部３Ａは、半導体素子搭載部１Ａに対応する領域全体を底面とし、その側壁が半導体素子搭載部１Ａを取り囲むようにして形成されているので、配線基板１０と半導体集積回路素子Ｅ１との間に充填樹脂Ｕ１を充填する際に凹部３Ａの側壁が充填樹脂Ｕ１の外部流出を防止するダムとして機能するので、それにより充填樹脂Ｕ１の絶縁基体１外周部への不要な流出を防止することができる。

なお、上面側のソルダーレジスト層３に形成された凹部３Ａはその側壁が半導体素子搭載部１Ａよりも４００〜１３００μｍ程度外側に位置することが好ましい。凹部３Ａの側壁の位置が半導体素子搭載部１Ａよりも３００μｍ未満外側に位置する場合には、配線基板１０と半導体集積回路素子Ｅ１との間に充填樹脂Ｕ１を充填する際の作業性が低下する恐れがあり、逆に１３００μｍを超えて外側に位置する場合、充填樹脂Ｕ１が不要に広がりすぎてしまう危険がある。また、凹部３Ａの深さは５〜１５μｍ程度が好ましい。凹部３Ａの深さが５μｍ未満であると、配線基板１０と半導体集積回路素子Ｅ１との間に充填樹脂Ｕ１を充填する際に凹部３Ａの側壁が充填樹脂Ｕ１の外部流出を防止するダムとして十分に機能せずに充填樹脂Ｕ１の一部が絶縁基体１の外周部へ流出するのを有効に防止することが困難となる危険性があり、１５μｍを超えると、ソルダーレジスト層３の加工性が低下してしまう。

また、電子部品接続パッド２Ｂの上面中央部は、ソルダーレジスト層３に設けた開口３Ｂ内に露出しており、この開口３Ｂとで形成される凹部の底面を形成している。これにより、半導体素子搭載基板Ｅ２を配線基板１０上に実装する際に、半導体素子搭載基板Ｅ２の電極端子と電子部品接続パッド２Ｂとを接続する半田ボールＢ２が電子部品接続パッド２Ｂ上に良好に位置決めされ、半導体素子搭載基板Ｅ２を配線基板１０上に良好に搭載することが可能になる。

なお、ソルダーレジスト層３から露出する半導体素子接続パッド２Ａの上面および電子部品接続パッド２Ｂの上面には、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂが酸化腐食するのを防止するとともに、導電バンプＢ１や半田ボールＢ２との接続を良好とするために、ニッケルめっきおよび金めっきを無電解めっき法や電解めっき法により順次被着させておくか、あるいは錫やインジウム等を含む半田層を被着させておいてもよい。
そして、半導体集積回路素子Ｅ１の電極端子と半導体素子接続パッド２Ａとを導電バンプＢ１を介して電気的に接続した後、半導体集積回路素子Ｅ１と配線基板１０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂Ｕ１を充填し、半導体集積回路素子Ｅ１が配線基板１０上に実装される。さらに、その上に半導体素子搭載基板Ｅ２の電極端子と電子部品接続パッド２Ｂとを半田ボールＢ２を介して電気的に接続することにより半導体素子搭載基板Ｅ２が配線基板１０上に実装され、これにより配線基板１０上に半導体素子および電子部品が高密度に実装されることとなる。

次に、本発明の配線基板の製造方法を、上述の半導体素子接続パッド２Ａ、電子部品接続パッド２Ｂおよびソルダーレジスト層３の形成を例にして、図３〜図９を基に説明する。

まず、図３（ａ）に示すように、上面側における最外層の絶縁層１ｂにビアホール６を形成する。ビアホール６の形成には、例えば炭酸ガスレーザやＹＡＧレーザが用いられる。次に、図３（ｂ）に示すように、前記絶縁層１ｂの表面およびビアホー６内の全面にわたって、電解めっき用の下地めっき層５１を無電解めっきにより被着形成する。下地めっき層５１を形成する無電解めっきとしては、無電解銅めっきが好ましい。
次いで、図４（ｃ）に示すように、下地めっき層５１の表面に、感光性アルカリ現像型ドライフィルムレジストＤＦＲ１を貼着するとともに、これをフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図４（ｄ）に示すように、半導体素子接続パッド２Ａに対応する形状の半導体素子接続パッド形成用開口Ｍ１Ａおよび電子部品接続パッド２Ｂに対応する形状の電子部品接続パッド形成用開口Ｍ１Ｂを有するめっきマスクＭ１を形成する。なお、めっきマスクＭ１の厚みは、後に形成する半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂの厚みよりも若干厚い厚みであるのがよい。

次いで、図５（ｅ）に示すように、めっきマスクＭ１の半導体素子接続パッド形成用開口Ｍ１Ａおよび電子部品接続パッド形成用開口Ｍ１Ｂ内に露出する下地めっき層５１上に、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂに対応した形状のめっき層５２を電解めっき法により被着形成する。めっき層５２を形成するための電解めっきとしては、電解銅めっきが好ましい。ここで、めっき層５２の厚みは、めっきマスクＭ１より薄くなっている。具体的には、めっき層５２の厚みは、８〜２０μｍ、好ましくは１０〜１５μｍであるのがよい。

次いで、図５（ｆ）に示すように、めっきマスクＭ１を除去する。めっきマスクＭ１の除去は、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。
次に、図６（ｇ）に示すように、めっき層５２で覆われた部分以外の下地めっき層５１を除去する。これにより、下地めっき層５１およびめっき層５２から成る半導体素子接続パッド２Ａと電子部品接続パッド２Ｂとが形成される。なお、めっき層５２で覆われた部分以外の下地めっき層５１を除去するには、前記めっきマスクＭ１を除去した後に露出する下地めっき層５１を、例えば、過酸化水素水や過硫酸ナトリウム等を含有するエッチング液によりエッチング除去する方法を採用すればよい。

次いで、図６（ｈ）に示すように、上面側における最外層の絶縁層１ｂ上の全面に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを覆うソルダーレジスト層用の樹脂層３Ｐを被着するとともに、これをフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図７（ｉ）に示すように、電子部品接続パッド２Ｂの上面中央部を露出させる開口３Ｂを形成する。ソルダーレジスト層用の樹脂３Ｐとしては、配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、アクリル変性エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。

次に、図７（ｊ）に示すように、ソルダーレジスト層３上の全面に開口３Ｂを覆う第２の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２を貼着するとともに、これをフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図８（ｋ）に示すように、ソルダーレジスト層３の上面における少なくとも半導体素子接続パッド２Ａに対応する部分およびその周囲を露出させる開口Ｍ２Ａを有する研磨マスクＭ２を形成する。なお、この例では半導体素子搭載部１Ａに対応する領域全体およびその周囲を一括して露出させる開口Ｍ２Ａを形成している。研磨マスクＭ２の開口Ｍ２Ａの大きさは半導体素子搭載部１Ａよりも４００〜１３００μｍ程度外側まで露出させる大きさが好ましい。また厚みは、ソルダーレジスト層３上で１５μｍ以上あることが好ましい。

次に、図８（ｌ）に示すように、ソルダーレジスト層３における研磨マスクＭ２の開口Ｍ２Ａから露出した部位を、半導体素子接続パッド２Ａの上面全面が露出するまで研磨した後、研磨マスクＭ２を除去することによって、図９（ｍ）に示すように、前記研磨によりソルダーレジスト層３に形成された凹部３Ａ内に半導体素子接続パッド２Ａの上面全面が露出するとともにソルダーレジスト層３に形成された開口３Ｂ内に電子部品接続パッド２Ｂの上面中央部が露出した配線基板１０が得られる。このようにして本発明の配線基板の製造方法によれば、半導体素子接続パッド２Ａの上面の露出面積を十分確保したままで半導体素子接続パッド２Ａの径を小さいものとすることができ、したがって、半導体素子接続パッド２Ａの配列ピッチが例えば１５０μｍ未満の狭ピッチであったとしても、半導体素子接続パッド２Ａ上面におけるソルダーレジスト層３からの露出部の面積を十分に広いものとして、半導体集積回路素子Ｅ１の電極端子と半導体素子接続パッド２Ａとを導電バンプＢ１を介して強固かつ良好に接続することが可能な配線基板を提供することができる。さらに、本例のように凹部３Ａが半導体素子搭載部１Ａに対応する領域全体を底面とし、側壁が半導体素子搭載部１Ａを取り囲むように形成される場合には、配線基板１０と半導体集積回路素子Ｅ１との間に充填樹脂Ｕ１を充填する際に凹部３Ａの側壁を充填樹脂Ｕ１が外部に流出するのを防止するダムとして機能させることができるので、それにより充填樹脂Ｕ１の絶縁基体１外周部への不要な流出を防止することが可能な配線基板１０を提供することができる。なお、前記研磨には、ウエットブラスト法を含む各種の公知の機械的研磨方法やレーザスクライブ法を採用すればよい。

上記のようにしてソルダーレジスト層３が被着形成された配線基板１０においては、図１に示すように、エリアアレイ型の半導体集積回路素子Ｅ１の電極端子（ピッチが１５０μｍ未満）と半導体素子接続パッド２Ａとを導電バンプＢ１を介して電気的に接続（フリップチップ接続）することによって、半導体集積回路素子Ｅ１の電極端子と配線導体２ｂとが電気的に接続される。

半導体集積回路素子Ｅ１の電極端子と配線導体２ｂとを電気的に接続した後、半導体集積回路素子Ｅ１と配線基板１０との間の隙間に充填樹脂Ｕ１を充填することにより、半導体集積回路素子Ｅ１は配線基板１０上に実装される。

そして、さらにその上に、電子部品としての半導体素子搭載基板Ｅ２の電極端子と電子部品接続パッド２Ｂとを半田ボールＢ２を介して接続することにより、半導体素子搭載基板Ｅ２と配線基板１０の配線導体２ｂとが電気的に接続され、半導体素子搭載基板Ｅ２が配線基板１０上に半田ボール接続により実装される。このようにして、本発明の配線基板上に半導体素子と電子部品とが高密度実装される。ここで、電子部品接続パッド２Ｂの上面は、ソルダーレジスト層３の開口３Ｂとで形成される凹部の底面を形成しているので、この凹部内に半田ボールＢ２が良好に位置決めされ、半導体素子搭載基板Ｅ２を配線基板１０上に良好に接続することが可能となる。

なお、上述した実施形態例では、上面側のソルダーレジスト層３を１層の樹脂層３Ｐにより形成した例を示したが、図１０に示すように、上面側のソルダーレジスト層３を下層のソルダーレジスト層３ａおよび上層のソルダーレジスト層３ｂの２層構造としてもよい。ソルダーレジスト層３をこのような２層構造とする場合、上述の図９（ｍ）を基に説明した工程において形成したソルダーレジスト層３を下層のソルダーレジスト層３ａとし、次に図１１（ａ）に示すように、下層のソルダーレジスト３ａの上に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを覆うソルダーレジスト層用の樹脂層３Ｑを被着するとともに、これをフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図１１（ｂ）に示すように、下層のソルダーレジスト層３ａにおける凹部３Ａより若干大きな凹部３Ａおよび下層のソルダーレジスト層３ａにおける開口部３Ｂよりも若干大きな開口部３Ｂを上層のソルダーレジスト層３ｂに形成すればよい。この場合、下層のソルダーレジスト層３ａの厚みを薄いものとすることにより、下層のソルダーレジスト３ａに凹部３Ａを形成する際の研磨の作業性を高めることができる。また、搭載部１Ａの外側を覆うソルダーレジスト層３の厚みを厚くすることが容易であり、それにより電子部品接続パッド２Ｂ間の電気的絶縁信頼性を高くすることができるとともに、配線基板２０と半導体集積回路素子Ｅ１との間に充填樹脂Ｕ１を充填する際に充填樹脂Ｕ１が外部に流出するのを防止するダムとしての凹部３Ａの側壁の機能を高めることができる。

さらに、上述した実施形態例では、半導体素子接続パッド２Ａと電子部品接続パッド２Ｂはともに下地めっき層５１とめっき層５２とから成り、実質的に同じ厚みである例を示したが、図１２に示すように、半導体素子接続パッド２Ａの厚みが電子部品接続パッド２Ｂの厚みよりも厚いものであってもよい。このように半導体素子接続パッド２Ａの厚みを電子部品接続パッド２Ｂの厚みよりも厚くするには、上述の図５（ｅ）を基に説明した工程の後、図１３（ａ）に示すように、マスクＭ１の上に、開口Ｍ１Ａを露出させるとともに開口Ｍ１Ｂを覆う第２のマスクＭ２を被着形成した後、図１３（ｂ）に示すようにマスクＭ１の開口Ｍ１Ａ内に露出するめっき層５２の上に電解めっきにより第２のめっき層５３を被着させればよい。その後、マスクＭ１およびＭ２を除去し、露出する下地めっき層５１をエッチング除去すれば、図１４に示すように、下地めっき層５１およびめっき層５２および第２のめっき層５３からなる半導体素子接続パッド２Ａと下地めっき層５１およびめっき層５２からなる電子部品接続パッド２Ｂを形成することができる。その後は、上述した図６（ｈ）〜図９（ｍ）を基に説明した工程に準じてソルダーレジスト層３を形成すればよい。この場合、半導体素子接続パッド２Ａの上面は電子部品接続パッド２Ｂの上面よりも第２のめっき層５３の厚み分だけ上方に突出しているので、半導体集積回路素子Ｅ１と配線基板１０との間に十分な高さの隙間を確保できるようになり、充填樹脂Ｕ１の充填性に優れた配線基板を提供することができる。

さらに、上述した例では上面側のソルダーレジスト３に、半導体素子搭載部１Ａに対応する領域全体を底面とし、側壁が半導体素子搭載部１Ａを取り囲む凹部１Ａを形成した例を示したが、図１５および図１６に示すように各半導体素子接続パッド２Ａをそれぞれ個別に露出させる凹部３ＡＡを設けることにより、この凹部３ＡＡの底面に半導体素子接続パッド２Ａの上面全面を露出させるようにしてもよい。半導体素子接続パッド２Ａに半導体集積回路素子Ｅ１の電極端子を導電バンプＢ１を介して接続する際に、凹部３ＡＡを導電バンプＢ１と半導体素子接続パッド２Ａとの位置決め用のガイドとして利用することができ、それにより配線基板１０への半導体集積回路素子Ｅ１の実装を容易なものとすることができる。

本発明の配線基板における一実施形態例を示す概略断面図である。図１の配線基板を示す平面図である。（ａ）〜（ｂ）は、本発明にかかる配線基板の製造方法を示す概略説明図である。（ｃ）〜（ｄ）は、本発明にかかる配線基板の製造方法を示す概略説明図である。（ｅ）〜（ｆ）は、本発明にかかる配線基板の製造方法を示す概略説明図である。（ｇ）〜（ｈ）は、本発明にかかる配線基板の製造方法を示す概略説明図である。（ｉ）〜（ｊ）は、本発明にかかる配線基板の製造方法を示す概略説明図である。（ｋ）〜（ｌ）は、本発明にかかる配線基板の製造方法を示す概略説明図である。（ｍ）は、本発明にかかる配線基板の製造方法を示す概略説明図である。本発明の配線基板における他の実施形態例を示す概略断面図である。（ａ），（ｂ）は、図１０に示す配線基板の製造方法を示す概略説明図である。本発明の配線基板における更に他の実施形態例を示す概略断面図である。（ａ），（ｂ）は、図１２に示す配線基板の製造方法を示す概略説明図である。図１２に示す配線基板の製造方法を示す概略説明図である。本発明の配線基板における更に他の実施形態例を示す概略断面図である。図１５の配線基板を示す平面図である。従来の配線基板を示す概略断面図である。図１７の配線基板を示す平面図である。

符号の説明

１絶縁基体
１Ａ搭載部
２Ａ半導体素子接続パッド
２Ｂ電子部品接続パッド
３ソルダーレジスト層
３Ａ，３ＡＡ凹部
５１下地めっき層
５２めっき層
Ｍ１めっきマスク
Ｍ１Ａ半導体素子接続パッド形成用開口
Ｍ１Ｂ電子部品接続パッド形成用開口

Claims

上面に半導体素子が搭載される搭載部を有する絶縁基体と、該絶縁基体の前記搭載部に格子状の並びに被着されており、上面に前記半導体素子の電極が導電バンプを介して接続されるめっき層から成る円形の複数の半導体素子接続パッドと、前記絶縁基体上に被着されており、前記半導体素子接続パッドの側面を覆うとともに前記半導体素子接続パッドの上面を露出させるソルダーレジスト層とを具備して成る配線基板であって、前記ソルダーレジスト層は、少なくとも前記半導体素子接続パッドの上面全面を底面とする凹部を有することを特徴とする配線基板。
前記凹部は、少なくとも前記搭載部に対応する領域全体を前記底面とし、側壁が前記搭載部を取り囲むように形成されていることを特徴とする請求項１記載の配線基板。
前記凹部は、前記半導体素子接続パッドの各々に対応して個別に形成されていることを特徴とする請求項１記載の配線基板。
前記絶縁基体の上面における前記搭載部の外側に前記半導体素子以外の電子部品が接続されるめっき層から成る電子部品接続パッドが形成されているとともに前記電子部品接続パッドの上面中央部が前記ソルダーレジスト層から露出していることを特徴とする請求項１〜３のいずれかに記載の配線基板。
上面に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部にめっき層から成る円形の半導体素子接続パッドを格子状の並びに形成する工程と、前記絶縁基体上に前記半導体素子接続パッドを完全に埋めるソルダーレジスト層用の樹脂層を被着するとともに該樹脂層を部分的に除去して前記半導体素子接続パッドの側面を覆うとともに少なくとも該半導体素子接続パッドの上面全面を底面とする凹部を有するソルダーレジスト層を形成する工程とを行なうことを特徴とする配線基板の製造方法。
上面に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部にめっき層から成る円形の半導体素子接続パッドを格子状の並びに形成するとともに前記搭載部の外側の上面にめっき層から成る電子部品接続パッドを形成する工程と、前記絶縁基体上に前記半導体素子接続パッドおよび前記電子部品接続パッドを完全に埋めるソルダーレジスト層用の樹脂層を被着するとともに該樹脂層を部分的に除去して前記半導体素子接続パッドの側面および前記電子部品接続パッドの側面を覆うとともに少なくとも前記半導体素子接続パッドの上面全面を底面とする凹部および前記電子部品接続パッドの上面中央部を露出させる開口部を有するソルダーレジスト層を形成する工程とを行なうことを特徴とする配線基板の製造方法。
前記凹部は、前記搭載部に対応する領域全体を前記底面とし、側壁が前記搭載部を取り囲むように形成されることを特徴とする請求項５または６記載の配線基板の製造方法。
前記凹部は、前記半導体素子接続パッドの各々に対応して個別に形成されることを特徴とする請求項５または６記載の配線基板の製造方法。