KR20180015192A - 전자 부품의 제조 방법 및 처리 시스템 - Google Patents

전자 부품의 제조 방법 및 처리 시스템 Download PDF

Info

Publication number
KR20180015192A
KR20180015192A KR1020177037863A KR20177037863A KR20180015192A KR 20180015192 A KR20180015192 A KR 20180015192A KR 1020177037863 A KR1020177037863 A KR 1020177037863A KR 20177037863 A KR20177037863 A KR 20177037863A KR 20180015192 A KR20180015192 A KR 20180015192A
Authority
KR
South Korea
Prior art keywords
component
mask portion
holder
mask
electronic component
Prior art date
Application number
KR1020177037863A
Other languages
English (en)
Other versions
KR102044411B1 (ko
Inventor
다카시 카게야마
테츠야 시마다
코지 다카하시
유우 나카무타
마나부 하라다
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20180015192A publication Critical patent/KR20180015192A/ko
Application granted granted Critical
Publication of KR102044411B1 publication Critical patent/KR102044411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

본 발명의 일 형태에 따른 전자 부품의 제조 방법은, 복수의 돌기 전극(103)이 설치되는 전극 형성 영역을 가지는 제1 면과, 상기 제1 면과는 반대측의 제2 면과, 상기 제1 면과 상기 제2 면과의 사이에 설치된 측주면을 가지는 부품 본체(110)를 준비하고, 상기 제1 면의 적어도 주연부에, 상기 전극 형성 영역을 둘러싸는 마스크부 M1을 상기 복수의 돌기 전극의 높이 이상의 높이로 형성하고, 부품 보지(保持)용의 홀더 상의 점착층(30)에, 상기 마스크부를 통해 상기 제1 면을 접착시키고, 상기 부품 본체에 상기 제2 면 및 상기 측주면을 피복하는 보호막(105)을 형성하고, 상기 제1 면으로부터 상기 마스크부 M1을 제거한다.

Description

전자 부품의 제조 방법 및 처리 시스템
본 발명은, 예를 들면, 보호막을 가지는 전자 부품의 제조 방법 및 그 전자 부품을 제조하기 위한 처리 시스템에 관한 것이다.
근래, 전자 기기의 소형화, 고기능화에 따라, 내장되는 각종 전자 부품에도 한층 더 소형화, 고기능화가 요구되고 있다. 이러한 요구에 부응하기 위해, 예를 들면, 전자 부품의 한층 더 고밀도 실장화가 진행되고 있다.
한편, 피처리물인 단수 또는 복수의 워크를 캐리어에 탑재하고, 상기 캐리어를 복수의 공정으로 순차적으로 반송(搬送)하면서, 워크를 처리하는 기술이 널리 알려져 있다. 이 경우, 캐리어 위에서 워크를 보지(保持)할 수 있고, 또한, 캐리어에 대한 워크의 탈착(脫着)을 용이하게 실시할 수 있는 것이 요망된다. 예를 들면, 하기의 특허문헌 1에는, 캐리어 판과, 이 캐리어 판 위에 설치된 점착층을 갖추고, 점착층에서 워크를 탈착이 자유롭게 점착 보지(保持)하는 것이 가능하게 구성된 캐리어 치구(治具, jig)가 기재되어 있다.
[특허문헌 1] 일본 특개 2007-329182호 공보
전자 부품의 고밀도 실장화에는, 개개의 전자 부품의 실장 스페이스의 저감이 필수가 되고 있다. 이 때문에 근년에 있어서는 BGA(Ball Grid Array)/CSP(Chip Size Package) 등과 같이, 부품의 저면(底面)(실장면)에 복수의 돌기 전극(범프)이 그리드 상(狀)으로 배열된 표면 실장 부품이 주류가 되고 있다.
그렇지만, 상기 점착층을 갖춘 캐리어를 이용해, 이런 종류의 전자 부품을 점착 보지하려고 하면, 돌기 전극이 부품 본체와 점착층과의 접착을 저해해 버리기 때문에, 충분한 밀착 강도를 얻지 못하고, 반송(搬送) 도상(途上)에 캐리어로부터 전자 부품이 탈락할 우려가 있다. 또한, 이 부품 본체의 표면에 보호막을 형성하려고 하면, 부품 본체와 점착층과의 극간(隙間)을 통해 성막 재료가 부품 본체의 저면에 회입(回入)해 부착되고, 이것이 원인으로 돌기 전극의 불량이 생길 우려가 있었다.
한편, 예를 들면 점착층이 쿠션성을 가지는 경우, 돌기 전극이 점착층에 잠기기 때문에, 부품 본체와 점착층과의 접촉 면적을 크게 하는 것이 가능해진다. 그렇지만 이 경우, 돌기 전극 뿐만 아니라, 부품 본체의 저면도 점착층에 잠기기 때문에, 부품 본체의 측주면(側周面)의 저부가 점착층으로 덮여서, 상기 측주면의 저부에 보호막을 적절히 형성하는 것이 곤란해진다. 게다가, 성막 후, 점착층으로부터 부품을 떼어낼 때에, 상기 측주면에 형성된 보호막이 박리되어 버리는 경우가 있었다.
이상과 같은 사정을 감안하여, 본 발명의 목적은, 돌기 전극에의 막의 부착을 방지하면서, 부품 본체의 측주면의 전역에 보호막을 형성하는 것이 가능한 전자 부품의 제조 방법 및 처리 시스템을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 한 형태에 따른 전자 부품의 제조 방법은, 복수의 돌기 전극이 설치되는 전극 형성 영역을 가지는 제1 면과, 상기 제1 면과는 반대측의 제2 면과, 상기 제1 면과 상기 제2 면과의 사이에 설치된 측주면(側周面)을 가지는 부품 본체를 준비하는 것을 포함한다. 상기 제1 면의 적어도 주연부에, 상기 전극 형성 영역을 둘러싸는 마스크부가 상기 복수의 돌기 전극의 높이 이상의 높이로 형성된다. 부품 보지용의 홀더 상의 점착층에, 상기 마스크부를 통해 상기 제1 면이 접착된다. 상기 부품 본체에 상기 제2 면 및 상기 측주면을 피복하는 보호막이 형성된다. 상기 제1 면으로부터 상기 마스크부가 제거된다.
상기 방법에서는, 부품 본체의 제1 면의 적어도 주연부에, 상기 전극 형성 영역을 둘러싸는 마스크부가 상기 복수의 돌기 전극의 높이 이상의 높이로 형성된다. 이 때문에, 홀더에의 부품 본체의 접착 공정에서는, 부품 본체와 점착층과의 사이에 극간(隙間)이 형성되지 않고, 또한 부품 본체가 점착층에 잠기지(沈入) 않고, 부품 본체가 점착층에 높은 평면도로, 또한 충분한 접촉 면적으로 접착되게 된다. 이에 따라, 돌기 전극에의 막의 부착을 방지하면서, 부품 본체의 측주면의 전역에 보호막을 형성하는 것이 가능해진다.
상기 마스크부는, 상기 제1 면의 주연부에, 절연성(絶緣性) 재료 또는 도전성(導電性) 재료를 도포하는 것으로 형성되어도 무방하다. 이 예에서는, 상기 마스크부는, 전극 형성 영역 내의 복수의 돌기 전극을 제1 면 내에서 둘러싸도록 구형(矩形) 환상(環狀)으로 형성된다.
혹은, 상기 마스크부는, 상기 제1 면의 주연부 및 상기 전극 형성 영역에, 절연성 재료 또는 도전성 재료를 도포하는 것으로 형성되어도 무방하다. 이 예에서는, 상기 마스크부는, 전극 형성 영역 내의 복수의 돌기 전극을 공간적으로 둘러싸는 보호층과 같은 형태로 형성된다. 게다가, 마스크부와 홀더 상의 점착층과의 접촉 면적을 한층 증가시킬 수 있기 때문에, 부품 본체에의 점착 보지력을 높일 수 있다.
혹은, 상기 마스크부는, 상기 제1 면의 주연부에, 상기 전극 형성 영역을 피복하는 변형 가능한 필름재의 주연부를 접착하는 것으로 형성되어도 무방하다. 이 예에서는, 상기 마스크부는, 전극 형성 영역 내의 복수의 돌기 전극을 공간적으로 둘러싸는 커버와 같은 형태로 형성된다. 이 예에서도, 마스크부와 홀더 상의 점착층과의 접촉 면적을 한층 증가시킬 수 있기 때문에, 부품 본체에의 점착 보지력을 높일 수 있다.
전형적으로는, 상기 제조 방법에서는, 복수 개의 전자 부품이 동시에 제조된다. 즉, 상기 점착층에는, 복수 개의 부품 본체가 접착되고, 상기 보호막은, 상기 복수 개의 부품 본체에 일괄(一括)해서 형성된다. 이에 따라, 생산성의 향상을 도모할 수 있게 된다.
상기 제조 방법은, 상기 부품 본체를 상기 점착층으로부터 박리(剝離)한 후, 게다가, 상기 홀더 상의 상기 점착층이 바꿔 붙여져도 무방하다. 이에 따라, 동일한 홀더를 이용해 전자 부품의 제조가 가능해짐과 동시에, 부품 본체에 대한 점착(粘着) 보지력(保持力)을 안정되게 유지할 수 있다.
한편, 본 발명의 일 형태에 따른 처리 시스템은, 복수의 돌기 전극이 설치되는 전극 형성 영역을 가지는 제1 면과, 상기 제1 면과는 반대측의 제2 면과, 상기 제1 면과 상기 제2 면과의 사이에 설치된 측주면을 가지는 전자 부품을 처리하는 처리 시스템에 있어서, 마스크 형성부와, 마운트부와, 성막부를 구비한다.
상기 마스크 형성부는, 상기 제1 면의 적어도 주연부에, 상기 전극 형성 영역을 둘러싸는 마스크부를 상기 복수의 돌기 전극의 높이 이상의 높이로 형성한다.
상기 마운트부는, 부품 보지용의 홀더 상의 점착층에, 상기 마스크부를 통해 상기 제1 면을 접착시킨다.
상기 성막부는, 상기 홀더를 수용 가능한 성막실을 가지고, 상기 제2 면 및 상기 측주면에 보호막을 형성한다.
이상에서 설명한 것처럼, 본 발명에 의하면, 돌기 전극에의 막의 부착을 방지하면서, 부품 본체의 측주면의 전역에 보호막을 형성할 수 있다.
도 1은 제조 대상인 전자 부품의 구성을 나타내는 개략 측단면이다.
도 2는 상기 전자 부품을 제조하기 위한 처리 시스템의 개략 블록도이다.
도 3은 상기 처리 시스템을 이용한 전자 부품의 제조 방법을 설명하는 공정 플로우이다.
도 4는 보호막의 형성 전의 전자 부품(부품 본체)을 개략적으로 나타내는 사시도 및 측면도이다.
도 5는 상기 부품 본체의 저면도이다.
도 6은 본 발명의 제1 실시 형태에서의 마스크부의 구성을 나타내는 부품 본체의 저면도이다.
도 7은 동(同) 부품 본체의 측단면도이다.
도 8은 마운트 공정에서 사용되는 홀더의 개략 평면도이다.
도 9는 상기 홀더의 구조 및 상기 부품 본체의 마운트 형태를 설명하는 주요부의 개략 측단면도이다.
도 10은 상기 홀더 상의 부품 본체에 보호막이 형성된 양태를 나타내는 주요부의 개략 측단면도이다.
도 11은 비교 예에 따른 전자 부품의 제조 방법을 설명하는 주요부의 개략 측단면도이다.
도 12는 상기 부품 본체의 회수 공정을 설명하는 주요부의 측단면도이다.
도 13은 점착 시트로부터 상기 부품 본체를 분리하기 위한 치구의 구성을 설명하는 개략 측단면도이다.
도 14는 본 발명의 제2 실시 형태에서의 마스크부의 구성을 나타내는 부품 본체의 저면도이다.
도 15는 동(同) 측단면도이다.
도 16은 본 발명의 제3의 실시 형태에서의 마스크부의 구성을 나타내는 부품 본체의 측단면도이다.
도 17은 상기 마스크부의 형성 방법을 설명하는 모식도이다.
이하, 도면을 참조하면서, 본 발명의 실시 형태를 설명한다.
＜제1 실시 형태＞
도 1은, 제조 대상인 전자 부품의 구성을 나타내는 개략 측단면이다.
도 1에 도시한 것처럼, 제조 대상인 전자 부품(100)은, BGA/CSP 타입의 반도체 패키지 부품으로 구성된다. 전자 부품(100)은, 반도체 칩(101)과, 반도체 칩(101)과 전기적으로 접속된 배선 기판(102)과, 배선 기판(102)의 이면에 그리드 상으로 배열된 복수의 범프(돌기 전극)(103)와, 반도체 칩(101)을 봉지(封止)하는 수지체(104)와, 수지체(104)의 상면 및 측주면을 피복하는 보호막(105)을 가진다.
덧붙여, 이해를 용이하게 하기 위해, 범프(103)는 약간 과장해서 도시되어 있고, 그 수나 크기, 형상 등은 실제의 것과 다른 경우가 있다(이하의 각 도에서도 마찬가지).
도 2는, 전자 부품(100)을 제조하기 위한 처리 시스템(10)의 개략 블록도이다. 처리 시스템(10)은, 전자 부품(100)의 제조 공정의 하나인 보호막(105)의 성막 처리에 이용된다.
도 2에 도시한 것처럼, 처리 시스템(10)은, 마스크 형성부(11)와, 마운트부(12)와, 성막부(13)와, 가열부(14)와, 부품 취출부(15)와, 점착층 첩체부(16)를 가진다.
도 3은, 처리 시스템(10)을 이용한 전자 부품(100)의 제조 방법을 설명하는 공정 플로우이다.
도 3에 도시한 것처럼, 본 실시 형태에 따른 전자 부품(100)의 제조 방법은, 부품 본체의 준비 공정(ST01)과, 마스크부 형성 공정(ST02)과, 마운트 공정(ST03)과, 성막 공정(ST04)과, 부품 회수 공정(ST05)을 가진다.
[부품 본체 준비 공정]
도 4A∼C는 각각, 보호막(105)의 형성전의 전자 부품(이하, 부품 본체(110)라고 한다)을 나타내는 상면 사시도, 저면 사시도 및 측면도이다.
부품 본체(110)는, 도 4A∼C에 도시한 것처럼, 개략 직방체 형상으로 형성되어 복수의 범프(103)가 설치되는 저면(底面)(111)(제1 면)과, 저면(111)과는 반대측의 천면(天面)(112)(제2 면)과, 저면(111)과 천면(天面)(112)과의 사이에 설치된 측주면(113)을 가진다. 저면(111)은, 배선 기판(102)의 이면(裏面)에 상당하고, 천면(天面)(112)은 수지체(104)의 상면에 상당하고, 측주면(113)은 수지체(104) 및 배선 기판(102) 각각의 4 측면에 상당한다.
이러한 부품 본체(110)는, 전형적으로는, 보호막(105)의 성막 공정의 전에, 미리 제조되지만, 부품 본체(110)는, 외부에서 제조된 것이어도 무방하고, 시판품이어도 무방하다. 부품 본체(110)의 크기도 특별히 한정되지 않고, 예를 들면, 평면 형상이 3 mm∼25 mm 사방의 것이 적용된다.
[마스크부 형성 공정]
도 5는, 부품 본체(110)의 저면도, 도 6은, 마스크부 M1이 형성된 부품 본체(110)의 저면도, 도 7은 그 측단면도이다.
마스크부 형성 공정(ST02)에서는, 부품 본체(110)의 저면(111)에 마스크부 M1이 형성된다. 마스크부 M1은, 저면(111)의 적어도 주연부에, 복수의 범프(103)가 설치되는 전극 형성 영역을 둘러싸도록 범프(103)의 높이(예를 들면 100 ㎛) 이상의 높이로 형성된다.
도 5에 도시한 것처럼, 부품 본체(110)의 저면(111)은, 복수의 범프(103)가 설치되는 전극 형성 영역 R1를 가진다. 저면(111)의 주연부는, 전극 형성 영역 R1과, 저면(111)의 외주연부 EP와의 사이에 위치하는 구형 환상의 외주 영역 R2를 말한다. 본 실시 형태에서, 마스크부 M1은, 저면(111)의 외주 영역 R2에 형성되어, 전극 형성 영역 R1을 둘러싸는 구형 환상의 형상을 나타낸다. 그리고, 마스크부 M1은, 도 7에 도시한 것처럼, 복수의 범프(103)와 동등 이상의 높이로 부품 본체(110)의 저면(111)에 형성된다.
마스크부 M1의 형성 영역은, 저면(111)에서 전극 형성 영역 R1를 둘러싸는 것이 가능하면 특별히 한정되지 않고, 도 6에 나타낸 것처럼 외주 영역 R2의 전역에 마스크부 M1이 형성되는 예 뿐만 아니라, 외주 영역 R2의 일부의 영역에 마스크부 M1이 형성되는 것이어도 무방하다.
마스크부 M1은, 절연성의 수지 재료로 구성된다. 수지 재료로서는, 예를 들면, 실리콘 수지, 에폭시 수지, 페놀 수지 등, 예를 들면 100 ℃ 이상의 내열성을 가지는 수지 재료가 이용된다. 수지 재료의 경화형(硬化型)도 특별히 한정되지 않고, 자외선 경화형, 열 경화형, 2 액체 경화형, 건조형, 습기 경화형 등이 적용 가능하고, 그 중에서도, 자외선 경화형, 습기 경화형 등이 생산성의 점에서 유리하다.
마스크부 M1의 형성 방법도 특별히 한정되지 않으며, 전형적으로는, 도포법이 채용되지만, 이외에도, 인쇄법, 전사법 등이 적용 가능하다. 본 실시 형태에서는, 디스펜서 노즐을 이용한 도포법에 의해, 마스크부 M1이 형성된다.
마스크부 M1은, 전극 형성 영역 R1의 최외주에 위치하는 범프(103)군에 접촉해서 설치되어도 무방하고, 이들에 비접촉으로 설치되어도 무방하다. 마스크부 M1의 단면 형상도 특별히 한정되지 않고, 도시하는 원호 형상 외에, 구(矩) 형상 등이어도 무방하다. 본 실시 형태에서는, 도포법으로 마스크부 M1이 형성되기 때문에, 페이스트 상의 수지 재료의 표면 장력으로 도시하는 원호 형상으로 형성된다.
마스크부 형성 공정은, 처리 시스템(10)의 마스크 형성부(11)에서 실시된다. 부품 본체(110)는 마스크 형성부(11)에 공급되어, 개개의 부품 본체(110)에 또는 복수 개의 부품 본체(110)에 동시에, 마스크부 M1이 형성된다.
마스크 형성부(11)는, 예를 들면, 복수의 부품 본체(110)를 각각 저면(111)이 위를 향하도록 위치 결정해 지지하는 것이 가능한 트레이와, 상기 트레이에 지지된 부품 본체(110)의 저면(111)에 마스크부 M1을 순차 형성하는 단수 또는 복수의 디스펜서 노즐 등을 가진다. 마스크부 M1이 형성된 부품 본체(110)는, 상기 트레이에 지지된 상태에서, 마스크 형성부(11)로부터 마운트부(12)로 반송된다. 부품 본체(110)의 반송은, 벨트 컨베이어가 로봇 등을 이용한 자동 반송이어도 무방하고, 작업자에 의한 카세트 등을 이용한 운반 작업을 수반해도 무방하다.
[마운트 공정]
도 8은, 마운트 공정에서 사용되는 홀더(20)의 개략 평면도, 도 9는, 홀더(20)의 구조 및 부품 본체(110)의 마운트 형태를 설명하는 주요부의 개략 측단면도이다.
홀더(20)는, 부품 본체(110)를 보지(保持)하기 위한 것이다. 홀더(20)는, 도 8에 도시한 것처럼, 복수 개의 부품 본체(110)를 재치(載置)하는 것이 가능한 대략 구형의 평판 형상을 가진다. 홀더(20)는, 도 9에 도시한 것처럼, 알루미늄이나 스테인리스강 등의 금속 재료로 구성된 홀더 본체(21)와, 홀더 본체(21)의 표면에 적층된 열전도 시트(22)를 가진다. 또한, 열전도 시트(22)를 생략한 구성을 채용해도 무방하다. 그리고, 홀더(20)의 표면(열전도 시트(22)의 표면)에는, 부품 본체(110)를 점착 보지(保持)하는 것이 가능한 점착 시트(30)(점착층)가 첩착(貼着)되고 있다.
점착 시트(30)는, 예를 들면 양면 점착 테이프로 구성되어, 부품 본체(110)와 열전도 시트(22)와의 사이를 상호 접착시킨다. 점착 시트(30)의 두께는 특별히 한정되지 않고, 예를 들면, 20㎛∼200㎛로 한다. 점착 시트(30)가 너무 얇으면, 부품 본체(110)와의 충분한 점착 보지력을 확보하는 것이 곤란해진다. 여기서, 충분한 점착 보지력이란, 예를 들면, 홀더(20)를 상하 반전시키거나, 홀더(20)에 소정 이상의 가속도가 더해지거나 했을 때에도, 부품 본체(110)가 점착 시트(30)로부터 탈락하지 않을 정도의 크기로 한다.
한편, 점착 시트(30)가 너무 두꺼우면, 두께 방향으로의 탄력성이 높아지기 때문에, 마운트 시에 부품 본체(110)가 점착 시트(30)의 내부에 잠기기 쉬워진다. 따라서, 점착 시트(30)는, 부품 본체(110)에 대해 충분한 점착 보지력을 확보하면서, 부품 본체(110)가 그 자중(自重)에 의해 점착 시트(30) 내로 잠기지 않을 정도의 두께로 형성되는 것이 바람직하다.
점착 시트(30)는, 예를 들면, 폴리이미드, PET(폴리에틸렌 테레프탈레이트) 등의 수지 재료로 구성된 기재와, 그 양면에 아크릴계 수지나 실리콘계 수지 등으로 구성된 점착층과의 적층 구조를 가진다. 혹은, 점착 시트(30)는, 단일층으로 된 접착성의 수지 재료로 구성된다.
본 실시 형태에서, 점착 시트(30)는, 홀더(20)에 대해 박리 가능하게 구성된다. 구체적으로는, 점착 시트(30)는, 상온에서는 소정의 점착력을 보지(保持)하고, 소정 온도(예를 들면, 120 ℃)로 가열했을 때에는 점착성이 저하하는 열 박리성의 점착제로 구성된다. 이외에도, 점착 시트(30)로서, 예를 들면 자외선의 조사로 점착성이 저하하는 특성을 갖춘 점착제가 이용되어도 무방하다. 혹은, 홀더(20)와의 박리성을 높이기 위해, 홀더(20)와의 계면에 박리 시트(도시 생략)가 개장(介裝)되고 있어도 무방하다.
마운트 공정(ST03)에서는, 홀더(20) 상의 점착 시트(30)에, 부품 본체(110)의 저면(111)이 마스크부 M1을 통해 접착된다.
본 실시 형태에서, 부품 본체(110)의 저면(111)에는, 범프(103)와 동등 이상의 높이의 마스크부 M1이, 돌기 형성 영역 R1을 둘러싸도록 구형 환상으로 형성되고 있다. 이 때문에, 도 9에 도시한 것처럼, 부품 본체(110)와 점착 시트(30)와의 사이에 극간(隙間)이 형성되지 않고, 부품 본체(110)가 점착 시트(30)에 접착된다. 따라서, 복수의 범프(103)는, 마스크부 M1에 의해 부품 본체(110)의 주위로부터 차폐된다. 이 때 각 범프(103)는, 점착 시트(30)에 접촉되어 있어도 무방하고, 접촉되어 있지 않아도 무방하다.
또한, 상기 구성의 마스크부 M1이 부품 본체(110)의 저면(111)에 설치되고 있기 때문에, 점착 시트(30)에 대한 접촉 상태로서, 범프(103) 만의 경우에서는 점(点) 접촉 상태였던 것이, 마스크부 M1의 존재에 의해 선(線) 접촉을 포함하는 상태로 된다. 이 때문에, 부품 본체(110)는, 점착 시트(30)에 잠기지 않고, 부품 본체(110)가 점착 시트(30)에 높은 평면도로, 또한 충분한 접촉 면적으로 접착된다. 이에 따라, 부품 본체(110)는, 수평한 자세로 유지된 상태로, 한편, 충분한 점착력으로, 홀더(20) 상의 점착 시트(30)에 보지(保持)된다.
마운트 공정은, 처리 시스템(10)의 마운트부(12)에서 실시된다. 마운트부(12)에서는, 도 8에 도시한 것처럼, 부품 본체(110)는, 트레이 T로부터 홀더(20)에 이재(移載)된다. 이 때, 부품 본체(110)는, 범프(103) 및 마스크부 M1이 설치된 저면(111)을 상향으로 한 상태에서, 점착 시트(30)와 대향하는 하향으로 한 상태(천면(天面)(112)을 상향으로 한 상태)로 자세 변환되고, 홀더(20)에 마운트 된다.
도 2에 있어서, 실선의 화살표는 부품 본체(110)의 흐름을 나타내고, 2점 쇄선의 화살표는 홀더(20)의 흐름을 나타내고 있다. 도 2에 도시한 것처럼, 마운트부(12)에는, 마스크 형성부(11)에서 마스크부 M1이 형성된 복수의 부품 본체(110)를 지지하는 트레이 T와, 표면에 점착 시트(30)가 첩착(貼着)된 홀더(20)가 각각 공급된다. 마운트부(12)는, 트레이 T로부터 홀더(20)에 부품 본체(110)를 개개로 또는 복수 개 동시에 이재하는 마운터를 가진다.
도 8에 도시한 것처럼, 홀더(20) 상으로는, 복수 개의 부품 본체(110)가 탑재된다. 탑재되는 부품 본체(110)의 수는 특별히 한정되지 않고, 예를 들면, 수십∼수백 개가 된다. 이들 복수 개의 부품 본체(110)는, 홀더(20)에 점착 보지된 상태에서, 마운트부(12)로부터 성막부(13)로 반송된다. 홀더(20)의 반송은, 벨트 컨베이어가 로봇 등을 이용한 자동 반송이어도 무방하고, 작업자에 의한 카세트 등을 이용한 운반 작업을 수반해도 무방하다(이하의 공정 간의 반송에 대해서도 마찬가지).
[성막 공정]
성막 공정(ST04)은, 처리 시스템(10)의 성막부(13)에서 실시된다. 성막부(13)는, 부품 본체(110)의 천면(天面)(112) 및 측주면(113)에 보호막(105)을 형성하기 위한 성막 장치를 가진다.
성막 공정에서는, 홀더(20)가 성막 장치에 장전 됨으로써, 부품 본체(110)의 천면(天面)(112) 및 측주면(113)에 보호막(105)이 형성된다. 도 10은, 홀더(20) 상의 부품 본체(110)에 보호막(105)이 형성된 양태를 나타내는 주요부의 개략 측단면도이다.
도 9에 도시한 것처럼, 보호막(105)은, 부품 본체(110)의 천면(天面)(112) 및 측주면(113)의 전역에 형성된다. 보호막(105)의 두께는 특별히 한정되지 않고, 예를 들면, 5㎛∼7㎛로 한다. 보호막(105)을 구성하는 재료도 특별히 한정되지 않고, 전형적으로는, 알루미늄, 티탄, 크롬, 동(銅), 아연, 몰리브덴, 니켈, 텅스텐, 탄탈럼(tantalum), 및 이들의 산화물 혹은 질화물 등이 적용된다.
이 때, 마스크부 M1은, 부품 본체(110)의 저면(111)과 점착 시트(30)와의 사이에 개재 함으로써, 복수의 범프(103)를 부품 본체(110)의 주위로부터 차폐하는 역할을 완수한다. 이 때문에, 성막 시, 성막 재료가 부품 본체(110)의 저면(111)에 회입(回入)하는 것이 방지되고, 따라서, 범프(103)로의 성막 재료의 부착이 효과적으로 저지된다.
게다가, 마스크부 M1에 의해, 부품 본체(110)가 점착 시트(30) 내에 잠기지 않고, 점착 시트(30)의 표면에 보지(保持)되고 있기 때문에, 측주면(113)의 저부는 점착 시트(30)의 표면으로부터 이간한 상태가 유지된다. 이에 따라, 보호막(105)은, 측주면(113)의 저부 뿐만 아니라, 마스크부 M1의 외주면에도 형성되게 된다.
그런데, 마스크부 M1을 형성하지 않고 부품 본체(110)의 표면에 보호막을 형성하는 방법에서는, 부품 본체(110)의 점착 보지력을 확보하기 위해, 예를 들면, 도 11A에 도시한 것처럼, 점착 시트(130)로서, 범프(103)의 압입에 의해 용이하게 변형되어 부품 본체(110)의 저면부(111)에 접착하는 것이 가능한 쿠션성이 높은 것을 이용할 필요가 있었다. 이 경우, 도 11A에 도시한 것처럼, 부품 본체(110)의 측주면(113)의 저부가 점착 시트(130)의 표면에 접촉하거나, 배선 기판(102)의 일부가 점착 시트(130)의 내부에 묻히거나 하게 된다. 이 상태로 성막하면, 도 11A에 도시한 것처럼, 측주면(113)의 저부와 점착 시트(130)와의 접촉부를 걸치도록 보호막(105)이 형성되게 된다. 이 때문에, 성막 후에 점착 시트(130)로부터 부품 본체(110)를 분리했을 때, 측주면(113)의 저부와 점착 시트(130)와의 접촉부를 경계로 해서 보호막(105)이 분단되기 때문에, 측주면(113)의 저부를 피복하는 보호막(105)이 벗겨지거나(도 11B의 P1부 참조), 측주면(113)의 저부의 일부가 성막되지 않거나 해서(도 11B의 P2부 참조), 보호막(105)의 성막 불량이 생기는 경우가 있었다.
이에 대해 본 실시 형태에 의하면, 부품 본체(110)의 저면(111)에 마스크부 M1이 형성되고 있기 때문에, 위에서 설명한 바와 같이, 측주면(113)의 저부 뿐만 아니라, 마스크부 M1의 외주면에도 보호막(105)이 형성되게 된다. 그 결과, 후의 부품 회수 공정(ST05)에 대하고, 부품 본체(110)를 점착 시트(30)로부터 분리할 때, 도 12에 도시한 것처럼, 부품 본체(110)의 저면(111)과, 마스크부 M1와의 접촉부를 경계로 해 보호막(105)이 분단되기 위해, 측주면(113)의 저부를 피복하는 보호막(105)이 벗겨지거나 측주면(113)의 저부의 일부가 성막 되지 않거나 하는 것이 없고, 측주면(113)의 전역을 확실히 보호막(105)으로 피복하는 것이 가능해진다.
상기 성막 장치에는, 전형적으로는, 스퍼터링 장치나 진공 증착 장치가 이용된다. 성막 장치로서는, 복수의 부품 본체(110)를 보지하는 홀더(20)를, 복수매 수용할 수 있는 배치(batch)식의 성막 장치가 바람직하다. 또한, 홀더(20) 상의 모든 부품 본체(110)의 표면(천면(天面)(112) 및 측주면(113))에 적정하게 보호막(105)을 형성하기 위해, 스퍼터링 음극 등의 성막원에 대해 홀더(20)를 성막실 내에서 회전, 요동 등, 상대 이동시키는 것이 가능하게 구성되는 것이 바람직하다. 이러한 성막 장치로서 예를 들면, 캐러셀 형(Carrousel-Type) 스퍼터링 장치가 적용 가능하다.
상기 성막 장치는, 홀더(20)를 지지하는 스테이지나 회전 드럼 등의 지지체를 가진다. 상기 지지체는, 전형적으로는, 냉각 매체가 순환 가능한 냉각 기구를 가지고 있어, 플라즈마나 증발원의 열로부터 보호할 목적으로, 상기 지지체에 지지되는 성막 대상물을 소정 온도 이하로 냉각 가능하게 구성된다. 본 실시 형태에서, 성막 대상물인 부품 본체(110)는, 점착 시트(30) 및 열전도 시트(22)를 통해 홀더 본체(21)에 지지된다. 이 때문에, 부품 본체(110)는 플라즈마 등의 열로부터 보호되는 한편, 점착 시트(30)에 대해서는 가열에 의한 점착력의 열화가 방지된다.
보호막(105)의 성막 후, 홀더(20)는, 성막부(13)로부터 가열부(14)로 반송된다.
[부품 회수 공정]
부품 회수 공정(ST05)에서는, 홀더(20)로부터 성막이 완료된 복수의 부품 본체(110)가 취출된다. 부품 회수 공정은, 처리 시스템(10)에서의 가열부(14)와 부품 취출부(15)에서 실시된다.
가열부(14)는, 성막이 완료된 복수의 부품 본체(110)가 탑재된 홀더(20)를 수용하고, 홀더(20)를 소정 온도(예를 들면 150 ℃)에 가열하는 것이 가능한 가열로를 가진다. 가열부(14)에서의 홀더(20)의 가열 공정은, 점착 시트(30)를 상기 소정 온도로 가열해서 그 점착력을 저하시킬 목적으로 실시된다. 상기 소정 온도는, 점착 시트(30)를 구성하는 열 박리성의 점착제의 종류에 따라 적절히 설정된다.
가열부(14)에서 소정 시간, 소정 온도로의 가열 처리를 한 후, 홀더(20)는, 부품 취출부(15)로 반송된다. 홀더(20)의 반송은, 벨트 컨베이어가 로봇등을 이용한 자동 반송이어도 무방하고, 작업자에 의한 카세트 등을 이용한 운반 작업을 수반해도 무방하다.
부품 취출부(15)에서, 점착 시트(30)는 홀더(20)(열전도 시트(22))로부터 박리된다. 점착 시트(30)는, 가열부(14)에서의 가열 처리에 의해 점착력이 저하되기 때문에, 홀더(20)로부터 용이하게 분리된다. 덧붙여, 점착 시트(30)의 박리 작업은, 부품 취출부(15)로의 반송 전에 실시되어도 무방하다.
다음으로, 부품 취출부(15)에서, 점착 시트(30)로부터 복수 개의 부품 본체(110)가 취출된다. 점착 시트(30)로부터 각 부품 본체(110)를 분리하기 위해, 예를 들면 도 13에 도시한 치구(40)가 이용된다. 도 13은, 치구(40)의 구성을 개략적으로 나타내는 측 단면도이다.
도 13에 도시한 것처럼, 치구(40)는, 판상(板狀)의 치구 본체(41)와, 치구 본체(41)의 표면에 설치된 복수의 부품 수용부(42)와, 치구 본체(31)의 내부에 설치되어, 각 부품 수용부(42)와 흡인구(43)와의 사이를 연락(連絡)하는 통로부(43)를 가진다. 복수의 부품 수용부(42)는, 점착 시트(30) 상의 복수의 부품 본체(110)의 수, 위치, 형상 등에 대응하도록 설치되고 있다. 따라서, 점착 시트(130)를 상하 반전시킴으로써, 점착 시트(130) 상의 복수의 부품 본체(110)가 각 부품 수용부(42)로 각각 수용 가능해진다. 그리고, 흡인구(43)를 통해 도시하지 않은 흡입 펌프(진공 펌프)에 의해 통로부(43)를 배기 함으로써, 각 부품 본체(110)는, 각 부품 수용부(42)에 흡착 보지(保持)된다. 이 상태를 유지하면서, 점착 시트(30)가 각 부품 본체(110)로부터 박리된다(도 12 참조). 마스크부 M1은, 점착 시트(30)에 접착된 채로, 각 부품 본체(110)로부터 제거된다.
덧붙여, 마스크부 M1이 부품 본체(110)와 함께 점착 시트(30)로부터 박리되는 경우에는, 예를 들면 도시하지 않는 점착 테이프를 치구(40) 상의 각 부품 본체(110)의 저면(111)에 붙인 후 다시 떼는 것에 의해, 마스크부 M1을 각 부품 본체(110)로부터 박리 제거하는 것이 가능하다.
이상과 같이 해서, 부품 본체(110)의 표면(천면(天面)(112) 및 측주면(113))에 보호막(105)이 형성된 전자 부품(100)이 제조된다. 그 후, 치구(40) 상에서의 각 전자 부품(100)에 대한 흡착 보지 작용이 해제된다. 그리고, 치구 본체(40)로부터 도시하지 않는 트레이 상으로 전자 부품(100)이 이재되어, 트레이 단위로, 전자 부품(100)이 회수 된다.
[점착층 바꿔 붙이기 공정]
한편, 상기 가열 공정 후, 점착 시트(30)가 벗겨내진 홀더(20)는, 처리 시스템(10)에서의 점착층 첩체부(16)로 반송된다.
점착층 첩체부(16)에서, 홀더(20)는, 필요에 따라 열전도 시트(22)의 표면의 세정 처리가 실시된 후, 그 위에 새로운 점착 시트(30)가 첩착된다. 그리고, 점착층 첩체부(16)로부터 마운트부(12)에 홀더(20)가 재반송된다. 이에 따라, 동일한 홀더(20)를 이용해 전자 부품(100)의 제조가 가능해짐과 동시에, 부품 본체(110)에 대한 점착 보지력을 안정되게 유지할 수 있다.
＜제2 실시 형태＞
도 14 및 도 15는, 본 발명의 제2 실시 형태에 따른 전자 부품의 제조 방법을 설명하는 도면이며, 마스크부의 형성 공정을 설명하는 부품 본체의 저면도 및 측단면도이다.
이하, 제1 실시 형태와 다른 구성에 대해 주로 설명하고, 상술의 실시 형태와 유사한 구성에 대해서는 유사한 부호를 교부해 그 설명을 생략 또는 간략화 한다.
본 실시 형태에서는, 부품 본체(210)의 저면(211)에 전극 형성 영역을 둘러싸도록 마스크부가 형성되는 점에서 제1 실시 형태와 공통되지만, 그 마스크부의 형태가 제1 실시 형태와 다르다.
즉, 본 실시 형태에서는, 저면(211)의 주연부 뿐만 아니라, 전극 형성 영역 내에도 절연성 재료가 도포되는 것으로, 복수의 범프(103)를 공간적으로 둘러싸는 보호층과 같은 형태로 마스크부 M2가 형성된다. 마스크부 M2는, 제1 실시 형태와 마찬가지로, 복수의 범프(103)의 높이와 동등 이상의 높이로 형성된다.
마스크부 M2의 형성 방법은 특별히 한정되지 않고, 제1 실시 형태와 마찬가지로 디스펜서 노즐을 이용한 도포법 이외에, 스크린 인쇄법이나 전사법 등의 각종 인쇄법이 적용 가능하다.
본 실시 형태에서도 상술의 제1 실시 형태와 마찬가지로, 범프(103)에의 막의 부착을 방지하면서, 부품 본체(210)의 측주면의 전역에 적정하게 보호막을 형성하는 것이 가능해진다. 특히, 본 실시 형태에 의하면, 부품 본체(210)의 저면(211) 전역에 마스크부 M2가 형성되는 것으로, 복수의 범프(103)가 마스크부 M2로 피복되기 때문에, 저면(211)이 평탄해진다. 이에 따라, 홀더(20) 상의 점착 시트(30)와의 밀착성을 향상시켜, 부품 본체(210)에의 점착 보지력을 높일 수 있다.
＜제3의 실시 형태＞
도 16은, 본 발명의 제3 실시 형태에 따른 전자 부품의 제조 방법을 설명하는 도면이며, 마스크부의 형성 공정을 설명하는 부품 본체의 측단면도이다.
이하, 제1 실시 형태와 다른 구성에 대해 주로 설명하고, 상술의 실시 형태와 유사한 구성에 대해서는 유사한 부호를 교부해 그 설명을 생략 또는 간략화 한다.
본 실시 형태에서는, 부품 본체(310)의 저면(311)에 전극 형성 영역을 둘러싸도록 마스크부가 형성되는 점에서 제1 실시 형태와 공통되지만, 그 마스크부의 형태가 제1 실시 형태와 다르다.
즉, 본 실시 형태에서는, 마스크부 M3은, 부품 본체(310)의 저면(311)의 주연부에, 전극 형성 영역을 피복하는 변형 가능한 필름재 F의 주연부를 접착 함으로써 형성된다. 따라서, 마스크부 M3은, 전극 형성 영역 내의 복수의 범프(103)를 공간적으로 둘러싸는 커버와 같은 형태로 형성된다. 이 경우, 마스크부 M3은, 복수의 범프(103)의 높이를 넘는 높이로 저면(311)에 형성되게 된다.
마스크부 M3를 구성하는 필름재 F는, 부품 본체(310)의 저면(311)과 동등 또는 그 이상의 면적을 가지는 구형의 필름이며, 폴리이미드나 폴리테트라 플루오로에틸렌(Polytetrafluoroethylene) 등의 내열성을 가지는 플라스틱 필름으로 구성된다. 필름재 F의 두께도 특별히 한정되지 않으며, 예를 들면, 20㎛∼50㎛의 것이 이용된다.
필름재 F를 이용한 마스크부 M3의 형성에는, 예를 들면 도 17A에 모식적으로 도시한 거푸집(型樺) D가 이용된다. 거푸집 D의 상면에는, 부품 본체(310)의 바닥(311)(혹은 필름재 F) 보다 작고, 복수의 범프(103)를 수용 가능한 구형의 개구부 Ds가 형성되고 있다. 이 개구부 Ds에 필름재 F를 사이에 두고 부품 본체(310)의 저면(311)이 대향 배치된 후, 도 17B에 도시한 것처럼 부품 본체(310)가 거푸집 D의 상면에 압부(押付)된다.
전형적으로는, 필름재 F의 상면 주연부(周緣部), 혹은 부품 본체(310)의 저면(311) 주연부에, 필름재 F와 저면(311)을 상호 접착하는 접착제가 도포된다. 이에 따라, 거푸집 D 상면에의 부품 본체(310)의 압부(押付) 시, 필름재 F의 주연부가, 부품 본체(310)의 저면(311)의 주연부에 접합된다. 필름재 F는, 전형적으로는, 그 상면이 각 범프(103)의 선단에 접촉하도록 적당한 장력이 가해진다. 또한, 필름재 F의 접합 시에, 필름재 F의 주름(皺)의 발생을 억제하기 위해, 예를 들면 필름재의 네 귀퉁이에 노치(切入)(슬릿)가 형성되어도 무방하다.
본 실시 형태에 대해도 상술의 제1 실시 형태와 마찬가지로, 범프(103)에의 막의 부착을 방지하면서, 부품 본체(310)의 측주면의 전역에 적정하게 보호막을 형성하는 것이 가능해진다. 또한, 본 실시 형태에 의하면, 제2 실시 형태와 마찬가지로, 부품 본체(310)의 저면(311) 전역에 마스크부 M3이 형성 됨으로써, 복수의 범프(103)가 마스크부 M3로 피복되기 때문에, 저면(311)이 평탄해진다. 이에 따라, 홀더(20) 상의 점착 시트(30)와의 밀착성을 향상시켜, 부품 본체(310)에의 점착 보지력을 높일 수 있다.
이상, 본 발명의 실시 형태에 대해 설명했지만, 본 발명은 상술의 실시 형태로만 한정되는 것은 아니고 여러 가지 변경을 더할 수 있음은 물론이다.
예를 들면 이상의 실시 형태에서는, 마스크부 M1∼M3은 절연성의 재료로 구성되었지만, 이에 한정되지 않고, 금속 페이스트의 경화물이나 금속 필름 등의 도전성 재료로 구성되어도 무방하다.
10 … 처리 시스템
11 … 마스크 형성부
12 … 마운트부
13 … 성막부
15 … 부품 취출부
16 … 점착층 첩체부
20 … 홀더
30 … 점착 시트
100 … 전자 부품
103 … 범프
105 … 보호막
110, 210, 310 … 부품 본체
M1∼M3 … 마스크부

Claims (9)

  1. 복수의 돌기 전극이 설치되는 전극 형성 영역을 가지는 제1 면과, 상기 제1 면과는 반대측의 제2 면과, 상기 제1 면과 상기 제2 면과의 사이에 설치된 측주면(側周面)을 가지는 부품 본체를 준비하고,
    상기 제1 면의 적어도 주연부에, 상기 전극 형성 영역을 둘러싸는 마스크부를 상기 복수의 돌기 전극의 높이 이상의 높이로 형성하고,
    부품 보지(保持)용의 홀더 상의 점착층에, 상기 마스크부를 통해 상기 제1 면을 접착시키고,
    상기 부품 본체에 상기 제2 면 및 상기 측주면을 피복하는 보호막을 형성하고,
    상기 제1 면으로부터 상기 마스크부를 제거하는
    전자 부품의 제조 방법.
  2. 제1항에 있어서,
    상기 마스크부는, 상기 제1 면의 주연부에, 절연성 재료를 도포하는 것으로 형성되는
    전자 부품의 제조 방법.
  3. 제1항에 있어서,
    상기 마스크부는, 상기 제1 면의 주연부 및 상기 전극 형성 영역에, 절연성 재료를 도포하는 것으로 형성되는
    전자 부품의 제조 방법.
  4. 제1항에 있어서,
    상기 마스크부는, 상기 제1 면의 주연부에, 상기 전극 형성 영역을 피복하는 변형 가능한 필름재의 주연부를 접착하는 것으로 형성되는
    전자 부품의 제조 방법.
  5. 제1항에 있어서,
    상기 마스크부는, 상기 제1 면의 주연부에, 도전성 재료를 도포하는 것으로 형성되는
    전자 부품의 제조 방법.
  6. 제1항에 있어서,
    상기 마스크부는, 상기 제1 면의 주연부 및 상기 전극 형성 영역에, 도전성 재료를 도포하는 것으로 형성되는
    전자 부품의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 부품 본체는, 복수 개의 부품 본체를 포함하고,
    상기 점착층에는, 상기 복수 개의 부품 본체가 접착되고,
    상기 보호막은, 상기 복수 개의 부품 본체에 일괄해 형성되는
    전자 부품의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 부품 본체를 상기 점착층으로부터 박리한 후, 게다가 상기 홀더 상의 상기 점착층을 바꿔 붙이는
    전자 부품의 제조 방법.
  9. 복수의 돌기 전극이 설치되는 전극 형성 영역을 가지는 제1 면과, 상기 제1 면과는 반대측의 제2 면과, 상기 제1 면과 상기 제2 면과의 사이에 설치된 측주면을 가지는 전자 부품을 처리하는 처리 시스템에 있어서,
    상기 제1 면의 적어도 주연부에, 상기 전극 형성 영역을 둘러싸는 마스크부를 상기 복수의 돌기 전극의 높이 이상의 높이로 형성하는 구성된 마스크 형성부와,
    부품 보지용의 홀더 상의 점착층에, 상기 마스크부를 통해 상기 제1 면을 접착시키는 마운트부와,
    상기 홀더를 수용 가능한 성막실을 가지고, 상기 제2 면 및 상기 측주면에 보호막을 형성하는 성막부
    를 구비하는 처리 시스템.
KR1020177037863A 2015-08-26 2016-08-17 전자 부품의 제조 방법 및 처리 시스템 KR102044411B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-166389 2015-08-26
JP2015166389 2015-08-26
PCT/JP2016/073973 WO2017033808A1 (ja) 2015-08-26 2016-08-17 電子部品の製造方法および処理システム

Publications (2)

Publication Number Publication Date
KR20180015192A true KR20180015192A (ko) 2018-02-12
KR102044411B1 KR102044411B1 (ko) 2019-11-13

Family

ID=58100123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177037863A KR102044411B1 (ko) 2015-08-26 2016-08-17 전자 부품의 제조 방법 및 처리 시스템

Country Status (6)

Country Link
US (1) US10586712B2 (ko)
JP (1) JP6439053B2 (ko)
KR (1) KR102044411B1 (ko)
CN (1) CN107836040B (ko)
TW (1) TWI645502B (ko)
WO (1) WO2017033808A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103125B2 (en) * 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
JP7320932B2 (ja) * 2017-11-10 2023-08-04 芝浦メカトロニクス株式会社 成膜装置及び部品剥離装置
KR102176972B1 (ko) * 2017-11-10 2020-11-10 시바우라 메카트로닉스 가부시끼가이샤 성막 장치 및 부품 박리 장치
JP7000129B2 (ja) * 2017-11-15 2022-01-19 芝浦メカトロニクス株式会社 成膜装置
JP6935306B2 (ja) * 2017-11-16 2021-09-15 芝浦メカトロニクス株式会社 成膜装置
CN114096413A (zh) * 2019-07-05 2022-02-25 昭和电工材料株式会社 电子零件用载体膜及载体膜的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP2003347441A (ja) * 2002-05-22 2003-12-05 Sharp Corp 半導体素子、半導体装置、及び半導体素子の製造方法
JP2005116957A (ja) * 2003-10-10 2005-04-28 Lintec Corp 半導体装置の製造方法
JP2007329182A (ja) 2006-06-06 2007-12-20 Shin Etsu Polymer Co Ltd キャリア治具及びその製造方法
JP2014175853A (ja) * 2013-03-08 2014-09-22 Seiko Instruments Inc パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP2015115559A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法および半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677055A (zh) * 2008-09-18 2010-03-24 高宏明 圆片研磨工艺
CN102194769A (zh) 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
CN102270586A (zh) 2010-06-03 2011-12-07 宏宝科技股份有限公司 半导体元件的封装方法
JP5810958B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
CN104752189A (zh) 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种wlcsp晶圆背面减薄工艺
TW201626531A (zh) * 2015-01-14 2016-07-16 鈺橋半導體股份有限公司 中介層嵌置於加強層中之線路板及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP2003347441A (ja) * 2002-05-22 2003-12-05 Sharp Corp 半導体素子、半導体装置、及び半導体素子の製造方法
JP2005116957A (ja) * 2003-10-10 2005-04-28 Lintec Corp 半導体装置の製造方法
JP2007329182A (ja) 2006-06-06 2007-12-20 Shin Etsu Polymer Co Ltd キャリア治具及びその製造方法
JP2014175853A (ja) * 2013-03-08 2014-09-22 Seiko Instruments Inc パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP2015115559A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
KR102044411B1 (ko) 2019-11-13
JP6439053B2 (ja) 2018-12-19
CN107836040B (zh) 2020-06-05
US20180254192A1 (en) 2018-09-06
US10586712B2 (en) 2020-03-10
TW201724341A (zh) 2017-07-01
WO2017033808A1 (ja) 2017-03-02
CN107836040A (zh) 2018-03-23
JPWO2017033808A1 (ja) 2018-05-24
TWI645502B (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
JP6439053B2 (ja) 電子部品の製造方法および処理システム
TWI713128B (zh) 工件保持體及成膜裝置
JP5572353B2 (ja) 保護テープ剥離方法およびその装置
KR20030028391A (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
JP6745136B2 (ja) 電子部品の製造方法および処理システム
KR101861891B1 (ko) 접합 방법 및 접합 시스템
JP2004241568A (ja) 基板脱着装置、基板脱着方法及び基板処理システム
JP5528405B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
US20210197543A1 (en) Detachment device
US11373888B2 (en) Protective member forming method and protective member forming apparatus
KR20190055743A (ko) 성막 장치 및 매립 처리 장치
KR20190053796A (ko) 성막 장치 및 부품 박리 장치
JP7132198B2 (ja) 成膜装置及び埋込処理装置
JP2010073884A (ja) 半導体ウェーハ用治具及び半導体装置の製造方法
CN111052313A (zh) 基板处理方法
JP6698337B2 (ja) 半導体ウェハの保持方法及び半導体デバイスの製造方法
KR101757764B1 (ko) 반도체 패키지 테이프 자동 제거 장치
JPH11297720A (ja) 電子部品装置の製造方法と製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant