CN102270586A

CN102270586A - 半导体元件的封装方法

Info

Publication number: CN102270586A
Application number: CN2010101960984A
Authority: CN
Inventors: 张文雄
Original assignee: HONGBAO TECHNOLOGY CO LTD
Current assignee: Yigfebos Youle LLC
Priority date: 2010-06-03
Filing date: 2010-06-03
Publication date: 2011-12-07

Abstract

本发明为一种半导体元件的封装方法。首先，提供含有多个管芯的晶片，且在晶片的有源面粘置载板。然后在每一个管芯中形成贯穿晶片的多个开口。之后，在晶片的背面与开口侧壁顺应性形成绝缘层。接着，形成金属层以覆盖绝缘层与开口底部。随后，形成图案化保护层以覆盖金属层，且暴露出每一个管芯的开口外侧的部分金属层。继之，移除此载板，且切割晶片以分离出多个管芯。然后，再提供具有多个封装单元区的透明基板，且每一个封装单元区的周边形成有间隔层。接着，挑选这些管芯中的良品管芯，且置于每一个封装单元区的间隔层上。

Description

半导体元件的封装方法

技术领域

本发明涉及一种半导体元件的封装方法，且特别是涉及一种可提高封装成品良率的影像感测元件的封装方法。

背景技术

影像感测元件用以将接收到的光信号转换为电信号，其主要应用于各种数字影像电子产品中。随着数字影像电子产品持续朝轻、薄、短、小、高速化与高功能化的发展趋势，对于降低封装成本、增加元件密度以及减少元件尺寸等方面的要求不断提高，传统的封装技术已无法满足现行产品的需求。

目前，影像感测元件的封装大多是采用晶片级封装技术(wafer levelpackage)。所谓晶片级封装技术是，先在晶片表面进行元件制造、线路配置等前段工艺，接着直接对整片晶片进行封装、测试等后段工艺，之后再进行晶片切割(wafer saw)的步骤，以形成多个芯片封装(chip package)结构。晶片级封装技术不仅无需经过引线与填胶程序，且封装后的体积近似芯片的原尺寸。

然而，因为晶片级封装技术是以整片晶片作为封装处理的对象，所以并未考量到管芯(die)的不良品的问题。特别是，当晶片的良率不佳时，则将会严重影响到封装成品的最终良率。也就是说，即便在晶片的工艺中具有不良品管芯，也是仍须持续进行后续的封装，如此一来会造成材料浪费及成本增加问题。

因此，如何解决上述问题，已成为目前积极发展的目标之一。

发明内容

本发明的目的之一是在提供一种半导体元件的封装方法，能够提高封装成品的最终良率，且能够使用不同尺寸工艺的设备来完成封装，以降低工艺成本。

本发明提出一种半导体元件的封装方法。首先，提供含有多个管芯的晶片，且在晶片的有源面粘置载板。然后在每一个管芯中形成贯穿晶片的多个开口。之后，在晶片的背面与开口侧壁顺应性形成绝缘层。接着，形成金属层以覆盖绝缘层与开口底部。随后，形成图案化保护层以覆盖金属层，且暴露出每一个管芯的开口外侧的部分金属层。继之，移除此载板，且切割晶片以分离出多个管芯。然后，再提供具有多个封装单元区的透明基板，且每一个封装单元区的周边形成有间隔层。接着，挑选这些管芯中的良品管芯，且置于每一个封装单元区的间隔层上。

在本发明的优选实施例中，上述在形成开口之前，还可选择性地进行晶片薄化步骤。

在本发明的优选实施例中，上述在挑选管芯中的良品管芯之前，还可对管芯进行检测已知良品的工艺。

在本发明的优选实施例中，上述在晶片的有源面粘置载板的方法，例如是使用粘着层以接合晶片与载板。其中，粘着层的材料为可剥除的粘着材料。

在本发明的优选实施例中，上述晶片为包含有影像感测元件或微机电系统的半导体晶片。

在本发明的优选实施例中，上述图案化保护层为填入开口中，且与开口底部的金属层之间具有空隙。在另一优选实施例中，上述的图案化保护层为填满开口。

在本发明的优选实施例中，上述绝缘层的形成方法例如是，先在晶片上顺应性形成绝缘材料层，然后，进行移除工艺，移除部分绝缘材料层，而暴露出开口底部。

在本发明的优选实施例中，上述在将管芯中的良品管芯置于每一个封装单元区的间隔层上之后，还可继续进行后续的封装工艺。首先，在所暴露出的部分金属层上形成导电凸块，以电性连接透明基板。然后，切割透明基板以分离出多个封装单元区，以完成封装。

本发明的封装方法为，形成硅穿孔结构后就进行晶片切割步骤，且在封装步骤前即检测晶片以挑选良品管芯。因此，相较于已知技术，本发明的方法可提高封装成品的最终良率。另外，本发明的方法不是以整片晶片来进行封装处理，因此能够使用不同尺寸工艺的设备以完成封装，而不需依晶片的尺寸而仅能使用相同尺寸工艺的设备。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1G为依照本发明的实施例所绘示的半导体元件的封装方法的制造流程面图。

附图标记说明

100：载板

101a：有源面

101b：背面

102：晶片

103：管芯

103’：良品管芯

104：粘着层

106：开口

108：绝缘层

110：金属层

112：图案化保护层

120：透明基板

121：封装单元区

122：间隔物

140：切割胶带

具体实施方式

首先，请参照图1A，提供一个晶片102，其例如是包含有影像感测元件或微机电系统(Micro Electro Mechanical Systems，MEMS)的半导体晶片。晶片102具有有源面101a以及相对的背面101b，且晶片102是由未分离的多个管芯103所构成。

然后，请继续参照图1A，在晶片102的有源面101a粘置载板(carrier)100。在本实施例中，载板100的材料例如是硅或玻璃。上述在晶片102的有源面101a粘置载板100的方法例如是，使用粘着层104将晶片102的有源面101a与载板100接合。其中，粘着层104的材料为可剥除的粘着材料，其可例如是环氧树脂(epoxy)或其他类似的高分子材料。

之后，请参照图1B，在晶片102的每一个管芯103中形成多个开口106。这些开口106为贯穿整个晶片102，以作为硅穿孔(through silicon via，TSV)。上述的开口106的形成方法，例如是利用反应式离子蚀刻法(reactive ionetching，RIE)等干式蚀刻法、利用激光钻洞方法，或者是利用湿式蚀刻法以形成的。

在实施例中，在形成开口106之前，还可视工艺设计的需求，选择性地进行晶片薄化步骤，以将晶片102缩减至适当的厚度。上述的晶片薄化步骤例如是利用蚀刻、铣削(milling)、磨削(grinding)或研磨(polishing)等方式。

接着，请参照图1C，在晶片102的背面101b与开口106的侧壁顺应性形成绝缘层108。上述的绝缘层108的材料例如是氧化硅、氮化硅或其他绝缘材料。绝缘层108的形成方法例如是，先在晶片102的背面101b上利用沉积法形成绝缘材料层(未绘示)。然后，进行移除工艺，以移除部分绝缘材料层，以暴露出开口106的底部。

之后，请继续参照图1C，在开口106中填入金属层110，以构成硅穿孔结构。金属层110是形成在晶片102的背面101b上方，以覆盖绝缘层108，且金属层110填入开口106中而覆盖开口106底部。上述的金属层110的材料例如是铜、金、铝、钨等金属材料或金属合金材料，其形成方法例如是利用沉积法。

接着，请参照图1D，形成图案化保护层112以覆盖金属层110。而且，此图案化保护层112暴露出每一个管芯103中的开口106外侧的部分金属层110。上述的图案化保护层112的材料例如是电绝缘材料。图案化保护层112的形成方法例如是，先形成保护材料层(未绘示)，然后图案化此保护材料层以形成之。

在本实施例中，部分的图案化保护层112亦形成于开口106中，且开口106中的图案化保护层112与金属层110之间存在有空隙。在另一实施例中，在开口106中亦可填满图案化保护层112与金属层110(未绘示)。

随后，请参照图1E，移除载板100与粘着层104，以暴露出晶片102的有源面101a。然后，切割晶片102，以分离出多个管芯103。上述的切割晶片102的方法例如是，先将晶片102贴附于切割胶带140上，然后通过切割框架将晶片102再附着至切割胶带140上，接着进行切割工艺，将晶片102切割成特定大小的管芯。

继之，请参照图1F，提供透明基板120，其例如是玻璃基板。而且，在此透明基板120上具有多个封装单元区121。然后，在透明基板120的每一个封装单元区121的周边形成间隔物(spacer)122。间隔物122主要是提供管芯103与透明基板120的支撑，并用以保持上下两层元件的间隙(gap)。上述的间隔物122的材料例如是氧化硅等介电材料或光致抗蚀剂材料。间隔物122的形成方法例如是利用涂布、曝光与蚀刻等半导体技术以形成的，或者是利用印刷(printing)与分配(dispensing)来形成。

之后，请参照图1G，由多个管芯103中挑选出良品管芯103’，且将良品管芯103’置于透明基板120的封装单元区121的间隔物122上。如此一来，即可形成芯片重布线结构。接上所述，在挑选管芯103中的良品管芯103’之前，还可进一步对管芯103进行检测已知良品(known good die，KGD)的工艺，以得到良品管芯。

特别要说明的是，本发明的方法是在形成硅穿孔结构后即进行晶片切割步骤，且检测晶片以获得良品管芯。所以，在后续的工艺中，可挑选良品管芯以完成封装工艺，而可避免已知因晶片良率不佳而影响到封装成品的最终良率的问题。

接下来，在将良品管芯103’置于透明基板120的间隔物122上之后，还可在良品管芯103’上所暴露出的部分金属层110上形成导电凸块，以电性连接透明基板120。然后，还可进行切割透明基板120，以分离出这些封装单元区121，以完成元件封装。而后续形成导电凸块或是切割基板等其它封装工艺，为于此技术领域普通技术人员所熟知，在此不再赘述。

值得一提的是，本发明的方法不是以整片晶片来进行封装处理，因此不需依晶片的尺寸而仅能使用相同尺寸工艺的设备。换句话说，本发明的方法不会受限于晶片的尺寸，而能够使用不同尺寸工艺的设备以完成封装。

综上所述，本发明的方法至少具有以下优点：

1.本发明的方法可提高封装成品的最终良率，且能够避免材料的浪费以及节省工艺成本。

2.本发明的方法可应用不同尺寸工艺的设备来进行封装处理，以提高工艺的效率。

虽然本发明已以优选实施例披露如上，然其并非用以限制本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定为准。

Claims

1.一种半导体元件的封装方法，包括：

提供含有多个管芯的晶片，且在该晶片的有源面粘置载板；

在每一管芯中形成贯穿该晶片的多个开口；

在该晶片的背面与该多个开口侧壁顺应性形成绝缘层；

形成金属层，以覆盖该绝缘层与该多个开口的底部；

形成图案化保护层以覆盖该金属层，且暴露出每一管芯的该多个开口外侧的部分金属层；

移除该载板，且切割该晶片以分离该多个管芯；

提供具有多个封装单元区的透明基板，且每一封装单元区的周边形成有间隔层；以及

挑选该多个管芯中的良品管芯，且置于每一封装单元区的该间隔层上。

2.如权利要求1所述的半导体元件的封装方法，其中在形成该多个开口之前，还包括：进行晶片薄化步骤。

3.如权利要求1所述的半导体元件的封装方法，其中在挑选该多个管芯中的良品管芯之前，还包括对该多个管芯进行检测已知良品的工艺。

4.如权利要求1所述的半导体元件的封装方法，其中在该晶片的有源面粘置该载板的方法包括使用粘着层以接合该晶片与该载板。

5.如权利要求4所述的半导体元件的封装方法，其中该粘着层的材料为可剥除的粘着材料。

6.如权利要求1所述的半导体元件的封装方法，其中该晶片为包含有影像感测元件或微机电系统的半导体晶片。

7.如权利要求1所述的半导体元件的封装方法，其中该图案化保护层为填入该多个开口中，且与该多个开口底部的该金属层之间具有空隙。

8.如权利要求1所述的半导体元件的封装方法，其中该图案化保护层为填满该多个开口。

9.如权利要求1所述的半导体元件的封装方法，其中该绝缘层的形成方法，包括：

在该晶片上顺应性形成绝缘材料层；以及

进行移除工艺，移除部分该绝缘材料层，而暴露出该多个开口底部。

10.如权利要求1所述的半导体元件的封装方法，其中在将该多个管芯中的良品管芯置于每一封装单元区的该间隔层上之后，还包括：

在所暴露出的部分金属层上形成导电凸块，以电性连接该透明基板；以及

切割该透明基板以分离出该多个封装单元区。