KR20030028391A - 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치 - Google Patents

접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치 Download PDF

Info

Publication number
KR20030028391A
KR20030028391A KR1020020058294A KR20020058294A KR20030028391A KR 20030028391 A KR20030028391 A KR 20030028391A KR 1020020058294 A KR1020020058294 A KR 1020020058294A KR 20020058294 A KR20020058294 A KR 20020058294A KR 20030028391 A KR20030028391 A KR 20030028391A
Authority
KR
South Korea
Prior art keywords
adhesive tape
suction
peeling
semiconductor
wafer
Prior art date
Application number
KR1020020058294A
Other languages
English (en)
Other versions
KR100506109B1 (ko
Inventor
구로사와데쯔야
다뀨신야
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030028391A publication Critical patent/KR20030028391A/ko
Application granted granted Critical
Publication of KR100506109B1 publication Critical patent/KR100506109B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1126—Using direct fluid current against work during delaminating
    • Y10T156/1132—Using vacuum directly against work during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1944—Vacuum delaminating means [e.g., vacuum chamber, etc.]

Abstract

본 발명은 반도체 칩의 크랙이나 칩핑 등의 불량을 저감하여 고품질의 반도체 장치를 제조할 수 있는 동시에, 제조 수율의 저하를 억제하는 것을 목적으로 하고 있다. 개편화된 반도체 웨이퍼(1)에 접착된 접착성 테이프(24)를 박리하는 박리 기구로서, 접착성 테이프(24)의 박리 방향에 대해 적어도 2개의 흡착 영역(2-1 내지 2-7)으로 분리된 다공질재(2)로 상기 반도체 웨이퍼측을 흡착 고정하는 것을 특징으로 하고 있다. 개편화된 반도체 웨이퍼를 접착성 테이프의 박리 위치에 따라서 효과적으로 흡착 고정할 수 있으므로, 접착성 테이프 박리시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다.

Description

접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치, 접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치, 반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치{SEPARATION MECHANISM FOR ADHESIVE TAPE, SEPARATION APPARATUS FOR ADHESIVE TAPE, SEPARATION METHOD FOR ADHESIVE TAPE, PICKUP APPARATUS FOR SEMICONDUCTOR CHIP, PICKUP METHOD FOR SEMICONDUCTOR CHIP, MANUFACTURING METHOD FOR SEMICONDUCTOR APPARATUS, AND MANUFACTURING APPARATUS FOR SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 기구 및 박리 방법, 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 장치 및 박리 방법, 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 기구를 구비하여 개개의 반도체 칩을 픽업하는 픽업 장치 및 픽업 방법, 이들 박리 기구, 박리 장치 혹은 픽업 장치를 구비한 반도체 장치의 제조 장치 및 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, 반도체 장치의 제조 공정에 있어서 소자 형성이 종료된 반도체 웨이퍼는 다이싱 라인이나 칩 분할 라인에 따라서 분리되고, 개편화됨으로써 복수의 반도체 칩이 형성된다. 도53의 (a), (b)는 개편화된 반도체 웨이퍼(반도체 칩)(100)의 상태를 도시하고 있고, 접착성 테이프(101a)에 접착되어 있다. (a)는 사시도, (b)는 그 A-A'선에 따른 단면도이다. 각각의 반도체 칩(100)은 상기 접착성 테이프(101a)로부터 픽업되고, 리드 프레임이나 TAB 테이프로의 마운트 공정, 혹은 패키지로의 밀봉 공정 등의 실장 공정을 경유하여 반도체 장치가 완성된다.
상기 개개의 반도체 칩(100)을 픽업할 때, 반도체 웨이퍼의 접착성 테이프(101a)의 접착면의 이면을 웨이퍼링에 접착한 다른 접착성 테이프(101b)에 접착한 후, 상기 접착성 테이프(101a)를 박리하여 웨이퍼링을 픽업 장치에 장착하여 개개의 반도체 칩(100)을 픽업한다.
도54는 종래의 픽업 장치에 있어서의 반도체 칩(100)을 접착성 테이프(101b)로부터 픽업하는 주요 구성부의 확대 단면도이다. 반도체 칩(100)을 웨이퍼링에 접착한 접착성 테이프(101b)로부터 박리하여 픽업하는 경우에는, 반도체 칩(100)의 이면측으로부터 접착성 테이프(101b)를 개재하여 돌출 핀(니들)(102)을 돌출(상승)시켜 반도체 칩(100)을 접착성 테이프(101b)의 탄성력을 이용하여 박리한다. 상기 돌출 핀(102)은 상기 반도체 칩(100)의 각 코너부 혹은 중앙부 근방에 대응하는 위치에 배치되고, 베이스부가 핀 홀더(103)에 장착되어 있다.
반도체 칩(100)을 접착성 테이프(101b)로부터 박리하는 순서로서는, 우선 픽업의 대상이 되는 반도체 칩(100)이 돌출 핀(102) 상에 위치하도록 반도체 칩(100)이 접착된 접착성 테이프(101b)가 고정된 보유 지지 테이블을 이동시킨다. 다음에, 박리하는 반도체 칩(100)의 위치 검출이나 양호한 품질/불량품을 판별하기 위한 마크 검출 등을 행하고, 백업 홀더(104) 내부를 진공으로 당겨서 접착성 테이프(101b)를 백업 홀더(104)의 상면에 흡착하여 고정한다. 이 상태에서, 돌출 핀(102)이 부착되어 있는 핀 홀더(103)를 상승시켜 돌출 핀(102)을 백업 홀더(104) 상면으로부터 돌출시키고, 접착성 테이프(101b)를 개재하여 반도체 칩(100)을 이면측으로부터 돌출시킨다.
그런데, 최근에는 반도체 칩을 예를 들어 카드형의 얇은 패키지에 내장하기 위해, 반도체 칩의 박형화가 강하게 요구되고 있고, 반도체 웨이퍼의 이면을 연마, 연삭 및 에칭하여 100 ㎛ 이하까지 얇게 하고 있다. 그러나, 반도체 칩을 100 ㎛ 이하로까지 얇게 하면 웨이퍼링에 접착한 다른 접착성 테이프(101b)에 접착한 후, 접착성 테이프(101a)를 박리할 때에 반도체 칩이 깨지는, 소위 크랙이 발생하여 제조 수율이 저하하거나, 반도체 칩(100)이 서로 접촉하여 칩핑이 발생하고, 반도체 장치의 품질이 저하하게 되는 문제가 있다. 또한, 개개의 반도체 칩을 픽업할 때에도 크랙이나 칩핑이 발생한다.
다음에, 반도체 칩의 두께가 100 ㎛ 이하가 된 경우의 상기 크랙의 문제점에 대해 도55의 (a), (b) 및 도56의 (a), (b)에 의해 상세하게 설명한다. 반도체 칩의 두께가 상기와 같이 매우 얇으면, 반도체 칩(100)의 외주부(특히 코너 부분)가 박리되었다고 해도, 돌출 핀(102)의 상승보다 접착성 테이프(101)가 박리되는 속도가 느리기 때문에, 도55의 (a)에 도시한 바와 같이 박리하기 전에 반도체 칩(100)이 오목형으로 뒤집혀 버려, 도55의 (b)에 도시한 바와 같이 최종적으로는 크랙이 생긴다. 또한, 도56의 (a), (b)에 도시한 바와 같이 접착성 테이프(101)를 개재시킨 상태에서 반도체 칩(100)의 이면측을 돌출 핀(102)으로 밀어 올리면, 코너부밖에 박리하지 않은 상태에서 반도체 칩(100)과 돌출 핀(102)의 접촉부에 크랙이 들어가거나, 돌출 핀(102)이 관통하거나 해 버려 칩 크랙이 발생하게 된다. 반도체 칩의 두께가 100 ㎛ 이상이면, 반도체 칩(100)과 접착성 테이프(101)의 접착력보다 반도체 칩의 강도(두께 방향)가 강하기 때문에, 이와 같은 현상은 발생하기 어렵다.
이와 같이 반도체 칩이 박형화되면, 반도체 칩의 항절 강도가 낮아져, 종래의 접착성 테이프의 박리 기구나 박리 방법 및 종래의 반도체 칩의 픽업 장치나 픽업 방법에서는 크랙이나 칩핑 등의 품질 저하와 수율 저하를 회피할 수 없어, 이들의 기구나 장치, 방법뿐만 아니라 이들을 구비하는 반도체 장치의 제조 장치나 반도체 장치의 제조 방법에 대해서도 개선이 요구되고 있다.
상기와 같이 종래의 접착성 테이프의 박리 기구 및 박리 방법 및 종래의 반도체 칩의 픽업 장치 및 픽업 방법에서는 반도체 칩의 박형화에 수반하여 접착성 테이프의 박리시나 픽업시에 반도체 칩의 크랙이나 칩핑이 발생하여 반도체 칩으로 손상이 가해져 버려 반도체 장치의 품질 저하나 수율의 저하를 초래한다는 문제가 있었다.
본 발명은 상기와 같은 사정에 비추어 이루어진 것으로, 그 목적으로 하는 바는 칩의 크랙이나 칩핑 등의 불량을 저감하여 고품질의 반도체 장치를 제조할 수 있는 동시에 제조 수율의 저하도 억제할 수 있는 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치, 접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치, 반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치를 제공하는 데 있다.
도1은 본 발명의 제1 실시 형태에 관한 다이본더의 개략 구성을 도시한 사시도.
도2는 박리 기구 및 픽업 기구에서 이용되는 웨이퍼 흡착부의 구성에 대해 설명하기 위한 것으로, (a)는 상면도, (b)는 (a)의 B1-B1'선에 따른 단면도.
도3은 웨이퍼 흡착부와 개편화된 반도체 웨이퍼의 배치에 대해 설명하기 위한 것으로, (a)는 웨이퍼 흡착부의 상면도, (b)는 개편화된 반도체 웨이퍼의 배치예를 도시한 평면도, (c)는 개편화된 반도체 웨이퍼의 다른 배치예를 도시한 평면도.
도4는 다이본더에 있어서의 접착성 테이프의 박리 기구에 대해 설명하기 위한 도면.
도5는 보조 플레이트의 구성예에 대해 설명하기 위한 것으로, (a)는 단면도, (b)는 다른 구성예를 도시한 단면도.
도6은 다이본더에 있어서의 반도체 칩의 픽업 기구에 대해 설명하기 위한 도면.
도7은 다이본더에 있어서의 반도체 칩의 픽업 기구의 다른 구성예에 대해 설명하기 위한 도면.
도8은 픽업한 반도체 칩의 실장 공정에 대해 설명하기 위한 개략도로, (a)는 접착성 테이프의 박리 공정, (b)는 픽업 공정, (c)는 마운트 공정을 도시한 도면.
도9는 다이본더에 있어서의 다이본딩 공정의 흐름도.
도10은 픽커에 대해 설명하기 위한 것으로, (a)는 접착성 테이프의 박리 공정, (b)는 픽업 공정, (c)는 트레이 채움 공정을 도시한 도면.
도11은 플립 칩 본더에 대해 설명하기 위한 것으로, (a)는 접착성 테이프의 박리 공정, (b)는 픽업 공정, (c)는 플립 칩 접속 공정을 도시한 도면.
도12는 필름 접착 본더에 대해 설명하기 위한 것으로, (a)는 접착성 테이프의 박리 공정, (b)는 픽업 공정, (c)는 마운트 공정을 도시한 도면.
도13은 이너 리드 본더에 대해 설명하기 위한 것으로, (a)는 접착성 테이프의 박리 공정, (b)는 픽업 공정, (c)는 마운트 공정을 도시한 도면.
도14는 접착성 테이프의 다른 예에 대해 설명하기 위한 것으로, 접착성 테이프의 박리 공정을 도시한 도면.
도15는 접착성 테이프의 다른 예에 대해 설명하기 위한 것으로, 반도체 칩의픽업 공정을 도시한 도면.
도16은 본 발명의 제2 실시 형태에 대해 설명하기 위한 것으로, 박리 기구로 이용되는 웨이퍼 흡착부 근방의 구성예를 도시한 도면.
도17은 본 발명의 제3 실시 형태에 대해 설명하기 위한 것으로, 이면 연삭 공정이 종료된 상태를 도시하고 있고, (a)는 사시도, (b)는 (a)의 15B-15B'선에 따른 단면도.
도18은 본 발명의 제3 실시 형태에 대해 설명하기 위한 것으로, 반도체 웨이퍼로부터 접착성 테이프를 박리하기 시작한 상태를 도시하고 있고, (a)는 사시도, (b)는 (a)의 16B-16B'선에 따른 단면도.
도19는 본 발명의 제3 실시 형태에 대해 설명하기 위한 것으로, 접착성 테이프의 박리가 진행된 상태를 도시하고 있고, (a)는 사시도, (b)는 (a)의 17B-17B'선에 따른 단면도.
도20은 본 발명의 제3 실시 형태에 대해 설명하기 위한 것으로, 픽업 공정을 도시하고 있고, (a)는 사시도, (b)는 (a)의 18B-18B'선에 따른 단면도.
도21은 접착성 테이프의 박리가 반도체 웨이퍼 외주부에 도달했을 때의 박리 각도에 대해 설명하기 위한 것으로, (a)는 접착성 테이프의 박리가 반도체 칩의 외주부에 도달했을 때의 확대 단면도, (b)는 (a)의 확대 단면도.
도22는 본 발명의 제4 실시 형태에 대해 설명하기 위한 것으로, 개략 구성을 도시한 도면.
도23은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 B2-B2'선에 따른 단면도.
도24는 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 또 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 B3-B3'선에 따른 단면도.
도25는 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 B4-B4'선에 따른 단면도.
도26은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 또 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 B5-B5'선에 따른 단면도.
도27은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 B6-B6'선에 따른 단면도.
도28은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 또 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 B7-B7'선에 따른 단면도.
도29는 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 B8-B8'선에 따른 단면도.
도30은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 또 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 C1-C1'선에 따른 단면도.
도31은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 C2-C2'선에 따른 단면도.
도32는 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 또 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 C3-C3'선에 따른 단면도.
도33은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 C4-C4'선에 따른 단면도.
도34는 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 또 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 C5-C5'선에 따른 단면도.
도35는 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 C6-C6'선에 따른 단면도.
도36은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 또 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 D1-D1'선에 따른 단면도.
도37은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 D2-D2'선에 따른 단면도.
도38은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 또 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 D3-D3'선에 따른 단면도.
도39는 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 D4-D4'선에 따른 단면도.
도40은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 또 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 D5-D5'선에 따른 단면도.
도41은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 상면도, (b)는 (a)의 D6-D6'선에 따른 단면도.
도42는 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예를 도시한 것으로, (a)는 다공질 접착성 테이프의 단면도, (b)는 지지 부재의 단면도.
도43은 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예에 대해 설명하기 위한 것으로, 도42에 도시한 다공질 접착성 테이프와 지지 부재를 접착한 상태를 도시한 단면도.
도44는 도42 및 도43에 도시한 다공질 접착성 테이프를 이용하는 경우의 접착성 테이프의 박리 공정에 대해 설명하기 위한 것으로, (a)는 접착성 테이프를 박리하고 있는 상태의 단면도, (b)는 접착성 테이프의 박리가 종료되어 진공 펌프에 의한 흡인을 정지한 상태의 단면도, (c)는 고정 지그를 제거한 상태의 단면도.
도45는 도42 및 도43에 도시한 다공질 접착성 테이프를 이용하는 경우의 픽업 공정에 대해 설명하기 위한 것으로, (a)는 픽업하고 있는 상태의 단면도, (b)는 양호한 품질의 반도체 칩의 픽업이 종료하여 불량 반도체 칩이 다공질 접착성 테이프 상에 남은 상태를 도시한 단면도, (c)는 지지 부재를 제거한 상태의 단면도.
도46은 다공질 접착성 테이프를 재이용하기 위한 불량 반도체 칩의 제거 공정에 대해 설명하기 위한 것으로, (a)는 접착성 테이프를 접착한 상태를 도시한 단면도, (b)는 접착성 테이프와 함께 불량 반도체 칩을 제거한 상태를 도시한 단면도.
도47은 지지 부재의 보다 구체적인 구성예에 대해 설명하기 위한 것으로, (a)는 평면도, (b)는 (a)의 E1-E1'선에 따른 단면도.
도48은 지지 부재의 보다 구체적인 다른 구성예에 대해 설명하기 위한 것으로, (a)는 평면도, (b)는 (a)의 E2-E2'선에 따른 단면도.
도49는 지지 부재의 보다 구체적인 또 다른 구성예에 대해 설명하기 위한 것으로, (a)는 평면도, (b)는 (a)의 E3-E3'선에 따른 단면도.
도50은 지지 부재의 보다 구체적인 또 다른 구성예에 대해 설명하기 위한 것으로, (a)는 평면도, (b)는 (a)의 E4-E4'선에 따른 단면도.
도51은 지지 부재의 보다 구체적인 다른 구성예에 대해 설명하기 위한 것으로, (a)는 평면도, (b)는 (a)의 E5-E5'선에 따른 단면도.
도52는 지지 부재의 보다 구체적인 또 다른 구성예에 대해 설명하기 위한 것으로, (a)는 평면도, (b)는 (a)의 E6-E6'선에 따른 단면도.
도53은 종래의 반도체 장치의 제조 공정에 대해 설명하기 위한 것으로, 개편화된 반도체 웨이퍼(반도체 칩)의 상태를 도시하고 있고, (a)는 사시도, (b)는 (a)의 A-A'선에 따른 단면도.
도54는 종래의 픽업 장치에 있어서의 반도체 칩을 접착성 테이프로부터 픽업하는 주요 구성부의 확대 단면도.
도55는 반도체 칩의 두께가 100 ㎛ 이하가 된 경우의 크랙에 대해 설명하기 위한 것으로, (a)는 단면도, (b)는 반도체 칩의 박리 상태를 도시한 평면도.
도56은 반도체 칩의 두께가 100 ㎛ 이하가 된 경우의 다른 크랙에 대해 설명하기 위한 것으로, (a)는 단면도, (b)는 반도체 칩의 박리 상태를 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 칩
2 : 웨이퍼 흡착부
2-1 내지 2-7 : 흡착 영역
3 : 보유 지지 테이블
4 : TV 카메라
5 : 리드 프레임 공급부
6 : 리드 프레임 반송 장치
7 : 페이스트 공급 장치
8 : 본딩 공구
9 : 리드 프레임 수납부
1O : 흡착 콜릿
11 : 위치 수정 스테이지
12 : 본딩 헤드
13 : 리드 프레임
14 : 도전성 페이스트
15 : 트레이
16 : 실장 기판
17 : 필름 기판
18 : TAB 테이프
19a, 19b : 가열 공구
20 : 흡인 장치
21 : 박리 갈고리
22 : 보조 플레이트
23-1 내지 23-7 : 접속 구멍
24 : 접착성 테이프
24-1 : 테이프의 베이스층
24-2 : 접착층
25-1, 25-2 : 진공 펌프
26-1 내지 26-7 : 절환 밸브
27 : 챔버
28, 30 : 플레이트
31 : 제어 장치
32 : 웨이퍼링
33 : 박리용 테이프
본 발명의 접착성 테이프의 박리 기구는 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 기구로서, 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼측을 흡착 고정하는 흡착부를 구비하는 것을 특징으로 하고 있다.
또한, 본 발명의 반도체 장치의 제조 장치는 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼측을 흡착 고정하고, 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 기구를 구비하는 것을 특징으로 하고 있다.
또한, 본 발명의 접착성 테이프의 박리 방법은 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 방법으로서, 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재를 거쳐서 상기 흡착 영역에 대응하는 적어도 2개의 계통인 흡인 경로에서 상기 반도체 웨이퍼측을 흡착 고정하는 공정과, 상기 접착성 테이프를 박리 방향에 따라서 박리하여 인접하는 상기 흡착영역에 대응하는 접착성 테이프의 일부가 박리되었을 때에 상기 접착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡인 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 구비하는 것을 특징으로 하고 있다.
또한, 본 발명의 접착성 테이프의 박리 장치는 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 장치로서, 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 구비하고, 접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 흡착 고정하는 보유 지지 테이블과, 상기 접착성 테이프의 단부를 당겨서 박리하기 위한 박리 갈고리와, 상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제1 흡인 경로에서, 상기 반도체 웨이퍼를 흡착하기 위한 제1 흡인 장치와, 상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제2 흡인 경로에서, 상기 반도체 웨이퍼를 흡착하기 위한 제2 흡인 장치와, 상기 제1 흡인 장치에 의한 반도체 웨이퍼의 흡착과 상기 제2 흡인 장치에 의한 반도체 웨이퍼의 흡착을 흡인 경로마다 절환하는 절환 장치를 구비하고, 상기 제1 흡인 장치에 의해 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡착한 상태에서, 상기 박리 갈고리에 의해 접착성 테이프의 단부를 당겨서 박리하고, 상기 웨이퍼 흡착부의 인접하는 흡착 영역 근방의 접착성 테이프의 일부가 박리되었을 때에 상기 절환 장치에 의해 흡인 경로를 절환하고, 상기 제2 흡인 장치의 상기 흡착 영역에 대응하는 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하는 것을 특징으로 하고 있다.
본 발명의 반도체 장치의 제조 장치는 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 구비하고, 접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 흡착 고정하는 보유 지지 테이블과, 상기 접착성 테이프의 단부를 당겨서 박리하기 위한 박리 갈고리와, 상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제1 흡인 경로에서, 상기 반도체 웨이퍼를 흡착하기 위한 제1 흡인 장치와, 상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하기 위한 제2 흡인 장치와, 상기 제1 흡인 장치에 의한 반도체 웨이퍼의 흡착과 상기 제2 흡인 장치에 의한 반도체 웨이퍼의 흡착을 흡인 경로마다 절환하는 절환 장치를 구비하고, 상기 제1 흡인 장치에 의해 제1 흡인 경로에서, 상기 반도체 웨이퍼를 흡착한 상태에서 상기 박리 갈고리에 의해 접착성 테이프의 단부를 당겨서 박리하고, 상기 웨이퍼 흡착부의 인접하는 흡착 영역 근방의 접착성 테이프의 일부가 박리되었을 때에 상기 절환 장치에 의해 흡인 경로를 절환하고, 상기 제2 흡인 장치의 상기 흡착 영역에 대응하는 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하여 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 장치를 구비하는 것을 특징으로 하고 있다.
또한, 본 발명의 접착성 테이프의 박리 방법은 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 방법이며, 접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 갖는 보유 지지 테이블에 적재하고, 각각의 흡착 영역에 대응하여 설치된 제1 흡인 경로에서 상기 반도체 웨이퍼를흡인하여 흡착 고정하는 공정과, 상기 접착성 테이프의 단부를 박리 갈고리로 당겨서 박리하는 공정과, 상기 웨이퍼 흡착부의 인접하는 흡착 영역 근방의 접착성 테이프의 일부가 박리되었을 때에 상기 제1 흡인 경로와 다른 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착 고정하는 공정을 구비하는 것을 특징으로 하고 있다.
본 발명의 반도체 칩의 픽업 장치는 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 장치를 구비하고, 개개의 반도체 칩을 픽업하는 픽업 장치이며, 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 구비하고, 접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 흡착 고정하는 보유 지지 테이블과, 상기 접착성 테이프의 단부를 당겨서 박리하기 위한 박리 갈고리와, 상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡착하기 위한 제1 흡인 장치와, 상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하기 위한 제2 흡인 장치와, 상기 제1 흡인 장치에 의한 반도체 웨이퍼의 흡착과 상기 제2 흡인 장치에 의한 반도체 웨이퍼의 흡착을 흡인 경로마다 절환하는 절환 장치와, 개개의 반도체 칩을 흡착하여 픽업하는 흡착 콜릿을 구비하고, 상기 제1 흡인 장치에 의해 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡착한 상태에서 상기 박리 갈고리에 의해 접착성 테이프의 단부를 당겨서 박리하고, 상기 웨이퍼 흡착부의 인접하는 흡착 영역 근방의 접착성 테이프 일부가 박리되었을 때에 상기 절환 장치에 의해 흡인 경로를 절환하고, 상기 제2 흡인 장치의 상기 흡착 영역에 대응하는 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하고, 상기 접착성 테이프의 박리 종료 후에 상기 흡착 콜릿으로 개개의 반도체 칩을 흡착하여 픽업하는 것을 특징으로 하고 있다.
또한, 본 발명의 반도체 장치의 제조 장치는 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 구비하고, 접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 흡착 고정하는 보유 지지 테이블과, 상기 접착성 테이프의 단부를 당겨서 박리하기 위한 박리 갈고리와, 상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡착하기 위한 제1 흡인 장치와, 상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하기 위한 제2 흡인 장치와, 상기 제1 흡인 장치에 의한 반도체 웨이퍼의 흡착과 상기 제2 흡인 장치에 의한 반도체 웨이퍼의 흡착을 흡인 경로마다 절환하는 절환 장치와, 개개의 반도체 칩을 흡착하여 픽업하는 흡착 콜릿을 구비하고, 상기 제1 흡인 장치에 의해 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡착한 상태에서 상기 박리 갈고리에 의해 접착성 테이프의 단부를 당겨서 박리하고, 상기 웨이퍼 흡착부의 인접하는 흡착 영역 근방의 접착성 테이프의 일부가 박리되었을 때에 상기 절환 장치에 의해 흡인 경로를 절환하고, 상기 제2 흡인 장치의 상기 흡착 영역에 대응하는 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하고, 상기 접착성 테이프의 박리 종료 후에, 상기 흡착 콜릿으로 개개의 반도체 칩을 흡착하여 픽업하는 반도체 칩의 픽업 장치를 구비하는 것을 특징으로 하고 있다.
또한, 본 발명의 반도체 칩의 픽업 방법은 개편화된 반도체 웨이퍼에 접착된접착성 테이프를 박리한 후, 개개의 반도체 칩을 픽업하는 픽업 방법이며, 접착성 테이프에 접촉된 개편화된 반도체 웨이퍼를 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 흡착 영역에 대응하여 설치된 제1 흡인 경로에서 흡인하여 고정하는 공정과, 상기 접착성 테이프의 단부를 당겨서 박리하는 공정과, 상기 인접하는 흡착 영역 근방의 접착성 테이프가 박리되었을 때에 상기 흡착 영역에 대응하는 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하는 공정과, 상기 접착성 테이프의 박리 종료 후에 상기 흡착 콜릿으로 개개의 반도체 칩을 흡착하여 픽업하는 공정을 구비하는 것을 특징으로 하고 있다.
본 발명의 반도체 장치 제조 방법은, 반도체 웨이퍼의 표면에 소자를 형성하는 공정과, 소자 형성이 종료된 반도체 웨이퍼를 다이싱 라인 또는 칩 분할 라인에 따라서 분리하여 개편화된 반도체 웨이퍼를 형성하는 공정과, 접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 구비하는 보유 지지 테이블에 적재하고, 상기 흡착 영역에 대응하여 설치된 제1 흡인 경로에서 흡인하여 흡착 고정하는 공정과, 상기 접착성 테이프의 단부를 당겨서 박리하는 공정과, 인접하는 흡착 영역 근방의 접착성 테이프 일부가 박리되었을 때에 상기 흡착 영역에 대응하는 제2 흡인 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정과, 상기 접착성 테이프의 박리 종료 후에 보유 지지 테이블과 흡착 콜릿을 상대적으로 이동시켜 픽업의 대상이 되는 반도체 칩 상에 흡착 콜릿을 이동시키는 공정과, 상기 개개의 반도체 칩을 상기 흡착 콜릿으로 흡착하여 픽업하는 공정을 구비하는 것을 특징으로 하고 있다.
상기와 같은 구성 및 방법에 따르면, 개편화된 반도체 웨이퍼를 접착성 테이프의 박리 위치나 반도체 칩의 픽업 상태에 따른 가장 적절한 흡인력으로 효과적으로 흡착 고정할 수 있으므로, 반도체 칩의 박형화에 의해 특히 문제가 되는 접착성 테이프의 박리시나 픽업시에 있어서의 반도체 칩의 크랙이나 칩핑 등의 불량을 저감하여 고품질의 반도체 장치를 제조할 수 있는 동시에, 제조 수율의 저하도 억제할 수 있다.
이하, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다.
도1 내지 도9는 각각 본 발명의 제1 실시 형태에 관한 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치, 접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치, 반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치에 대해 설명하기 위한 것으로, 다이본더를 예로 들어 나타내고 있다. 도1은 다이본더의 개략 구성을 도시한 사시도, 도2는 박리 기구 및 픽업 기구에서 이용되는 웨이퍼 흡착부의 구성에 대해 설명하기 위한 도면, 도3은 웨이퍼 흡착부와 개편화된 반도체 웨이퍼의 배치에 대해 설명하기 위한 도면, 도4는 상기 다이본더에 있어서의 접착성 테이프의 박리 기구에 대해 설명하기 위한 도면, 도5는 보조 플레이트의 구성예에 대해 설명하기 위한 도면, 도6 및 도7은 각각 상기 다이본더에 있어서의 반도체 칩의 픽업 기구에 대해 설명하기 위한 도면, 도8은 픽업한 반도체 칩의 실장 공정에 대해 설명하기 위한 개략도, 도9는 상기 다이본더에 있어서의 다이본딩 공정의 흐름도이다.
도1에 도시한 다이본더는 접착성 테이프를 박리하기 위한 박리 기구, 반도체 칩을 픽업하는 픽업 기구, 픽업한 반도체 칩을 리드 프레임 상으로 이송하는 이송 기구 및 리드 프레임을 반송하는 반송 기구 등으로 구성되어 있다. 상기 박리 기구는 보유 지지 테이블(3), TV 카메라(4), 박리 갈고리(21), 보조 플레이트(22) 및 흡인 장치(20) 등으로 구성되어 있다. 상기 픽업 기구는 상기 보유 지지 테이블(3), 상기 TV 카메라(4), 흡착 콜릿(10) 및 상기 흡인 장치(20) 등으로 구성되고, 박리 기구와 픽업 기구와 상기 보유 지지 테이블(3), 상기 TV 카메라(4) 및 상기 흡인 장치(20)가 공용된다.
상기 보유 지지 테이블(3)은 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된(방 분리된) 다공질재, 예를 들어 필름형의 세라믹재/유리 에폭시 기반으로 이루어지는 웨이퍼 흡착부(2)를 구비하고 있다. 본 실시 형태에서는 도2의 (a), (b)에 도시한 바와 같이, 웨이퍼 흡착부(2)가 7개의 흡착 영역(2-1 내지 2-7)을 구비하고 있다. 각각의 흡착 영역(2-1 내지 2-7)의 하부에는 진공 배관을 접속하기 위한 접속 구멍(23-1 내지 23-7)이 마련되어 있다. 이 웨이퍼 흡착부(2)에는 소자 형성이 종료하여 개편화된 반도체 칩(1)을 접착성 테이프(24)에 접착한 반도체 웨이퍼의 웨이퍼측이 흡착되어 고정된다. 이 때, 도3의 (a), (b)에 도시한 바와 같이 박리 방향에 대해 각 반도체 칩(1) 부근이 직교하도록 배치하면, 픽업시의 각 반도체 칩(1)의 위치 인식이 용이해진다. 도3의 (a), (c)에 도시한 바와 같이, 박리 방향에 대해 각 반도체 칩(1)의 대각선이 평행한 방향(반도체 칩이 정방형인 경우에는 45도의 기울기를 가짐)에 배치하면, 접착성 테이프(24)의 박리가 반도체 칩(1)의 코너부로부터 개시되므로 용이하게 박리할 수 있다. 어느 쪽의 배치를 선택하는지는 반도체 칩(1)의 사이즈나 두께, 접착성 테이프(24)의 접착력 등을 고려하여 결정하면 된다.
상기 보유 지지 테이블(3)은 반도체 웨이퍼를 XY 방향으로 이동시킴으로써 흡인 장치(20) 상에 개개의 반도체 칩(1)을 이동시키도록 되어 있다. 상기 TV 카메라(4)는 상기 반도체 칩(1)의 표면을 모니터하기 위한 것이다. 상기 흡인 장치(20)는 상기 보유 지지 테이블(3)의 하부측에 설치되어 있고, 웨이퍼 흡착부(2)의 각각의 흡착 영역(2-1 내지 2-7)에 대응하여 설치된 적어도 2계통의 진공(흡인) 배관과 각각에 대응하는 2개의 진공(흡인) 펌프, 상기 진공 배관을 절환하는 절환 밸브, 이 절환 밸브를 제어하는 제어 장치 등을 갖고 있다.
또한, 상기 반도체 칩(1)을 리드 프레임 상으로 이송하는 이송 기구는 본딩 공구(8), 흡착 콜릿(10), 위치 수정 스테이지(11) 및 본딩 헤드(12) 등으로 구성되어 있다. 상기 흡착 콜릿(10)는 상기 픽업시에도 이용되는 것으로, 접착성 테이프(24)로부터 박리된 반도체 칩(1)을 흡착하여 상기 위치 수정 스테이지(11) 상으로 이송한다. 이 위치 수정 스테이지(11) 상에서 반도체 칩(1)의 위치가 수정된다. 위치가 수정된 반도체 칩(1)은 본딩 헤드(3)에 의해 리드 프레임 상으로 이송된다.
또한, 리드 프레임을 반송하는 반송 기구는 리드 프레임 공급부(5), 리드 프레임 반송 장치(6), 페이스트 공급 장치(7) 및 리드 프레임 수납부(9) 등으로 구성되어 있다. 상기 리드 프레임 공급부(5)에는 다이본딩 전의 리드 프레임이 수용되어 있고, 리드 프레임을 리드 프레임 반송 장치(6)에 차례로 송출하도록 되어 있다. 상기 페이스트 공급 장치(7)는 리드 프레임 반송 장치(6)를 반송된 리드 프레임의 헤드부에 반도체 페이스트를 도포하는 것이다. 또한, 상기 리드 프레임 수납부(9)는 다이본딩이 종료된 리드 프레임을 수용한다.
상기와 같은 구성의 다이본더 전체의 개략적인 동작은 다음과 같다. 우선, 소자 형성이 종료된 웨이퍼를 개편화하여 복수의 반도체 칩(1)을 형성하고, 이들 반도체 칩(1)을 접착성 테이프(24)에 접착(전사)한 것을 상기 보유 지지 테이블(3)에 장착한다. 혹은, 소자 형성이 종료된 웨이퍼에 소자 형성면측으로부터 다이싱 라인(또는 칩 분할 라인)에 따른 절삭 홈을 형성하고, 이 소자 형성면측에 접착성 테이프(24)를 접착한 후, 웨이퍼의 이면을 적어도 상기 절삭 홈에 도달할 때까지 연삭함으로써 개편화하고[전(先) 다이싱], 복수의 반도체 칩(1)을 형성한 것을 상기 보유 지지 테이블(3)에 장착한다. 다음에, 흡인 장치(20)에서 반도체 칩(1)을 직접적으로 흡착 고정하고, 박리 갈고리(21)와 보조 플레이트(22)를 이용하여 상기 접착성 테이프를 박리한다. 계속해서, 보유 지지 테이블(3)을 XY 방향으로 이동시켜, TV 카메라(14)를 이용하여 반도체 칩(1) 표면을 모니터하고, 이 모니터에서 얻은 화상 데이터를 2치화 혹은 다치화하여 반도체 칩(1)의 위치 검출 및 양호한 품질/불량품을 판별하기 위한 마크 검출 등을 행한다. 그리고, 상기 흡인 장치(20)에 의한 진공으로 흡인하면서(반도체 칩의 사이즈나 두께에 따라서는 반드시 진공으로 흡인할 필요는 없음), 반도체 칩(1)을 흡착 콜릿(10)으로 흡착하고 픽업하여 상기 위치 수정 스테이지(11) 상으로 이송하고, 반도체 칩(1)의 위치나 필요에 따라서 앞뒤를 수정한 후, 본딩 헤드(8)에 의해 리드 프레임 상으로 이송한다.
상기 픽업의 종료 후, 다음에 픽업하는 반도체 칩(1)의 위치로 보유 지지 테이블(3)을 이동하여 상술한 동작을 반복한다.
한편, 상기 리드 프레임 공급부(5)는 리드 프레임을 리드 프레임 반송 장치(6)로 차례로 송출하고, 리드 프레임 반송 장치(6)가 반송되는 리드 프레임의 헤드부에는 상기 페이스트 공급 장치(7)로부터 도전성 페이스트가 도포된다. 그리고, 상기 본딩 헤드(8)에 의해 이송된 반도체 칩(1)이 상기 리드 프레임의 헤드부 상에 마운트(다이본딩)된다. 다이본딩이 종료된 리드 프레임은 리드 프레임 수납부(9)에 수용되어 이와 같은 동작을 차례로 반복한다.
다음에, 상술한 바와 같은 다이본더에 있어서의 접착성 테이프의 박리 기구와 반도체 칩의 픽업 기구 및 이들을 이용한 박리 방법 및 픽업 방법에 대해 도4 내지 도9에 의해 상세하게 설명한다.
다음에, 반도체 소자 형성면에 접착성 테이프(24)가 접착된 개편화된 반도체 웨이퍼[반도체 칩(1)]를 준비하고(STEP 1), 보유 지지 테이블(3)에 세트한다(STEP 2). 보유 지지 테이블(3)에는 도4에 도시한 바와 같이 2계통의 진공 배관(25-1, 25-2), 배관의 절환 밸브(26-1 내지 26-7) 및 2개의 진공 펌프(27-1, 27-2)가 설치되어 있고, 이들을 이용하여 접착성 테이프(24)의 박리가 행해진다. 우선, 제1 계통의 진공 배관(25-1)과 제1 진공 펌프(27-1)를 이용하여 접착성 테이프(24)에 접착된 반도체 웨이퍼를 진공 흡인하여 흡착 고정하고(STEP 3), 이 상태에서 접착성 테이프(24)의 박리를 개시한다. 박리시에는 접착성 테이프(24)의 일단부측을 박리갈고리(21)로 보유 지지하여 접착성 테이프(24)의 상부에 박리를 보조하는 보조 플레이트(22)를 세트하고, 이 보조 플레이트(22)로 접착성 테이프(24) 상면을 억제하여 접착성 테이프(24)를 구부리면서 박리 갈고리(21)로 접착성 테이프(24)의 일단부를 도시한 화살표 방향으로 0.1 ㎜ 내지 50 ㎜/sec의 속도, 보다 바람직하게는 0.1 ㎜ 내지 1O ㎜/sec의 속도로 당긴다(STEP 4). 이 때, 박리 갈고리(21)를 당기는 강도에 강약을 부여해도 좋고, 박리 갈고리(21)와 보조 플레이트(22)를 일정한 속도로 이동시켜 박리해도 좋다. 또한, 박리 갈고리(21)로 일정한 거리를 당긴 후, 보조 플레이트(22)로 접착성 테이프(24) 상면을 억제하는 동작을 반복해도 좋다. 그리고, 웨이퍼 흡착부(2)가 인접하는 흡착 영역(2-1 내지 2-7) 근방의 접착성 테이프(24)의 일부가 박리되었을 때에, 절환 밸브(26-1 내지 26-7)에 의해 제2 계통의 진공 배관(25-2)으로 절환하여 제2 진공 펌프(27-2)를 이용하여 박리된 흡착 영역의 반도체 칩(1)을 흡착하여 고정한다(STEP 5). 도4에서는 박리가 흡착 영역(2-1)과 흡착 영역(2-2)의 경계 영역까지 진행하여 절환 밸브(26-1)가 절환된 상태를 도시하고 있다.
이하 마찬가지로, 접착성 테이프(24)의 박리에 따라서 절환 밸브(26-2 내지 26-7)를 차례로 절환하여 행한다. 그리고, 접착성 테이프(24)가 완전히 박리된 상태에서는, 각 반도체 칩(1)은 접착성 테이프(24)로부터 웨이퍼 흡착부(2)로 전사되어 제2 진공 펌프(27-2)에 의해 제2 계통의 진공 배관(25-2)을 거쳐서 각 반도체 칩이 흡착되어 고정된다(STEP 6).
또한, 상기 보조 플레이트(22)는 도5의 (a)에 도시한 바와 같이 선단부에 곡률을 갖는 것이나 도5의 (b)에 도시한 바와 같이 선단부가 예각인 것을 이용할 수 있다. 선단부의 형상은 접착성 테이프(24)의 두께나 접착력, 유연성 등에 의해 결정하면 된다.
다음에, 반도체 칩(1)의 위치 검출 및 양호한 품질 검출을 행한 후(STEP 7), 상기 웨이퍼 흡착부(2)로부터 개개의 반도체 칩(1)의 픽업을 개시한다. 픽업의 개시 직후는, 각 반도체 칩(1)은 제2 진공 펌프(27-2)에 의해 계2 계통의 진공 배관(25-2)에 의해 흡착되어 고정되어 있고, 이 상태에서 흡착 콜릿(10)를 이용하여 흡착력만으로 픽업한다(STEP 8). 그리고, 픽업이 진행하여 흡착 영역의 경계 근방까지 진행한 시점에서 절환 밸브를 절환하여 제1 계통의 진공 배관(25-1)으로 절환하고, 제1 진공 펌프(27-1)를 이용하여 픽업된 흡착 영역을 흡인한다(STEP 9-1). 도6에서는 픽업이 흡착 영역(2-1)까지 대략 종료하여 흡착 영역(2-1)에 대응하는 절환 밸브(26-1)가 폐쇄된 상태를 도시하고 있다.
이에 의해, 반도체 칩(1)을 픽업하여 웨이퍼 흡착부(2)의 일부가 노출됨으로써 제2 진공 펌프(27-2)의 흡인력이 저하되는 것을 방지하는 동시에, 노출된 웨이퍼 흡착부(2)에 잔존되어 있는 불량 칩이나 제품이 되지 않는 웨이퍼 주변부의 소자를 흡착하여 고정할 수 있다.
또한, 픽업이 진행하여 흡착 영역 내의 반도체 칩을 픽업한 시점에서 도7에 도시한 바와 같이 절환 밸브를 폐쇄하여 흡착을 정지해도 좋다(STEP 9-2). 도7에서는 픽업이 흡착 영역(2-4)까지 진행하여 흡착 영역(2-1 내지 2-3)에 대응하는 절환 밸브(26-1 내지 26-3)가 폐쇄된 상태를 도시하고 있다.
그 후, 도8에 도시한 바와 같이 리드 프레임에 다이본딩한다(STEP 10). 도8에 있어서, (a)는 접착성 테이프(24)의 박리 공정, (b)는 픽업 공정, (c)는 반도체 칩(1)을 리드 프레임(13)으로 도전성 페이스트(14) 등에 의해 마운트하는 공정을 각각 개략적으로 도시하고 있다.
그리고, 불량품 및 웨이퍼 외주부의 제품이 되지 않은 소자를 파쇄한다(STEP 11).
상기와 같은 구성 및 방법에 따르면, 개편화된 반도체 웨이퍼를 접착성 테이프의 박리 위치나 반도체 칩의 픽업 상태에 따른 가장 적절한 흡인력으로 효과적으로 흡착 고정할 수 있으므로, 반도체 칩의 박형화에 의해 문제가 되는 접착성 테이프의 박리시나 픽업시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다. 또한, 흡착만으로 픽업을 행하므로, 종래의 돌출 핀에 의한 픽업으로 문제가 되던 돌출 핀 접촉부에서의 반도체 칩으로의 손상도 방지할 수 있다.
종래의 기술에서는 반도체 칩의 두께가 50 ㎛ 이하가 되면, 반도체 칩의 픽업시에 크랙이 다발하였지만(100 pcs/100 pcs), 본 발명의 실시 형태를 적용함으로써, 반도체 칩의 두께가 50 ㎛ 이하라도 크랙의 발생을 대부분 무시할 수 있을 때(0/100 pcs)까지 저감할 수 있었다.
또한, 상기 제1 실시 형태에서는 다이본더를 예로 들어 설명하였지만, 도10의 (a), (b), (c)에 도시한 바와 같이 접착성 테이프(24)를 박리한 후, 개개의 반도체 칩(1)을 픽업하여 트레이(15)에 채우는 픽커, 도11의 (a), (b), (c)에 도시한 바와 같이 접착성 테이프(24)를 박리한 후, 개개의 반도체 칩을 픽업하여 실장 기판(16) 상에 플립 칩 접속으로 실장하는 플립 칩 본더, 도12의 (a), (b), (c)에 도시한 바와 같이 접착성 테이프(24)를 박리한 후, 개개의 반도체 칩(1)을 픽업하여 열가소성의 필름 기판(17) 상에 마운트하는 필름 접착 본더, 도13의 (a), (b), (c)에 도시한 바와 같이 접착성 테이프(24)를 박리한 후, 개개의 반도체 칩을 픽업하여 가열 공구(19a, 19b)를 이용하여 TAB 테이프(18)에 마운트하는 이너 리드 본더 등, 접착성 테이프의 박리 기구나 반도체 칩의 픽업 장치가 필요해지는 다른 반도체 제조 장치에도 적용할 수 있는 것은 물론이다.
또한, 상기 접착성 테이프(24)에는 박리시에 테이프의 베이스층(24-1)과 접착층(24-2)이 분리되는 것을 이용할 수 있다. 이 경우에는 도14에 도시한 바와 같이 접착성 테이프를 박리할 때에 테이프의 베이스층(24-1)만이 박리되고, 접착층(24-2)은 반도체 칩(1)에 접착된 상태에서 잔존한다. 그리고, 반도체 칩(1)을 픽업할 때에는 도15에 도시한 바와 같이 흡착 콜릿(10)에 의해 칩(1)을 접착층(24-2)에 접착된 상태에서 흡착하여 접착층(24-2)을 당겨 픽업한다. 접착층(24-2)의 강도가 높은 경우에는 칩(1) 사이의 영역에 레이저를 조사하여 접착층(24-2)을 용단한 후 픽업해도 좋다. 혹은, 예리한 칼로 접착층(24-2)을 절단하거나, 용제를 이용하여 적어도 칩(1) 사이 영역의 접착층(24-2)을 제거하고 나서 픽업해도 좋다.
도16은 본 발명의 제2 실시 형태에 관한 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치, 접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치, 반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치에 대해 설명하기 위한 것으로, 박리 기구에서 이용되는 웨이퍼 흡착부(2)의 다른 구성예를 나타내고 있다. 이 박리 기구에서는 접착성 테이프(24)의 박리량에 따라서 절환 밸브(26-1 내지 26-7)를 절환하는 제어 장치(31)를 설치하고 있다. 도16에 있어서 도4와 동일 구성부에는 동일 부호를 붙여 그 상세한 설명은 생략한다.
본 제2 실시 형태에서는 접착성 테이프(24)의 박리량을 박리 갈고리(21)의 위치(예를 들어, La 내지 Lf), 보조 플레이트(22)의 위치 및 진공 펌프(27-1, 27-2)의 흡인력 변화 등에 따라서 인접하는 흡착 영역(2-1 내지 26-7) 사이의 이동을 검지하고, 이 검지 결과에 따라서 절환 밸브(26-1 내지 26-7)를 절환하도록 하고 있다.
또한, 상기 박리 갈고리(21)[또는 보조 플레이트(22)]의 위치(La 내지 Lf)의 검출 오차 Δ1은 ± 0.5 내지 10 ㎜, 보다 바람직하게는 ± 0.5 내지 5 ㎜의 범위 내, 보조 플레이트(22)의 높이 Δ2는 접착성 테이프(24) 표면으로부터 0 내지 10 ㎜, 보다 바람직하게는 0 내지 5 ㎜의 범위 내에 있는 것이 바람직하다.
이와 같은 구성에 따르면 보다 고정밀도화할 수 있고, 접착성 테이프(24)의 박리를 할 때에 얇은 반도체 칩이라도 크랙이나 칩핑 등을 방지할 수 있다.
상기 제어 장치(31)에 의한 절환 밸브(26-1 내지 26-7)의 제어는 반도체 칩의 픽업에도 적용할 수 있는 것은 물론이다.
도17 내지 도21은 각각 본 발명의 제3 실시 형태에 관한 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치, 접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치, 반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조장치에 대해 설명하기 위한 것으로, 접착성 테이프의 박리 공정과 반도체 칩의 픽업 공정을 차례로 도시하고 있다. 본 제3 실시 형태는 반도체 칩의 사이즈가 작은(예를 들어, 3 ㎜ 이하) 경우, 접착성 테이프와 반도체 칩 표면에 형성된 막(예를 들어, 표면 보호막)의 밀착성이 매우 높은 경우, 혹은 표면에 범프가 형성되어 있는 제품 등과 같이 반도체 칩 표면에 큰 요철이 있는 경우 등에 적합한 것이다.
도17의 (a), (b)는 연삭 공정이 종료된 상태를 도시하고 있고, (a)는 사시도, (b)는 (a)의 15B-15B' 선에 따른 단면도이다. 접착성 테이프(24)는 웨이퍼링(32)에 접착되어 있고, 개편화된 반도체 웨이퍼[반도체 칩(1)]는 상기 접착성 테이프(24)에 접착되어 있다. 상기 웨이퍼링(32)과 접착성 테이프(24)는 반도체 웨이퍼(1)의 이면 연삭 공정에서 이용된 것이다. 여기서, 상기 접착성 테이프(24)는 상기 개편화된 반도체 웨이퍼(1)의 외주부로부터 돌출하는 사이즈(예를 들어, 2 ㎜ 이상 큼)가 바람직하다.
상기 반도체 웨이퍼(1)로부터 접착성 테이프(24)를 박리할 때에는 도18의 (a), (b)에 도시한 바와 같이 웨이퍼링(32)에 부착되어 있는 접착성 테이프(24)의 외주부에 박리용 테이프(33)를 접착하고, 이 박리용 테이프(33)를 박리 갈고리(21)로 잡아 반도체 칩(1)의 흡착면과 평행한 방향으로 당겨서 박리한다. 혹은 접착성 테이프(24)의 단부를 박리 갈고리(21)로 직접 잡아 반도체 칩(1)의 흡착면과 평행한 방향으로 당겨서 박리한다. 그리고, 우선 웨이퍼링(32)으로부터 접착성 테이프(24)를 박리한다.
접착성 테이프(24)의 박리가 진행하여 웨이퍼 흡착부(흡착 스테이지)에 고정되어 있는 반도체 웨이퍼(반도체 칩)의 외주부에 도달했을 때에는, 도21의 (a)에 도시한 바와 같이 접착성 테이프(24)는 이미 있는 일정 이상의 길이(ΔL)로 박리되어 있다. 따라서, 반도체 웨이퍼의 외주부에 도달했을 때의 박리 각도는 도21의 (b)에 도시한 바와 같이, 반도체 칩(1)의 표면을 기준으로 하여 둔각 ΔX(90도 이상)가 된다.
이에 의해, 반도체 칩(1)으로부터 접착성 테이프(24)를 박리하는 데 필요한 힘을 매우 작게 할 수 있으므로, 반도체 칩(1)의 사이즈가 작은 경우, 반도체 칩(1)의 표면 보호막과 접착성 테이프(24)의 밀착성이 매우 높은 경우 및 반도체 칩(1) 표면에 큰 요철이 있는 경우 등이라도 비교적 용이하게 박리할 수 있다. 따라서, 박리 불량이 되어 외주부의 반도체 칩(1)이 접착성 테이프(24)에 접착된 상태에서 잔존하는 것은 아니다.
이후의 공정은 상술한 제1, 제2 실시 형태와 마찬가지이고, 도19의 (a), (b)에 도시한 바와 같이 접착성 테이프(24)의 박리가 개편화된 반도체 웨이퍼의 외주부에 위치하는 부분을 통과하면, 접착성 테이프(24)의 박리량(이동량)에 맞추어 웨이퍼 흡착부(2)의 방 분리된 흡착 영역의 절환 밸브(26-1 내지 26-7)를 차례로 절환하여 진공 흡인함으로써 흡착 고정하면서 접착성 테이프(24)를 박리한다.
그 후, 접착성 테이프(24)로부터 웨이퍼 흡착부(2)에 전사(흡착 고정)된 반도체 칩(1)의 소자 검출을 행하고, 도20의 (a), (b)에 도시한 바와 같이, 양호한 품질 소자만 흡착 콜릿(10)으로 흡착하여 차례로 픽업한다.
그리고, 상기 픽업한 반도체 칩(1)에 대해 다이본딩 공정이나 트레이 채움 공정 등을 행한다.
본 제3 실시 형태에 따르면, 반도체 칩의 사이즈가 작고, 진공 흡착에 의해 보유 지지하는 힘이 약한 경우, 접착성 테이프와 반도체 칩의 표면에 형성된 막의 밀착성이 매우 높은 경우, 혹은 반도체 칩 표면에 큰 요철이 있는 경우 등에도 접착성 테이프의 양호한 박리를 행할 수 있고, 또한 반도체 칩을 확실하게 픽업할 수 있다.
또한, 상기 제3 실시 형태에서는 웨이퍼링(32)을 이용하는 경우를 예로 들어 설명했지만, 제1, 제2 실시 형태와 마찬가지로 웨이퍼링을 이용하지 않아도 좋다. 이 경우에는 접착성 테이프(24)의 사이즈를 반도체 웨이퍼의 외주부보다도 크게(예를 들어, 2 ㎜ 이상) 하여 외주부로부터 돌출시킴으로써, 박리 개시시에 접착성 테이프(24)를 박리하기 쉽게 할 수 있다. 또한, 웨이퍼의 외주부에 배치되어 있는 반도체 칩(1)으로부터 접착성 테이프(24)를 박리하기 시작했을 때의 각도를 반도체 칩(1)의 표면을 기준으로 하여 둔각으로 함으로써, 반도체 칩(1)이 접착성 테이프(24)에 남아 박리 불량이 되는 것을 방지할 수 있다.
도22는 본 발명의 제4 실시 형태에 관한 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치, 접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치, 반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치에 대해 설명하기 위한 것으로, 개략 구성을 도시하고 있다.
본 제4 실시 형태에서는 챔버(27)에 접착성 테이프(24)의 박리 기구를 수용(보유 지지 테이블의 상면측을 기밀 밀봉)하고, 박리하는 접착성 테이프(24)측을 가압하도록 하고 있다. 이 때, 웨이퍼 흡착부(2)는 이면측으로부터 진공 흡인한다. 이에 의해, 챔버(27)의 내부와 반도체 칩(1) 고정부의 압력차가 커져 반도체 칩(1)을 강한 흡착력으로 고정하여 접착성 테이프(24)를 반도체 칩(1)으로부터 박리할 수 있다.
이와 같은 구성에 따르면, 개편화된 반도체 웨이퍼의 흡착력을 높일 수 있으므로, 접착력이 강한 접착성 테이프라도 비교적 용이하게 박리할 수 있다.
물론, 접착성 테이프의 박리 기구뿐만 아니라, 픽업 장치를 챔버에 수용해도 좋다. 또한, 이와 같은 접착성 테이프의 박리 기구나 픽업 장치를 다른 반도체 장치의 제조 장치에 적용할 수도 있다.
도23 내지 도41은 각각 상술한 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다양한 구성예를 나타내고 있다. 도23은 웨이퍼 흡착부의 다공질재를 접착성 테이프의 박리 방향에 대해 2개의 흡착 영역으로 분리한 것이다. 도24는 웨이퍼 흡착부의 다공질재를 접착성 테이프의 박리 방향에 대해 5개의 흡착 영역으로 분리한 것이다. 도25는 웨이퍼 흡착부의 다공질재를 접착성 테이프의 박리 방향에 대해 9개의 흡착 영역으로 분리한 것이다.
도26 내지 도29는 각각 웨이퍼 흡착부의 다공질재를 접착성 테이프의 박리 방향에 대해 복수로 분할할 뿐만 아니라, 박리 방향과 직교하는 방향으로도 2분할함으로써 각각 흡착 영역을 4, 10, 14, 18개 설치한 것이다.
도30 내지 도35는 각각 웨이퍼 흡착부의 다공질재 상에 다수의 관통 구멍을갖는 플레이트(28)를 설치하고, 이 플레이트(28)를 개재하여 개편화된 반도체 웨이퍼(1)를 흡착하는 것이다. 도30에서는 다공질재가 접착성 테이프의 박리 방향에 대해 2개의 흡착 영역으로 분리되고, 도31에서는 5개의 영역으로 분리되고, 도32에서는 7개의 영역으로 분리되어 있다. 또한, 도33에서는 다공질재가 접착성 테이프의 박리 방향 및 이 방향과 직교하는 방향에 대해 각각 2분할되어 4개의 흡착 영역으로 분리되고, 도34에서는 10개의 흡착 영역으로 분리되고, 도35에서는 14개의 흡착 영역으로 분리되어 있다.
도36 내지 도41은 각각 웨이퍼 흡착부의 다공질재 상에, 각 반도체 칩에 대응하는 관통 구멍을 갖는 플레이트(30)를 설치하고, 이 플레이트(30)를 개재하여 개개의 반도체 칩을 흡착하는 것이다. 도36에서는 다공질재가 접착성 테이프의 박리 방향에 대해 2개의 흡착 영역으로 분리되고, 도37에서는 5개의 영역으로 분리되고, 도38에서는 7개의 영역으로 분리되어 있다. 또한, 도39에서는 다공질재가 접착성 테이프의 박리 방향 및 이 방향과 직교하는 방향에 대해 각각 2분할되어 4개의 흡착 영역으로 분리되고, 도40에서는 10개의 흡착 영역으로 분리되고, 도41에서는 14개의 흡착 영역으로 분리되어 있다.
이와 같은 구성이라도 기본적으로는 도2에 도시한 웨이퍼 흡착부와 마찬가지이며, 반도체 칩(1)의 사이즈나 두께, 접착성 테이프(24)의 접착력, 두께, 유연성 등을 고려하여 가장 적절한 구조를 선택하면 된다.
도42의 (a), (b)는 각각 상기 제1 내지 제4 실시 형태에 있어서 적용되는 웨이퍼 흡착부의 다른 구성예에 대해 설명하기 위한 것으로, 다공질 접착성 테이프와그 지지 부재를 이용하여 개편화된 반도체 웨이퍼를 흡착하는 것이다. 도42의 (a)는 다공질 접착성 테이프의 단면도, 도42의 (b)는 지지 부재의 단면도이다.
다공질 접착성 테이프(40)는 상기 접착성 테이프(24)가 접착된 반도체 칩(1)을 전사하기 위해 이용된다. 상기 다공질 접착성 테이프(40)에는 다공질재(41)의 양면에 한 쪽면과 다른 쪽면 사이에서 공기가 관통하는 다수의 구멍을 막지 않도록 통기성을 가진 상태에서 접착제(42-1, 42-2)가 도포되어 있다. 상기 다공질재(41)에는 다공질이면 세라믹이나 수지 등의 어떠한 재료도 이용할 수 있다. 또한, 상기 접착제(42-1, 42-2)의 접착력은 통상의 접착성 테이프보다도 약하게 설정되어 있다. 상기 다공질 접착성 테이프(40)는 반도체 웨이퍼의 외형에 적합하도록 원형 형상을 갖고, 그 측면에는 공기가 빠지지 않도록 공기 빠짐 방지 용구(43)가 설치되어 있다. 이 공기 빠짐 방지 용구(43)는, 예를 들어 접착성 수지나 접착성 테이프 등에 의해 형성할 수 있다.
한편, 지지 부재(45)에는 한 쪽면과 다른 쪽면을 관통하는 진공 흡착용 관통 구멍(44-1 내지 44-7)이 개방되어 있다. 이들의 관통 구멍(44-1 내지 44-7)은 각각, 예를 들어 도4에 있어서의 2계통의 진공 배관(25-1, 25-2)의 절환 밸브(26-1 내지 26-7)에 대응하여 설치된다.
그리고, 도43에 도시한 바와 같이 상기 다공질 접착성 테이프(40)에 있어서의 반도체 칩의 흡착(전사)면과 반대측의 면을 지지 부재(45)에 접착하여 이용한다.
다음에, 상기 도42 및 도43에 도시한 다공질 접착성 테이프(40)를 이용하는경우의 접착성 테이프(24) 박리 공정에 대해 도44의 (a), (b), (c)에 의해 설명한다.
우선, 도44의 (a)에 도시한 바와 같이 지지 부재(45)의 하면에 지지 부재(45)의 진공 흡착용 관통 구멍(44-1 내지 44-7)에 대응하여 진공 배관을 접속하기 위한 접속 구멍을 갖는 고정 지그(46)를 배치하고, 지지 부재(45)의 진공 흡착용 관통 구멍과 고정 지그(46)의 접속 구멍 및 다공질 접착성 테이프(40)에 존재하는 다수의 구멍을 거쳐서 진공 펌프(27-1)를 이용하여 진공 흡인한다. 이에 의해, 진공 펌프(27-1)에 의한 진공 흡착력과 접착제(42-1)에 의한 접착력으로 개편화된 반도체 웨이퍼[반도체 칩(1)]가 다공질 접착성 테이프(40)에 고정된다. 이 결과, 진공 흡착력으로 다공질 접착성 테이프(40)의 접착력이 약한 것을 보충할 수 있다.
지지 부재(45)를 거쳐서 반도체 칩(1)을 진공 흡착시킨 상태에서 반도체 칩(1)에 접착되어 있던 접착성 테이프(24)를 화살표 방향으로 인장하여 박리한다. 박리시에는 접착성 테이프(24)의 일단부측을 박리 갈고리(21)로 보유 지지하여 접착성 테이프(24) 상부에 박리를 보조하는 보조 플레이트(22)를 세트하고, 이 보조 플레이트(22)로 접착성 테이프(24)의 상면을 억제하여 접착성 테이프(24)를 구부리면서 박리 갈고리(21)로 접착성 테이프(24)의 일단부를 도시한 화살표 방향으로 인장하여 박리한다. 이 때, 웨이퍼 흡착부의 인접하는 흡착용 관통 구멍에 대응하는 접착성 테이프(24)의 일부가 박리되었을 때에, 절환 밸브에 의해 제2 계통의 진공 배관(25-2)으로 절환하여 진공 펌프(27-2)에 의한 흡착력과 접착제(42-1)에 의한접착력을 이용하여 박리된 반도체 칩(1)을 고정한다. 여기서는 다공질 접착성 테이프(40)의 다공질재(41)는 방 분리되어 있지 않지만, 다공질재(41)는 거리가 멀어짐에 따라서 흡인 저항이 커지므로, 주로 진공 흡착용 관통 구멍으로부터 근거리에 위치하는 반도체 칩(1)에 흡인력을 미치게 하여 관통 구멍의 근방이 흡착 영역이 된다. 방 분리되어 있지 않음에 따른 흡착력의 저하는 접착제(42-1)에 의한 흡착력으로 보충할 수 있다. 따라서, 복수로 방 분리된 것과 마찬가지이다.
접착성 테이프(24)의 박리가 종료하여 진공 펌프(27-2)에 의한 흡인을 정지하면, 도44의 (b)에 도시된 상태가 된다. 이 상태에서는, 각 반도체 칩(1)은 접착제(42-1)에 의한 접착력으로 고정되어 있다. 그리고, 지지 부재(45)로부터 고정 지그(46)를 제거하면, 도44의 (c)에 도시한 바와 같이 지지 부재(45) 상에 접착된 다공질 접착성 테이프(40)에 반도체 칩(1)이 전사된 상태가 된다. 이 상태에서 다음의 픽업 공정을 향해 반송한다.
픽업 공정은 도45의 (a)에 도시한 바와 같이 하여 행한다. 즉, 다공질 접착성 테이프(40)에 전사된 반도체 칩(1) 중, 양호한 품질을 선택하여 흡착 콜릿(10)의 진공 흡착력에 의해 흡착하고, 화살표 방향(상방)으로 픽업한다. 이 때, 각 반도체 칩(1)은 접착제(42-1)에 의한 접착력으로 고정되어 있고, 이 상태에서 흡착 콜릿(10)를 이용하여 흡착력으로만 픽업한다. 이에 의해, 노출된 웨이퍼 흡착부에 잔존되어 있는 불량 반도체 칩(1')이나 제품이 되지 않은 웨이퍼 주변부의 소자를 고정할 수 있다.
또한, 반도체 칩(1)의 사이즈나 두께, 다공질 접착성 테이프(40)의 접착력등, 필요에 따라서 진공 흡인을 행하여, 반도체 칩(1)을 진공 흡착력과 다공질 접착성 테이프(50)의 접착력의 양 쪽으로 고정해도 좋다.
도45의 (b)에, 양호한 품질의 반도체 칩(1)의 픽업이 종료되어 불량 반도체 칩(1')이 다공질 접착성 테이프(40) 상에 남은 상태를 도시한다.
그 후, 도45의 (c)에 도시한 바와 같이 불량 반도체 칩(1')과 제품이 되지 않은 웨이퍼 주변부의 소자가 남아 있는 다공질 접착성 테이프(40)로부터 지지 부재(45)를 제거한다.
상기 지지 부재(45)는 이하의 반도체 칩의 픽업 공정에서 반복하여 사용할 수 있다. 한편, 다공질 접착성 테이프(40)는 불량 반도체 칩(1')이나 제품이 되지 않은 웨이퍼의 주변부의 소자가 부착된 상태에서 파쇄한다.
상기와 같은 구성의 웨이퍼 흡착부는 흡착 콜릿(10)를 이용하여 반도체 칩(1)을 픽업할 때에, 다공질 접착성 테이프(40)의 접착력이 저하하므로, 두께가 얇아진 반도체 칩(1)이라도 용이하게 다공질 접착성 테이프(40)로부터 박리할 수 있다. 따라서, 픽업시에 발생하는 반도체 칩(1)의 파손을 방지할 수 있어 제조 수율의 향상에 기여할 수 있다.
또한, 상술한 설명에서는 다공질 접착성 테이프(40)의 양면에 접착제(42-1, 42-2)를 도포하였지만, 다공질 접착성 테이프(40) 반도체 칩(1)의 접착면측에만 접착제(42-1)를 도포해도 좋다. 이 경우에는, 지지 부재(45)의 표면 상에 접착제를 도포해 둔다.
또한, 상기 예에서는 다공질 접착성 테이프(40)로부터 지지 부재(45)를 제거하여 지지 부재(45)의 재이용을 행하고, 불량 반도체 칩(1')과 제품이 되지 않은 웨이퍼 주변부의 소자가 잔존하고 있는 다공질 접착성 테이프(40)를 파쇄하였다. 그러나, 도46의 (a)에 도시한 바와 같이 불량 반도체 칩(1')(혹은 제품이 되지 않은 웨이퍼 주변부의 소자)의 표면에 접착성 테이프(47)를 접착하고, 도46의 (b)에 도시한 바와 같이 불량 반도체 칩(1')을 다공질 접착성 테이프(40)로부터 박리하여 접착성 테이프(40)와 불량 반도체 칩(1')을 파쇄하도록 해도 좋다. 여기서, 상기 접착성 테이프(47)의 접착력은 접착제(42-1)의 접착력보다도 강할 필요가 있다.
이 후, 지지 부재(45)와 다공질 접착성 테이프(40)를 다음의 픽업 공정에서 다시 이용한다. 이와 같이 하여, 다공질 접착성 테이프(40)를 예를 들어, 2 내지 10회 정도 다시 이용함으로써 보다 비용 저감을 도모할 수 있다.
다음에, 상기 지지 부재(45)의 보다 구체적인 구성에 대해 몇 가지의 예를 이용하여 설명한다. 도47 내지 도52에 각각의 지지 부재(45)의 평면도 및 단면도를 도시한다.
도47의 (a), (b)에 도시한 지지 부재(45a)는 금속, 세라믹 혹은 수지 등으로 이루어지는 원형의 평판에 관통 구멍(48)이 복수 부위 개방된 구성을 갖는다. 이들의 관통 구멍(48)은 진공 흡착용 관통 구멍(진공 배관을 접속하기 위한 접속 구멍)에 대응하여 설치되어 있다.
도48의 (a), (b)에 도시한 지지 부재(45b)는 수지나 세라믹 등으로 이루어지고, 많은 공기가 관통하는 구멍을 갖는 다공질재로 형성된 원형의 평판(49) 측면에 공기 빠짐 방지구(50)가 설치되어 형성되어 있다.
도49의 (a), (b)에 도시한 지지 부재(45c)는 금속, 세라믹, 수지 등으로 이루어지는 평판의 중앙부에 관통 구멍(51)이 한 군데 설치되어 형성되어 있다.
이들 도47 내지 도49에 각각 도시한 지지 부재(45a, 45b, 45c)는 모두 표면에 접착제가 도포되어 있지 않다. 따라서, 이와 같은 지지 부재(45a, 45b, 45c)를 이용하는 경우에는 다공질 접착성 테이프(40)에 있어서의 지지 부재(45a, 45b, 45c)와의 접착면에 접착제(42-2)가 도포되어 있을 필요가 있다.
이에 대해, 도50 내지 도52에 각각 도시한 지지 부재(45d, 45e, 45f)는 한 쪽면에 접착제(52, 53, 54)가 도포되어 있다. 여기서, 접착제(52, 53, 54)는 각각 진공 흡인용 구멍을 막는 일이 없도록 도포되어 있다. 즉, 도50의 (a), (b)에 도시한 지지 부재(45d)에서는 복수의 관통 구멍(48)이 존재하지 않는 영역의 표면 상에 접착제(52)가 도포되어 있다. 도51의 (a), (b)에 도시한 지지 부재(45e)에서는 측면에 공기 빠짐 방지구(50)가 설치된 다공질재(49)에 있어서의 다수의 구멍을 막는 일이 없도록 그 표면 상에 접착제(53)가 도포되어 있다. 또한, 도52의 (a), (b)에 도시된 지지 부재(45f)에서는 한 군데의 관통 구멍(51)이 존재하지 않은 영역의 표면 상에 접착제(54)가 도포되어 있다.
이들 도50의 (a), (b) 내지 도52의 (a), (b)에 각각 도시한 지지 부재(45d, 45e, 45f)는 다공질 접착성 테이프(40)에 있어서의 지지 부재와의 접착면에 접착제가 도포되어 있는 경우, 혹은 도포되어 있지 않은 경우의 양 쪽에 있어서 이용할 수 있다.
상기 지지 부재(45a 내지 45f)의 어느 쪽을 이용하는 경우에 있어서도 진공흡착용 구멍이 마련되어 있으므로, 다공질 접착성 테이프(40)를 이 지지 부재(45a 내지 45f)에 접착한 상태에서 지지 부재(45a 내지 45f)측으로부터 진공 흡인을 행하여 반도체 칩을 다공질 접착성 테이프에 진공 흡착할 수 있다.
상기와 같은 다공질재 접착성 테이프(40)를 이용한 웨이퍼 흡착부의 구성에 따르면, 진공 흡인과 접착제에 의한 접착력을 병용하기 때문에, 다공질재 접착성 테이프(40)의 접착력을 통상의 접착성 테이프의 것보다 작게 억제할 수 있다. 그러므로, 접착성 테이프(24)를 박리할 때는 진공 흡인과 접착제의 접착력으로 개편화된 반도체 웨이퍼를 강력히 흡착하고, 반도체 칩(1)을 다공질 접착성 테이프(40)로부터 픽업할 때에는 진공 흡인을 정지 또는 약하게 함으로써 용이하게 박리할 수 있다. 이에 의해, 반도체 칩(1)의 파손을 방지하여 제조 수율을 향상시킬 수 있다.
이상 제1 내지 제4 실시 형태를 이용하여 본 발명의 설명을 행하였지만, 본 발명은 상기 각 실시 형태에 한정되는 것은 아니고, 실시 단계에서는 그 요지를 일탈하지 않는 범위에서 다양하게 형성하는 것이 가능하다. 또한, 상기 각 실시 형태에는 다양한 단계의 발명이 포함되어 있고, 개시되는 복수의 구성 요건의 적절한 조합에 의해 다양한 발명을 추출할 수 있다. 예를 들어, 각 실시 형태에 나타내는 전체 구성 요건으로부터 몇 개의 구성 요건이 삭제되어도 발명이 해결하고자 하는 과제의 란에서 서술한 과제 중 적어도 하나를 해결할 수 있고, 발명의 효과 란에서 서술되어 있는 효과 중 적어도 하나를 얻을 수 있는 경우에는, 이 구성 요건이 삭제된 구성이 발명으로서 추출될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면 칩의 크랙이나 칩핑 등의 불량을 저감하여 고품질의 반도체 장치를 제조할 수 있는 동시에 제조 수율의 저하도 억제할 수 있는 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치, 접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치, 반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치를 얻게 된다.

Claims (40)

  1. 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 기구이며,
    접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 상기 반도체 웨이퍼측을 흡착 고정하는 흡착부를 구비하는 것을 특징으로 하는 접착성 테이프의 박리 기구.
  2. 제1항에 있어서, 상기 흡착 영역에 대응하여 설치되고, 상기 반도체 웨이퍼측을 흡착하기 위한 적어도 2계통의 진공 배관을 더 구비하고, 상기 접착성 테이프의 박리 위치에 따라서 상기 진공 배관을 절환하여 상기 반도체 웨이퍼를 흡착하는 것을 특징으로 하는 접착성 테이프의 박리 기구.
  3. 제1항 또는 제2항에 있어서, 상기 진공 배관의 절환은 상기 접착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 행해지는 것을 특징으로 하는 접착성 테이프의 박리 기구.
  4. 제1항에 있어서, 박리하는 접착성 테이프측을 가압하는 챔버를 더 구비하는 것을 특징으로 하는 접착성 테이프의 박리 기구.
  5. 제1항에 있어서, 상기 접착성 테이프는 웨이퍼링에 접착되는 것을 특징으로하는 접착성 테이프의 박리 기구.
  6. 제1항에 있어서, 상기 접착성 테이프는 상기 개편화된 반도체 웨이퍼의 외주부보다도 2 ㎜ 이상 큰 것을 특징으로 하는 접착성 테이프의 박리 기구.
  7. 제1항에 있어서, 상기 접착성 테이프의 박리 개시부의 각도는 상기 흡착부의 흡착면에 대해 90도 이상인 것을 특징으로 하는 접착성 테이프의 박리 기구.
  8. 상기 청구항 1에 기재된 접착성 테이프의 박리 기구를 구비한 것을 특징으로 하는 반도체 장치의 제조 장치.
  9. 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 방법이며,
    접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재를 거쳐서 상기 흡착 영역에 대응하는 적어도 2개의 계통인 흡인 경로에서 상기 반도체 웨이퍼측을 흡착 고정하는 공정과,
    상기 접착성 테이프를 박리 방향에 따라서 박리하여 인접하는 상기 흡착 영역에 대응하는 접착성 테이프의 일부가 박리되었을 때에, 상기 접착성 테이프의 박리가 인접하는 상기 흡착 영역에 도달하는 부근에서 흡인 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정을 구비하는 것을 특징으로 하는 접착성 테이프의 박리 방법.
  10. 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 장치이며,
    접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 구비하고, 접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 흡착 고정하는 보유 지지 테이블과,
    상기 접착성 테이프의 단부를 당겨서 박리하기 위한 박리 갈고리와,
    상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡착하기 위한 제1 흡인 장치와,
    상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하기 위한 제2 흡인 장치와,
    상기 제1 흡인 장치에 의한 반도체 웨이퍼의 흡착과 상기 제2 흡인 장치에 의한 반도체 웨이퍼의 흡착을 흡인 경로마다 절환하는 절환 장치를 구비하고,
    상기 제1 흡인 장치에 의해 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡착한 상태에서 상기 박리 갈고리에 의해 접착성 테이프의 단부를 당겨서 박리하고, 상기 웨이퍼 흡착부의 인접하는 흡착 영역 근방의 접착성 테이프의 일부가 박리되었을 때에, 상기 절환 장치에 의해 흡인 경로를 절환하여 상기 제2 흡인 장치의 상기 흡착 영역에 대응하는 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하는 것을 특징으로 하는 접착성 테이프의 박리 장치.
  11. 제10항에 있어서, 상기 접착성 테이프 상에 상기 박리 방향과 직교하는 방향에 배치되어 상기 접착성 테이프를 지지함으로써, 상기 박리 갈고리를 상기 접착성 테이프 표면과 동일 방향으로 이동시키기 위한 보조 플레이트를 더 구비하는 것을 특징으로 하는 접착성 테이프의 박리 장치.
  12. 제10항 또는 제11항에 있어서, 상기 웨이퍼 흡착부에 있어서의 상기 개편화된 반도체 웨이퍼의 흡착면은 다수의 관통 구멍을 갖는 것을 특징으로 하는 접착성 테이프의 박리 장치.
  13. 제10항에 있어서, 상기 웨이퍼 흡착부의 각각의 흡착 영역은 상기 개편화된 반도체 웨이퍼에 각각 대응하는 것을 특징으로 하는 접착성 테이프의 박리 장치.
  14. 제10항에 있어서, 상기 웨이퍼 흡착부의 흡착면과 상기 개편화된 반도체 웨이퍼 사이에 개재되고, 상기 개편화된 반도체 웨이퍼에 각각 대응하는 흡착 구멍을 갖는 플레이트를 더 구비하는 것을 특징으로 하는 접착성 테이프의 박리 장치.
  15. 제10항에 있어서, 상기 개편화된 반도체 웨이퍼를 보유 지지한 보유 지지 테이블 및 상기 박리 갈고리를 가압하는 챔버를 더 구비하는 것을 특징으로 하는 접착성 테이프의 박리 장치.
  16. 제10항에 있어서, 상기 접착성 테이프는 웨이퍼링에 접착되는 것을 특징으로하는 접착성 테이프의 박리 장치.
  17. 제10항에 있어서, 상기 접착성 테이프의 단부는 상기 개편화된 반도체 웨이퍼의 외주부로부터 2 ㎜ 이상 돌출하는 것을 특징으로 하는 접착성 테이프의 박리 장치.
  18. 제10항에 있어서, 상기 접착성 테이프의 박리 개시부의 각도는 상기 흡착부의 흡착면에 대해 90도 이상인 것을 특징으로 하는 접착성 테이프의 박리 기구.
  19. 제10항에 기재된 접착성 테이프의 박리 장치를 구비하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  20. 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 방법이며,
    접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 갖는 보유 지지 테이블에 적재하고, 각각의 흡착 영역에 대응하여 설치된 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡인하여 흡착 고정하는 공정과,
    상기 접착성 테이프의 단부를 박리 갈고리로 당겨서 박리하는 공정과,
    상기 웨이퍼 흡착부의 인접하는 흡착 영역 근방의 접착성 테이프의 일부가 박리되었을 때에, 상기 제1 흡인 경로와 다른 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착 고정하는 공정을 구비하는 것을 특징으로 하는 접착성 테이프의 박리 방법.
  21. 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리하는 박리 기구를 구비하여 개개의 반도체 칩을 픽업하는 픽업 장치이며,
    접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 구비하고, 접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 흡착 고정하는 보유 지지 테이블과,
    상기 접착성 테이프의 단부를 당겨서 박리하기 위한 박리 갈고리와,
    상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡착하기 위한 제1 흡인 장치와,
    상기 웨이퍼 흡착부의 각각의 흡착 영역에 대응하여 설치된 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하기 위한 제2 흡인 장치와,
    상기 제1 흡인 장치에 의한 반도체 웨이퍼의 흡착과 상기 제2 흡인 장치에 의한 반도체 웨이퍼의 흡착을 흡인 경로마다 절환하는 절환 장치와,
    개개의 반도체 칩을 흡착하여 픽업하는 흡착 콜릿을 구비하고,
    상기 제1 흡인 장치에 의해 제1 흡인 경로에서 상기 반도체 웨이퍼를 흡착한 상태에서 상기 박리 갈고리에 의해 접착성 테이프의 단부를 당겨서 박리하고, 상기 웨이퍼 흡착부의 인접하는 흡착 영역 근방의 접착성 테이프의 일부가 박리되었을 때에 상기 절환 장치에 의해 흡인 경로를 절환하고, 상기 제2 흡인 장치의 상기 흡착 영역에 대응하는 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하고,
    상기 접착성 테이프의 박리 종료 후에, 상기 흡착 콜릿으로 개개의 반도체 칩을 흡착하여 픽업하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  22. 제21항에 있어서, 상기 흡착 콜릿으로 상기 개개의 반도체 칩을 흡착하여 픽업할 때에 상기 제1 및 제2 흡인 장치 중 적어도 한 쪽을 이용하여, 상기 제1 흡인 경로 및 제2 흡인 경로 중 적어도 한 쪽에서 상기 개편화된 반도체 웨이퍼를 흡착하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  23. 제21항에 있어서, 상기 흡착 콜릿으로 상기 개개의 반도체 칩을 흡착하여 픽업할 때에 상기 제1 흡인 장치에 의해 제1 흡인 경로에서 반도체 웨이퍼를 흡착하고, 각 흡착 영역의 반도체 칩의 픽업이 종료된 시점에서 상기 제2 흡인 장치에 의한 제2 흡인 경로에서 흡인하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  24. 제21항에 있어서, 상기 흡착 콜릿으로 상기 개개의 반도체 칩을 흡착하여 픽업할 때에 상기 제1 및 제2 흡인 장치 중 적어도 한 쪽을 이용하여, 각 흡착 영역의 반도체 칩의 픽업이 종료된 시점에서 상기 제1 및 제2 흡인 장치 중 적어도 한 쪽에 의한 흡인을 종료시키는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  25. 제21항에 있어서, 상기 접착성 테이프 상에, 상기 박리 방향과 직교하는 방향에 배치되어 상기 접착성 테이프를 지지함으로써, 상기 박리 갈고리를 상기 접착성 테이프의 표면과 동일한 방향으로 이동시키기 위한 보조 플레이트를 더 구비하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  26. 제21항에 있어서, 상기 웨이퍼 흡착부에 있어서의 상기 개편화된 반도체 웨이퍼의 흡착면은 다수의 관통 구멍을 갖는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  27. 제21항 내지 제25항 중 어느 한 항에 있어서, 상기 웨이퍼 흡착부의 각각의 흡착 영역은 상기 개편화된 반도체 웨이퍼에 각각 대응하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  28. 제21항에 있어서, 상기 웨이퍼 흡착부의 흡착면과 상기 개편화된 반도체 웨이퍼 사이에 개재되어 상기 개편화된 반도체 웨이퍼에 각각 대응하는 흡착 구멍을 갖는 플레이트를 더 구비하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  29. 제21항에 있어서, 상기 개편화된 반도체 웨이퍼를 흡착 고정한 보유 지지 테이블 및 상기 박리 갈고리를 가압하는 챔버를 더 구비하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  30. 제21항에 있어서, 상기 접착성 테이프는 웨이퍼링에 접착되는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  31. 제21항에 있어서, 상기 접착성 테이프의 단부는 상기 개편화된 반도체 웨이퍼의 외주부로부터 2 ㎜ 이상 돌출하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  32. 제21항에 있어서, 상기 접착성 테이프의 박리 개시부의 각도는 상기 흡착부의 흡착면에 대해 90도 이상인 것을 특징으로 하는 반도체 칩의 픽업 장치.
  33. 상기 제21항에 기재된 반도체 칩의 픽업 장치를 구비하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  34. 개편화된 반도체 웨이퍼에 접착된 접착성 테이프를 박리한 후, 개개의 반도체 칩을 픽업하는 픽업 방법이며,
    접착성 테이프에 접착된 개편화된 반도체 웨이퍼를 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 흡착 영역에 대응하여 설치된 제1 흡인 경로에서 흡인하여 고정하는 공정과,
    상기 접착성 테이프의 단부를 당겨서 박리하는 공정과,
    상기 인접하는 흡착 영역 근방의 접착성 테이프가 박리되었을 때에, 상기 흡착 영역에 대응하는 제2 흡인 경로에서 상기 반도체 웨이퍼를 흡착하는 공정과,
    상기 접착성 테이프의 박리 종료 후에, 상기 흡착 콜릿으로 개개의 반도체 칩을 흡착하여 픽업하는 공정을 구비하는 것을 특징으로 하는 반도체 칩의 픽업 방법.
  35. 제34항에 있어서, 상기 개개의 반도체 칩을 흡착하여 픽업하는 공정은 픽업하는 반도체 칩의 이면측을 상기 제1 및 제2 흡인 경로의 적어도 한 쪽에서 흡인한 상태에서 행해지는 것을 특징으로 하는 반도체 칩의 픽업 방법.
  36. 제34항에 있어서, 상기 개개의 반도체 칩을 흡착하여 픽업하는 공정은 픽업하는 반도체 칩의 이면측을 상기 제2 흡인 경로에서 흡인한 상태에서 행하고, 각 흡착 영역의 픽업이 종료되었을 때에 상기 제1 흡인 경로로 절환하는 것을 특징으로 하는 반도체 칩의 픽업 방법.
  37. 제34항에 있어서, 상기 개개의 반도체 칩을 흡착하여 픽업하는 공정은 픽업하는 반도체 칩의 이면측을 상기 제2 흡인 경로에서 흡인한 상태에서 행하고, 각 흡착 영역의 픽업이 종료되었을 때에 흡인을 정지하는 것을 특징으로 하는 반도체 칩의 픽업 방법.
  38. 반도체 웨이퍼의 표면에 소자를 형성하는 공정과,
    소자 형성이 종료된 반도체 웨이퍼를 다이싱 라인 또는 칩 분할 라인에 따라서 분리하여 개편화한 반도체 웨이퍼를 형성하는 공정과,
    접착성 테이프에 접착된, 개편화된 반도체 웨이퍼를 접착성 테이프의 박리 방향에 대해 적어도 2개의 흡착 영역으로 분리된 다공질재로 이루어지는 웨이퍼 흡착부를 구비하는 보유 지지 테이블에 적재하고, 상기 흡착 영역에 대응하여 설치된 제1 흡착 경로에서 흡인하여 흡착 고정하는 공정과,
    상기 접착성 테이프의 단부를 당겨서 박리하는 공정과,
    인접하는 흡착 영역 근방의 접착성 테이프의 일부가 박리되었을 때에 상기 흡착 영역에 대응하는 제2 흡인 경로를 절환하여 상기 반도체 웨이퍼를 흡착 고정하는 공정과,
    상기 접착성 테이프의 박리 종료 후에, 보유 지지 테이블과 흡착 콜릿을 상대적으로 이동시켜 픽업의 대상이 되는 반도체 칩 상에 흡착 콜릿을 이동시키는 공정과,
    상기 개개의 반도체 칩을 상기 흡착 콜릿으로 흡착하여 픽업하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  39. 제38항에 있어서, 상기 개개의 반도체 칩을 상기 흡착 콜릿으로 흡착하여 픽업하는 공정 후에, 픽업한 개개의 반도체 칩을 실장하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  40. 제38항에 있어서, 상기 개개의 반도체 칩을 상기 흡착 콜릿으로 흡착하여 픽업하는 공정 후에, 픽업한 개개의 반도체 칩을 트레이에 채우는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2002-0058294A 2001-09-27 2002-09-26 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치 KR100506109B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00298509 2001-09-27
JP2001298509 2001-09-27
JP2002271536A JP4266106B2 (ja) 2001-09-27 2002-09-18 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
JPJP-P-2002-00271536 2002-09-18

Publications (2)

Publication Number Publication Date
KR20030028391A true KR20030028391A (ko) 2003-04-08
KR100506109B1 KR100506109B1 (ko) 2005-08-04

Family

ID=26623169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0058294A KR100506109B1 (ko) 2001-09-27 2002-09-26 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치

Country Status (4)

Country Link
US (3) US7060593B2 (ko)
JP (1) JP4266106B2 (ko)
KR (1) KR100506109B1 (ko)
TW (1) TW569355B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815746B1 (ko) * 2005-12-06 2008-03-20 도쿄 오카 고교 가부시키가이샤 서포트 플레이트 및 서포트 플레이트의 첩합방법
KR101515752B1 (ko) * 2014-03-19 2015-04-28 세메스 주식회사 다이 픽업 장치
US9038264B2 (en) 2011-02-28 2015-05-26 Sandisk Semiconductor (Shanghai) Co., Ltd. Non-uniform vacuum profile die attach tip

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830989B1 (en) * 1999-08-27 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method and apparatus for handling arrayed part
JP2003124146A (ja) * 2001-10-11 2003-04-25 Lintec Corp 保護シート剥離方法及び装置
US7023347B2 (en) * 2002-08-02 2006-04-04 Symbol Technologies, Inc. Method and system for forming a die frame and for transferring dies therewith
SG116533A1 (en) 2003-03-26 2005-11-28 Toshiba Kk Semiconductor manufacturing apparatus and method of manufacturing semiconductor device.
JP4599075B2 (ja) * 2003-03-26 2010-12-15 株式会社東芝 半導体製造装置及び半導体装置の製造方法
JP4123141B2 (ja) * 2003-03-28 2008-07-23 株式会社村田製作所 チップ型電子部品の取扱い装置およびチップ型電子部品の取扱い方法
JP2004311576A (ja) 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
US7306695B2 (en) * 2003-04-10 2007-12-11 Matsushita Electric Industrial Co., Ltd. Apparatus and method for picking up semiconductor chip
US7223320B2 (en) * 2003-06-12 2007-05-29 Symbol Technologies, Inc. Method and apparatus for expanding a semiconductor wafer
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4405211B2 (ja) * 2003-09-08 2010-01-27 パナソニック株式会社 半導体チップの剥離装置、剥離方法、及び半導体チップの供給装置
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
US20070037364A1 (en) * 2003-12-02 2007-02-15 Daihei Sugita Method for manufacturing semiconductor chip
TWI407560B (zh) * 2004-04-28 2013-09-01 Nitto Denko Corp 影像感測器的封裝方法以及此方法所使用的粘著膠帶
JP2006100413A (ja) * 2004-09-28 2006-04-13 Tokyo Seimitsu Co Ltd フィルム貼付方法およびフィルム貼付装置
JP4624813B2 (ja) 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US20060225273A1 (en) * 2005-03-29 2006-10-12 Symbol Technologies, Inc. Transferring die(s) from an intermediate surface to a substrate
JP4401322B2 (ja) * 2005-04-18 2010-01-20 日東電工株式会社 支持板分離装置およびこれを用いた支持板分離方法
US20070107186A1 (en) * 2005-11-04 2007-05-17 Symbol Technologies, Inc. Method and system for high volume transfer of dies to substrates
JP4607748B2 (ja) * 2005-12-02 2011-01-05 東京エレクトロン株式会社 基板のパーティクル除去方法、その装置及び塗布、現像装置
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070158024A1 (en) * 2006-01-11 2007-07-12 Symbol Technologies, Inc. Methods and systems for removing multiple die(s) from a surface
JP4851795B2 (ja) * 2006-01-13 2012-01-11 株式会社ディスコ ウエーハの分割装置
US20070236591A1 (en) * 2006-04-11 2007-10-11 Tam Samuel W Method for mounting protective covers over image capture devices and devices manufactured thereby
DE102006035644A1 (de) * 2006-07-31 2008-02-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen
JP2008041987A (ja) * 2006-08-08 2008-02-21 Tokyo Ohka Kogyo Co Ltd サポートプレートとウェハとの剥離方法及び装置
JP4657176B2 (ja) * 2006-08-29 2011-03-23 リンテック株式会社 吸着テーブルおよび吸着テーブルを用いたシート剥離方法
US20090001611A1 (en) * 2006-09-08 2009-01-01 Takeshi Matsumura Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
JP2008098428A (ja) * 2006-10-12 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2008103493A (ja) * 2006-10-18 2008-05-01 Lintec Corp チップのピックアップ方法及びピックアップ装置
JP2008103494A (ja) 2006-10-18 2008-05-01 Lintec Corp 固定ジグおよびチップのピックアップ方法並びにピックアップ装置
KR100817068B1 (ko) * 2006-10-24 2008-03-27 삼성전자주식회사 박형의 반도체 칩 픽업 장치 및 방법
US8456560B2 (en) 2007-01-26 2013-06-04 Digitaloptics Corporation Wafer level camera module and method of manufacture
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
US8605208B2 (en) * 2007-04-24 2013-12-10 Digitaloptics Corporation Small form factor modules using wafer level optics with bottom cavity and flip-chip assembly
CN101681085B (zh) * 2007-04-24 2014-11-19 数字光学公司 采用晶片级光学系统的自动聚焦/变焦模块
US20080305580A1 (en) * 2007-06-07 2008-12-11 Berger Alexander J Bonding of structures together including, but not limited to, bonding a semiconductor wafer to a carrier
US20080302480A1 (en) * 2007-06-07 2008-12-11 Berger Michael A Method and apparatus for using tapes to remove materials from substrate surfaces
SG148884A1 (en) * 2007-06-15 2009-01-29 Micron Technology Inc Method and system for removing tape from substrates
US7482809B1 (en) * 2007-07-18 2009-01-27 Hitachi Medical Systems America, Inc. Method of optimized gradient coil design
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
DE102007048414A1 (de) * 2007-10-09 2009-06-04 Siemens Ag Aufnehmen einer Mehrzahl von elektronischen Bauelementen mittels Saugkanälen mit pneumatischem Verstellelement
JP4816622B2 (ja) * 2007-11-13 2011-11-16 パナソニック株式会社 チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP4985513B2 (ja) * 2008-03-26 2012-07-25 富士通セミコンダクター株式会社 電子部品の剥離方法及び剥離装置
JP5442288B2 (ja) * 2009-03-27 2014-03-12 日東電工株式会社 保護テープ剥離方法およびこれを用いた保護テープ剥離装置
US9419032B2 (en) * 2009-08-14 2016-08-16 Nanchang O-Film Optoelectronics Technology Ltd Wafer level camera module with molded housing and method of manufacturing
US8574398B2 (en) 2010-05-27 2013-11-05 Suss Microtec Lithography, Gmbh Apparatus and method for detaping an adhesive layer from the surface of ultra thin wafers
CN101976653A (zh) * 2010-08-28 2011-02-16 大连佳峰电子有限公司 一种芯片拾取转运装置及其运转方法
DE102011087388A1 (de) 2011-02-17 2012-08-23 Semikron Elektronik Gmbh & Co. Kg Ip-Department Vorrichtung und Verfahren zur Abnahme mindestens eines chipförmigen Halbleiterbauelements von einer Folie
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP5893887B2 (ja) * 2011-10-11 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013102126A (ja) * 2011-10-14 2013-05-23 Fuji Electric Co Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2013191746A (ja) * 2012-03-14 2013-09-26 Toshiba Corp 半導体装置の製造方法、半導体製造装置
US20140238617A1 (en) * 2013-02-28 2014-08-28 General Electric Company System and method for removal of a layer
KR20140107982A (ko) * 2013-02-28 2014-09-05 삼성전자주식회사 다이 이젝터 및 다이 분리 방법
ITMI20131002A1 (it) * 2013-06-18 2014-12-19 Atom Spa Tavolo di taglio con aspirazione differenziata per la stabilizzazione del materiale da recidere
JP6259630B2 (ja) * 2013-10-15 2018-01-10 株式会社ディスコ テープ貼着方法
KR101502239B1 (ko) * 2013-11-29 2015-03-19 엘지디스플레이 주식회사 기판분리장치
CN104078395A (zh) * 2014-07-11 2014-10-01 上海华力微电子有限公司 一种半导体设备不间断真空系统
CN107112273A (zh) * 2014-12-23 2017-08-29 朴佑泰 真空卡盘装置
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法
TWI560794B (en) * 2015-04-23 2016-12-01 Advanced Semiconductor Eng Semiconductor element carrier, method for attaching a semiconductor element to a carrier, and semiconductor process
JP6301565B1 (ja) * 2016-01-29 2018-03-28 イエーノプティーク オプティカル システムズ ゲーエムベーハー マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
JP6730879B2 (ja) * 2016-08-18 2020-07-29 株式会社ディスコ 剥離方法及び剥離装置
US10141215B2 (en) * 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
JP7320932B2 (ja) * 2017-11-10 2023-08-04 芝浦メカトロニクス株式会社 成膜装置及び部品剥離装置
KR102176972B1 (ko) * 2017-11-10 2020-11-10 시바우라 메카트로닉스 가부시끼가이샤 성막 장치 및 부품 박리 장치
KR101936356B1 (ko) * 2018-01-31 2019-01-08 주식회사 레다즈 마이크로 소자를 타겟 오브젝트에 전사하는 방법 및 장치
JP7195051B2 (ja) * 2018-02-20 2022-12-23 ワイエイシイガーター株式会社 剥離装置
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
CN108807230B (zh) * 2018-06-11 2020-07-24 皖江新兴产业技术发展中心 分选机吸头工作位精确校准方法
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
CN109712918B (zh) * 2018-12-29 2021-03-16 铜陵富仕三佳机器有限公司 芯片检测收集设备及其使用方法
JP2020181887A (ja) * 2019-04-25 2020-11-05 三菱電機株式会社 半導体装置の製造方法
CN110473825B (zh) * 2019-07-24 2021-07-27 烟台职业学院 一种音乐播放器的音乐芯片加工用固晶装置及其使用方法
JP7298404B2 (ja) * 2019-09-06 2023-06-27 株式会社レゾナック 半導体装置の製造方法
DE102020129064B4 (de) * 2020-11-04 2023-10-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Abziehverfahren und abziehwerkzeug
KR102346604B1 (ko) 2021-05-13 2021-12-31 조성국 포장대 제조방법과, 포장대 및 포장대 사용방법
JP2023019189A (ja) * 2021-07-28 2023-02-09 株式会社ディスコ チップ搬送装置及びダイボンダ
CN114188264B (zh) * 2022-02-15 2022-05-03 合肥矽迈微电子科技有限公司 一种芯片剥离机构、剥离机及剥离方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443458A (en) 1987-08-11 1989-02-15 Nitto Denko Corp Stick cutter for tacky tape with respect to thin board
JPS6443458U (ko) 1987-09-11 1989-03-15
JPH0691153B2 (ja) 1987-11-28 1994-11-14 日東電工株式会社 保護フイルムの剥離方法
KR0143386B1 (ko) 1994-09-06 1998-07-15 한동근 네일 염착제 조성물
KR19990028523A (ko) 1995-08-31 1999-04-15 야마모토 히데키 반도체웨이퍼의 보호점착테이프의 박리방법 및 그 장치
US5803797A (en) * 1996-11-26 1998-09-08 Micron Technology, Inc. Method and apparatus to hold intergrated circuit chips onto a chuck and to simultaneously remove multiple intergrated circuit chips from a cutting chuck
JP2994356B1 (ja) 1998-09-11 1999-12-27 山形日本電気株式会社 ウエハ表面保護テープ剥離装置
JP3504543B2 (ja) 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
US6204092B1 (en) * 1999-04-13 2001-03-20 Lucent Technologies, Inc. Apparatus and method for transferring semiconductor die to a carrier
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
JP4166920B2 (ja) 2000-02-24 2008-10-15 リンテック株式会社 シート剥離装置および方法
JP2001345368A (ja) 2000-05-31 2001-12-14 Fujitsu Ltd 半導体チップ剥離・搬送方法及び装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815746B1 (ko) * 2005-12-06 2008-03-20 도쿄 오카 고교 가부시키가이샤 서포트 플레이트 및 서포트 플레이트의 첩합방법
KR100843463B1 (ko) * 2005-12-06 2008-07-03 도쿄 오카 고교 가부시키가이샤 서포트 플레이트 및 서포트 플레이트의 첩합방법
US9038264B2 (en) 2011-02-28 2015-05-26 Sandisk Semiconductor (Shanghai) Co., Ltd. Non-uniform vacuum profile die attach tip
KR101515752B1 (ko) * 2014-03-19 2015-04-28 세메스 주식회사 다이 픽업 장치

Also Published As

Publication number Publication date
US20070197002A1 (en) 2007-08-23
JP4266106B2 (ja) 2009-05-20
TW569355B (en) 2004-01-01
JP2003179126A (ja) 2003-06-27
US7300818B2 (en) 2007-11-27
US20030060021A1 (en) 2003-03-27
US7060593B2 (en) 2006-06-13
US20060019428A1 (en) 2006-01-26
US7631680B2 (en) 2009-12-15
KR100506109B1 (ko) 2005-08-04

Similar Documents

Publication Publication Date Title
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
KR100609806B1 (ko) 반도체 장치의 제조 방법
KR100609790B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP4818187B2 (ja) 半導体装置の製造方法
KR101970884B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2000164534A (ja) ウェ―ハの分離装置及び方法
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2003133395A (ja) 半導体基板用治具及びこれを用いた半導体装置の製造方法
KR20110035904A (ko) 보호 테이프 박리 방법 및 그 장치
JP2000208447A (ja) 半導体製造装置及び半導体装置の製造方法
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
JP2008103390A (ja) 半導体装置の製造方法
JP2007165351A (ja) ダイボンディング方法
KR100817049B1 (ko) 패키징을 위한 웨이퍼 칩의 제조 방법
JP2011181951A (ja) 半導体装置の製造方法
JP2002141392A (ja) 半導体チップのピックアップ方法及び装置、並びに該装置を有するダイボンド装置
JP4599075B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP2008135795A (ja) 半導体装置およびその製造方法
JP2000091403A (ja) ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法
JP2003086540A (ja) 半導体装置の製造方法及びその製造装置
JPH11135574A (ja) 超音波ボンディング用コレットおよびボンディング方法
JPH05286568A (ja) ウエハ吸着装置とこれを用いた半導体装置製造方法
JP2000195878A (ja) ウェーハ搬送・固定治具及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee