KR100815746B1 - 서포트 플레이트 및 서포트 플레이트의 첩합방법 - Google Patents

서포트 플레이트 및 서포트 플레이트의 첩합방법 Download PDF

Info

Publication number
KR100815746B1
KR100815746B1 KR1020070128613A KR20070128613A KR100815746B1 KR 100815746 B1 KR100815746 B1 KR 100815746B1 KR 1020070128613 A KR1020070128613 A KR 1020070128613A KR 20070128613 A KR20070128613 A KR 20070128613A KR 100815746 B1 KR100815746 B1 KR 100815746B1
Authority
KR
South Korea
Prior art keywords
support plate
hole
groove
substrate
semiconductor wafer
Prior art date
Application number
KR1020070128613A
Other languages
English (en)
Other versions
KR20080006512A (ko
Inventor
아키히코 나카무라
아쯔시 미야나리
요시히로 이나오
Original Assignee
도쿄 오카 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 오카 고교 가부시키가이샤 filed Critical 도쿄 오카 고교 가부시키가이샤
Publication of KR20080006512A publication Critical patent/KR20080006512A/ko
Application granted granted Critical
Publication of KR100815746B1 publication Critical patent/KR100815746B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 서포트 플레이트의 홈 흔적이 기판으로 전사되는 것을 저감시킬 수 있는 동시에, 기판의 표면이 불균일하게 깎이는 것 등이 발생하는 것을 저감시킬 수 있는 서포트 플레이트의 첩합(貼合)방법을 제공하는 것이다.
기판과 접착제층(2)에 의해 일체화된 서포트 플레이트(1)의 시트(6)이 첩착(貼着)된 면을 흡착 헤드(7) 윗면에 올려놓고 흡인 고정하여, 이 상태에서 반도체 웨이퍼(W)의 윗면(회로를 형성하고 있지 않은 면)을 그라인더(8)에 의해 연삭한다.
서포트 플레이트, 홈, 흡착 헤드, 그라인더, 전사 방지 시트

Description

서포트 플레이트 및 서포트 플레이트의 첩합방법{Supporting plate, and method for attaching supporting plate}
도 1은 본 발명의 반도체 웨이퍼의 첩합방법(attaching method)의 하나의 실시형태를 나타내는 도면이다.
도 2는 서포트 플레이트의 한쪽 면(접착면쪽)을 나타내는 도면이다.
도 3는 서포트 플레이트의 다른 쪽 면(흡착면쪽)을 나타내는 도면이다.
도 4는 본 발명의 반도체 웨이퍼의 첩합방법의 하나의 실시형태를 나타내는 도면이다.
도 5는 본 발명의 반도체 웨이퍼의 첩합방법의 하나의 실시형태를 나타내는 도면이다.
도 6은 본 발명의 반도체 웨이퍼의 첩합방법의 하나의 실시형태를 나타내는 도면이다.
도 7은 접착제를 용해하고 있는 상태의 단면도이다.
도 8은 본 발명의 서포트 플레이트의 하나의 실시형태를 나타내는 개략 구성도이다.
[부호의 설명]
1…서포트 플레이트, 2…접착제층, 3…관통구멍(貫通孔), 4…홈(溝), 5…관 통구멍, 6…시트, 6a…구멍(孔), 7…흡착(吸着) 헤드, 8…그라인더(grinder), 9…다이싱 테이프(dicing tape), 10…플레이트, 11…용제 공급구멍, 12…용제 배출구멍, 13…진공구멍, 14…오목부(凹部), 15…통로(홈)
본 발명은, 서포트 플레이트 및 서포트 플레이트의 첩합(貼合)방법에 관한 것이다.
IC 카드나 휴대전화의 박형화(薄型化), 소형화, 경량화가 요구되고 있어, 이 요구를 만족시키기 위해서는 삽입되는 반도체 칩에 대해서도 얇은 두께의 반도체 칩으로 해야한다. 이 때문에 반도체 칩의 토대가 되는 웨이퍼의 두께는 현재 상태에서는 125 ㎛~150 ㎛이지만, 차세대의 칩용으로는 25 ㎛~50 ㎛의 두께가 요구된다고 말하여지고 있다.
반도체 웨이퍼의 박판화(薄板化) 방법으로서는, 특허문헌 1에 개시되는 방법이 제안되어 있다.
이 방법은, 반도체 웨이퍼의 회로 소자 형성면에 유리판, 세라믹판, 또는 금속판 등의 강성(剛性)이 높은 서포트 플레이트를 첩부(貼付)하여 일체화(一體化)시키고, 일체화시킨 상태에서 서포트 플레이트를 흡착 헤드 상에 고정하여, 이 상태에서 반도체 웨이퍼의 이면(裏面)을 그라인더로 연삭(硏削)하여 박판화하도록 하고 있다.
그리고, 박판화된 반도체 웨이퍼를 다이싱(dicing)하여 각각의 칩으로 분리한다. 이 다이싱을 행하는데 있어서는, 기판을 다이싱 테이프에 첩부하고, 기판으로부터 서포트 플레이트를 박리하여 행한다. 또한, 박판화된 반도체 웨이퍼의 표면(B면)에도 회로를 형성하는 경우에는, 반도체 웨이퍼를 서포트 플레이트로 유지한 상태에서, 에칭(etching)이나 애싱(ashing) 등의 회로 형성공정을 실시하고, 그 다음에 다이싱하여 각각의 칩으로 분리한다.
상기한 바와 같이, 다이싱하는데 있어서는 기판으로부터 서포트 플레이트를 박리할 필요가 있다. 그러나 기판과 서포트 플레이트는 극간(隙間) 없이 접착제로 접착되어 있기 때문에, 간단하게 박리할 수 없다.
[특허문헌 1] 일본국 특허공개 제2005-150434호 공보
따라서, 본 출원인 등은, 사용하는 서포트 플레이트의 형상으로서, 한쪽 면쪽에 용제(溶劑)가 흐르는 홈이 형성되고, 대략 중심부에 홈에 용제를 공급하는 관통구멍이 형성되며, 추가로 바깥주위부(外周部)(주위 가장자리부(周緣部))에 접착제층을 용해한 용제가 배출(회수)되는 관통구멍이 형성된 것을 제안하고 있다.
그러나 이 서포트 플레이트를 사용한 박판화에 있어서는, 연삭 중에는 상시 흡인(吸引)(진공 흡착)되기 때문에, 진공 흡착시의 음압(陰壓)에 의해 홈 안이 감압되고, 그 만큼 접착제층을 매개로 하여 박판화된 반도체 웨이퍼의 회로 소자 형성면에 홈의 모양이 전사되어 버리는 경우가 있다.
따라서, 더욱이 본 출원인 등은, 먼저 서포트 플레이트의 다른 쪽 면(반도체 웨이퍼와의 첩합면과 반대쪽 면)에 시트를 첩부한 상태에서 박판화하는 제안을 하고 있다.
이 수단을 사용함으로써, 박판화시의 불편함은 해소되었다. 그러나, 그 다음의 공정에 있어서 문제가 발생하였다.
즉, 반도체 웨이퍼의 양면에 회로를 형성하는 경우에는, 박판화된 반도체 웨이퍼를 서포트 플레이트로 유지한 채, 애싱, 에칭 또는 베이크(bake) 처리 등을 행하게 되지만, 이들의 공정은 모두 가열을 수반하는 공정이다. 그러나, 서포트 플레이트의 한면(一面)쪽에 반도체 웨이퍼가 접착되고, 다면(多面)쪽에는 전사 방지 시트가 접착된 상태에서 가열이 행하여지면, 서포트 플레이트와 반도체 웨이퍼 사이에 개재(介在)하는 기포(氣泡), 또는 서포트 플레이트의 관통구멍이나 홈 내에 존재하는 가스가 팽창하여, 반도체 웨이퍼를 부분적으로 들어올려진다. 이와 같이 일부가 들어올려진 상태에서, 애싱이나 에칭을 행하면, 처리가 불균일해져 수율(yield)이 악화된다.
상기 과제를 해결하기 위한 본 발명의 서포트 플레이트의 첩합방법은, 기판의 회로 형성면에 두께방향으로 관통구멍이 형성된 서포트 플레이트를 첩합시키고, 서포트 플레이트의 기판이 첩합된 면과 반대쪽 면에 전사 방지 시트를 첩부하여, 전사 방지 시트의 서포트 플레이트의 관통구멍에 상당하는 부분에 미리 관통구멍을 형성해두도록 하였다.
또한 본 발명의 서포트 플레이트의 첩합방법에서는, 기판의 회로 형성면에 두께방향으로 관통구멍이 형성된 서포트 플레이트를 첩합시키고, 서포트 플레이트의 기판이 첩합된 면과 반대쪽 면에 전사 방지 시트를 첩부하여, 이 상태에서 서포트 플레이트에 의해 지지하면서 기판을 연삭한 후, 전사 방지 시트의 서포트 플레이트의 관통구멍에 상당하는 부분에 구멍을 뚫도록 하였다.
또한, 본 발명의 서포트 플레이트의 첩합방법에 있어서, 서포트 플레이트로서는, 중앙 부근의 두께방향으로 형성된 제1의 관통구멍, 접착제층과 접하는 면에 형성되고 또한 상기 제1의 관통구멍에 연통(連通)하는 홈과, 주위 가장자리부의 두께방향으로 형성되고 또한 상기 홈에 연통하는 제2의 관통구멍을 갖는 구성으로 하는 것도 가능하다.
또한, 본 발명의 서포트 플레이트의 첩합방법은, 기판의 회로 형성면에 두께방향으로 관통구멍이 형성된 서포트 플레이트를 첩합시키는 공정, 서포트 플레이트의 기판이 첩합된 면과 반대쪽 면에 전사 방지 시트를 첩부하는 공정과, 이 상태에서 서포트 플레이트에 의해 지지하면서 기판을 연삭하는 공정을 갖고, 서포트 플레이트는, 중앙 부근의 두께방향으로 형성된 제1의 관통구멍, 접착제층과 접하는 면에 형성되고 또한 제1의 관통구멍에 연통하는 홈, 주위 가장자리부의 두께방향으로 형성되고 또한 홈에 연통하는 제2의 관통구멍과, 상기 홈에 연통하여, 서포트 플레이트의 끝 가장자리(端緣)에 연결되는 통로가 형성되어 있도록 하였다.
또한 본 발명의 서포트 플레이트의 첩합방법에서는, 서포트 플레이트에 전사 방지 시트를 첩부하는 공정과, 전사 방지 시트가 첩부된 서포트 플레이트와 기판의 첩부를 감압하에서 행하는 공정을 갖고, 전사 방지 시트의 서포트 플레이트의 관통 구멍에 상당하는 부분에 미리 관통구멍을 형성해 두도록 하였다.
또한 본 발명의 서포트 플레이트의 첩합방법에서는, 서포트 플레이트에 전사 방지 시트를 첩부하는 공정과, 전사 방지 시트가 첩부된 서포트 플레이트와 기판의 첩부를 감압하에서 행하는 공정을 갖고, 이 상태에서 서포트 플레이트에 의해 지지하면서 기판을 연삭한 후, 전사 방지 시트의 서포트 플레이트의 관통구멍에 상당하는 부분에 미리 관통구멍을 형성하도록 하였다.
또한 본 발명의 서포트 플레이트의 첩합방법에서는, 서포트 플레이트에 전사 방지 시트를 첩부하는 공정과, 전사 방지 시트가 첩부된 서포트 플레이트와 기판의 첩부를 감압하에서 행하는 공정을 갖고, 이 상태에서 서포트 플레이트에 의해 지지하면서 기판을 연삭한 후, 전사 방지 시트의 서포트 플레이트의 관통구멍에 상당하는 부분에 미리 관통구멍을 형성하도록 하였다.
또한, 본 발명의 서포트 플레이트의 첩합방법에 있어서, 서포트 플레이트는, 중앙 부근의 두께방향으로 형성된 제1의 관통구멍, 접착제층과 접하는 면에 형성되고 또한 제1의 관통구멍에 연통하는 홈과, 주위 가장자리부의 두께방향으로 형성되고 또한 홈에 연통하는 제2의 관통구멍을 갖는 구성으로 하는 것도 가능하다.
또한 본 발명의 서포트 플레이트의 첩합방법에서는, 서포트 플레이트에 전사 방지 시트를 첩부하는 공정과, 상기 전사 방지 시트가 첩부된 서포트 플레이트와 기판의 첩부를 감압하에서 행하는 공정을 갖고, 서포트 플레이트는, 중앙 부근의 두께방향으로 형성된 제1의 관통구멍, 접착제층과 접하는 면에 형성되고 또한 제1의 관통구멍에 연통하는 홈, 주위 가장자리부의 두께방향으로 형성되고 또한 홈에 연통하는 제2의 관통구멍과, 홈에 연통하여, 서포트 플레이트의 끝 가장자리에 연결되는 통로가 형성되어 있는 구성으로 하는 것도 가능하다.
본 발명의 본 발명의 서포트 플레이트는, 한쪽 면에 접착제를 매개로 하여 기판의 회로 형성면이 첩합되는 것으로서, 중앙 부근의 두께방향으로 형성된 제1의 관통구멍, 접착제층과 접하는 면에 형성되고 또한 상기 제1의 관통구멍에 연통하는 홈, 주위 가장자리부의 두께방향으로 형성되고 또한 상기 홈에 연통하는 제2의 관통구멍과, 상기 홈에 연통하여, 서포트 플레이트의 끝 가장자리에 연결되는 통로가 형성되어 있는 것을 특징으로 하는 서포트 플레이트이다.
또한, 전사 방지 시트에 관통구멍을 형성하는 타이밍으로서는, 서포트 플레이트에 상기 전사 방지 시트를 첩부한 후에 관통구멍을 형성하고, 감압하에서 기판을 첩합시키거나, 전사 방지 시트를 서포트 플레이트에 첩부하고, 감압하에서 기판을 첩합시킨 후여도 상관없다.
본원에서 사용되는 '첩합(貼合)'이라는 용어는 첩부(貼付)하여 일체화시키는 조작을 의미한다.
이하에 본 발명의 실시형태를 첨부한 도면을 토대로 설명한다.
도 1은 본 발명의 반도체 웨이퍼 첩합방법의 하나의 실시형태를 나타내는 개략 단면도이다.
또한, 도 2는 서포트 플레이트의 한쪽 면(접착면쪽)을 나타내는 도면이고, 도 3은 서포트 플레이트의 다른 쪽 면(흡착면쪽)을 나타내는 도면이다.
또한, 도 1에 있어서는, 서포트 플레이트의 다른 쪽 면에 이미 전사 방지 시 트(6)이 첩부되어 있는 상태를 나타내고 있다.
도 1에 있어서, 1은 유리판, 세라믹판 또는 금속판 등으로 되는 서포트 플레이트로서, 이 서포트 플레이트(1)의 한쪽 면과 반도체 웨이퍼(W)의 회로 형성면이 접착제층(2)에 의해 첩합되어 있다.
서포트 플레이트(1)에 있어서, 중앙 부근(중앙부)에는 외부로부터 용제가 공급되는 관통구멍(3)이 두께방향으로 형성되어 있다. 또한, 반도체 웨이퍼(W)의 회로 형성면과 접하는 한쪽 면에는 상기 관통구멍(3)에 연통하는 홈(4)가 형성되어 있다. 또한, 바깥주위부(주위 가장자리부)에는 홈(4)에 연통함과 동시에 외부에 용제가 배출(회수)되는 관통구멍(5)가 두께방향으로 형성되어 있다.
서포트 플레이트(1)의 중앙부에 형성된 관통구멍(3)이나 바깥주위부에 형성된 관통구멍(5)의 수는 복수여도 상관없다. 또한, 홈(4)는, 한쪽 면에 있어서 바깥주위부까지의 대략 전역에 걸쳐 형성되어 있다. 용제(약액(藥液))로서는, 예를 들면 알코올계 또는 알칼리계의 것을 사용할 수 있다.
또한, 서포트 플레이트(1)로서는, 바깥주위부에 형성된 관통구멍(5)가 외부로부터 용제가 공급되는 구멍이 되고, 중앙부에 형성된 관통구멍(3)이 외부에 용제가 배출되는 구멍이 되는 경우도 있다.
홈(4)의 형상으로서는, 격자(格子)형상이나, 이 격자형상의 홈에 있어서 열마다 소정의 간격을 어긋나게 한 지그재그 형상을 생각할 수 있다. 또한, 홈(4)가 거북이 등딱지 형상(정육각형)으로 형성된 벌집 형상도 생각할 수 있다.
서포트 플레이트(1)의 다른 쪽 면에 첩부된 시트(6)으로서는, 실제로 박판화 될 때에 발생하는 열에 대한 내성(耐性), 또는 사용되는 용제에 대한 내성 등의 특징을 갖는 것이 적합하다. 또한 이들의 특징에 서포트 플레이트(1)에 대한 적당한 점착성(粘着性)과 박리성 등의 특징을 갖고 있으면 더욱 적합하다.
이와 같은 특징을 갖는 시트(6)으로서, 본 실시형태에서는 예를 들면 수지 시트(예를 들면 폴리이미드 등)를 사용하고 있다.
이어서, 이와 같은 구성의 서포트 플레이트(1)을 사용한 서포트 플레이트 첩합방법의 하나의 실시형태를 도 4~도 6을 토대로 설명한다.
도 4에 나타내는 접합방법에 있어서는, 먼저 대기압 중에서 서포트 플레이트(1)의 다면쪽에 전사 방지 시트(6)을 첩부한다. 이어서, 감압하에 있어서 서포트 플레이트(1)의 한면쪽에 접착제층(2)를 매개로 하여 기판(예를 들면 반도체 웨이퍼(W))의 회로 형성면을 첩부한다.
그 다음 적층체를 꺼내, 도 1에 나타낸 장치로 박판화를 행한다. 그리고, 이 박판화한 상태에서, 에칭, 애싱 또는 베이크 처리를 행한다.
도 5에 나타내는 첩합방법에 있어서는, 먼저 감압하에서 서포트 플레이트(1)의 한면쪽에 접착제층(2)를 매개로 하여 반도체 웨이퍼(W)의 회로 형성면을 첩부한다. 이어서, 서포트 플레이트(1)의 다면쪽에 전사 방지 시트(6)을 첩부하고, 도 1에 나타낸 장치로 박판화를 행한다. 그 다음, 서포트 플레이트(1)의 관통구멍(3)에 상당하는 전사 방지 시트(6)의 중앙부에 구멍(6a)를 뚫고, 이 구멍(6a), 관통구멍(3)을 매개로 하여 서포트 플레이트(1)의 홈(4)를 외부에 연통시켜, 이 상태에서, 에칭, 애싱 또는 베이크 처리를 행한다.
도 6에 나타내는 첩합방법에 있어서는, 미리 중앙부에 구멍(6a)를 뚫은 전사 방지 시트(6)을 준비해 두고, 감압하에서, 이 서포트 플레이트(1)의 한면쪽에 접착제층(2)를 매개로 하여 반도체 웨이퍼(W)의 회로 형성면을 첩부한다. 이어서, 서포트 플레이트(1)의 다면쪽에 전사 방지 시트(6)을 첩부한다. 이 상태에서 구멍(6a), 관통구멍(3)을 매개로 하여 서포트 플레이트(1)의 홈(4)는 외부에 연통되어 있다. 그 다음, 에칭, 애싱 또는 베이크 처리를 행한다.
또한, 도시하지 않지만, 박판화 방법에 있어서는, 전사 방지 시트(6)을 서포트 플레이트에 첩부하여, 미리 구멍을 형성해 두고, 감압하에서, 이 서포트 플레이트(1)의 한면쪽에 접착제층(2)를 매개로 하여 반도체 웨이퍼(W)의 회로 형성면을 첩부한다. 이 상태에서 구멍(6a), 관통구멍(3)을 매개로 하여 서포트 플레이트(1)의 홈(4)는 외부에 연통되어 있다. 그 다음, 에칭, 애싱 또는 베이크 처리를 행한다.
또한, 전사 방지 시트에 구멍을 뚫지 않고 기포나 잔존 가스를 제거하는 방법으로서, 서포트 플레이트(1)쪽에 에어(air)가 빠져나가는 길을 형성하는 것을 생각할 수 있다.
예를 들면, 도 8에 나타내는 바와 같이, 서포트 플레이트의 중앙 부근(중앙부)에는 외부로부터 용제가 공급되는 관통구멍(도시하지 않는다)이 두께방향으로 형성되어 있다. 또한, 반도체 웨이퍼(W)의 회로 형성면과 접하는 한쪽 면에는 관통구멍에 연통하는 홈(4)가 형성되어 있다. 또한, 바깥주위부(주위 가장자리부)에는 홈(4)에 연통됨과 동시에 외부에 용제가 배출(회수)되는 관통구멍(5)가 두께방향으 로 형성되어 있다. 그리고, 이 서포트 플레이트에서는 특히, 관통구멍(5)에 연통하여, 서포트 플레이트의 끝 가장자리에 연결되는 통로(외부로의 통기구멍(通氣孔))(15)가 형성되어 있다. 이에 따라, 홈(4)나 중앙부 및 바깥주위부에 형성된 관통구멍(5) 내에 들어간 에어나 가스는 통로(15)를 통하여 서포트 플레이트의 외부로 빠지게 된다.
그 다음, 에칭·애싱 또는 베이크 처리를 행하는데, 감압하 또는 승온하에서 외압(外壓)에 대하여 서포트 플레이트 홈 및 구멍부(孔部)의 내압(內壓)이 상승하지만 통기구멍이 형성되어 있기 때문에, 압력에 의한 웨이퍼와의 박리를 방지할 수 있다. 또한, 웨트처리를 행할 때에도 외부의 액(液)은, 충분한 길이를 취하여 설치된 통기구멍의 경로 도중까지밖에 진입할 수 없고, 처리 후의 베이크에 의해 완전히 건조할 수 있기 때문에, 이 처리의 영향을 받지 않는다.
이상의 에칭·애싱 또는 베이크 처리 등의 공정을 거쳐, 반도체 웨이퍼(W)의 회로 형성면과는 반대쪽 면에도 회로를 형성했다면, 이하에 기술하는 서포트 플레이트(1)의 박리공정을 행한다.
먼저, 도 7에 나타내는 바와 같이, 흡착 헤드로부터 박판화된 반도체 웨이퍼(W)와 서포트 플레이트(1)이 첩합된 적층체를 떼어내고, 반도체 웨이퍼(W)의 회로가 형성되어 있지 않은 면(즉 회로 형성면과는 반대쪽 면)을 다이싱 테이프(9)에 첩부한다.
이어서, 서포트 플레이트(1)로부터 시트(6)을 박리하고, 플레이트(용제 공급 플레이트)(10)을 서포트 플레이트(1)의 홈(4)가 형성되어 있지 않은 다른 쪽 면에 눌러 붙인다. 그리고, 플레이트(10)의 용제 공급구멍(11)을 서포트 플레이트(1)의 중앙부에 형성된 관통구멍(3)에 일치시키고, 용제 배출구멍(12)를 서포트 플레이트(1)의 바깥주위부에 형성된 관통구멍(5)에 일치시킨다.
이와 같은 상태에 있어서, 플레이트(10)의 용제 공급구멍(11)을 매개로 하여 용제를 공급하면, 용제는 서포트 플레이트(1)의 관통구멍(3)으로부터 이 관통구멍(3)에 연통하는 홈(4)에 들어간다.
이 홈(4)는 전술한 바와 같이 접착제층(2)에 접하는 면의 대략 전역에 걸쳐 형성되어 있기 때문에, 관통구멍(3)으로부터 공급된 용제는 홈(4)를 매개로 하여 주위 가장자리부로 흐르고, 접착제층(2)의 전체에 신속하고 고르게 고루 미쳐, 단시간 사이에 접착제층(2)를 용해한다.
그리고, 접착제층(2)를 용해한 용제는 서포트 플레이트(1)의 바깥주위부에 형성된 관통구멍(5) 및 플레이트(10)의 용제 배출구멍(12)를 매개로 하여 외부에 배출(회수)된다.
그 다음, 서포트 플레이트(1)을 반도체 웨이퍼(W)로부터 박리하기 위해서는, 플레이트(10)의 진공구멍(13)을 매개로 하여 오목부(14) 내를 감압하고, 서포트 플레이트(1)을 플레이트(10)에 진공 흡착시킨 상태에서 플레이트(10)을 상승시킨다.
이에 따라, 반도체 웨이퍼(W)는 다이싱 테이프(9)에 남겨지고, 서포트 플레이트(1) 만이 박리된다.
그리고, 다이싱 테이프(9) 상의 반도체 웨이퍼(W)를 스트리트를 따라 컷터로 절단하여 각각의 회로 소자를 얻는다.
전술한 실시형태에서는, 시트(6)으로서 수지 시트(폴리이미드)를 사용한 경우를 설명하였지만, UV 조사나 가열 등, 외부로부터의 원격적인 수단에 의해 점착력이 저하되는 소위 반응형(反應型)의 테이프나, BG 테이프나 다이싱 테이프 등의 첩착·박리 가능한 감압형(感壓型) 테이프를 사용하는 것도 가능하다.
또한, 본 발명은 전술한 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 그 밖의 여러 가지의 구성을 취할 수 있다.
본 발명의 서포트 플레이트 및 서포트 플레이트의 첩합방법에 의하면, 관통구멍을 형성한 서포트 플레이트의 기판과의 첩합면과 반대쪽 면에, 전사 방지 시트를 첩부하여 박판화할 때에, 서포트 플레이트의 관통구멍 내, 서포트 플레이트와 기판의 사이 등에 가스가 남아 있지 않기 때문에, 박판화 후의 공정에서, 기판과 서포트 플레이트와의 적층체가 가열됐다고 해도 가스의 팽창에 의해 박판화된 기판의 일부가 들어올려지는 불리함이 발생하지 않는다. 따라서, 고정도(高精度)의 가공을 행할 수 있다.

Claims (1)

  1. 한쪽 면에 접착제를 매개로 하여 기판의 회로 형성면이 첩합(貼合)되는 서포트 플레이트로서,
    중앙의 두께방향으로 형성된 제1의 관통구멍, 접착제층과 접하는 면에 형성되고 또한 상기 제1의 관통구멍에 연통하는 홈, 주위 가장자리부의 두께방향으로 형성되고 또한 상기 홈에 연통하는 제2의 관통구멍과, 상기 홈에 연통하여, 서포트 플레이트의 끝 가장자리에 연결되는 통로가 형성되어 있는 것을 특징으로 하는 서포트 플레이트.
KR1020070128613A 2005-12-06 2007-12-12 서포트 플레이트 및 서포트 플레이트의 첩합방법 KR100815746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005352614A JP5318324B2 (ja) 2005-12-06 2005-12-06 サポートプレートの貼り合わせ方法
JPJP-P-2005-00352614 2005-12-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122166A Division KR100843463B1 (ko) 2005-12-06 2006-12-05 서포트 플레이트 및 서포트 플레이트의 첩합방법

Publications (2)

Publication Number Publication Date
KR20080006512A KR20080006512A (ko) 2008-01-16
KR100815746B1 true KR100815746B1 (ko) 2008-03-20

Family

ID=38119328

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060122166A KR100843463B1 (ko) 2005-12-06 2006-12-05 서포트 플레이트 및 서포트 플레이트의 첩합방법
KR1020070128613A KR100815746B1 (ko) 2005-12-06 2007-12-12 서포트 플레이트 및 서포트 플레이트의 첩합방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060122166A KR100843463B1 (ko) 2005-12-06 2006-12-05 서포트 플레이트 및 서포트 플레이트의 첩합방법

Country Status (4)

Country Link
US (1) US20070128832A1 (ko)
JP (1) JP5318324B2 (ko)
KR (2) KR100843463B1 (ko)
TW (1) TW200731446A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5695304B2 (ja) * 2009-06-09 2015-04-01 東京応化工業株式会社 サポートプレート及びその製造方法、基板処理方法
FR2974942B1 (fr) * 2011-05-06 2016-07-29 3D Plus Procede de fabrication de plaques reconstituees avec maintien des puces pendant leur encapsulation
WO2014046840A1 (en) * 2012-09-19 2014-03-27 Applied Materials, Inc. Methods for bonding substrates
SG11201509734YA (en) 2013-05-29 2015-12-30 Mitsui Chemicals Tohcello Inc Semiconductor wafer protective film and method of manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028391A (ko) * 2001-09-27 2003-04-08 가부시끼가이샤 도시바 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
JP2004279685A (ja) * 2003-03-14 2004-10-07 Fujitsu Display Technologies Corp 液晶表示装置の製造方法
KR20050053019A (ko) * 2003-12-01 2005-06-07 도쿄 오카 고교 가부시키가이샤 기판의 서포트 플레이트 및 서포트 플레이트의 박리방법
KR20050102097A (ko) * 2003-02-21 2005-10-25 미쓰보시 다이야몬도 고교 가부시키가이샤 기판 가공용 테이블 및 기판의 가공장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3370112B2 (ja) * 1992-10-12 2003-01-27 不二越機械工業株式会社 ウエハーの研磨装置
US5738574A (en) * 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
TW378166B (en) * 1996-10-25 2000-01-01 Toshiba Machine Co Ltd Headstock of a polishing machine
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6358129B2 (en) * 1998-11-11 2002-03-19 Micron Technology, Inc. Backing members and planarizing machines for mechanical and chemical-mechanical planarization of microelectronic-device substrate assemblies, and methods of making and using such backing members
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
DE60101458T2 (de) * 2001-05-25 2004-10-28 Infineon Technologies Ag Halbleitersubstrathalter mit bewegbarer Platte für das chemisch-mechanische Polierverfahren
JP2003231872A (ja) * 2001-08-03 2003-08-19 Sekisui Chem Co Ltd 両面粘着テープ及びそれを用いたｉｃチップの製造方法
CN100472747C (zh) * 2002-03-05 2009-03-25 株式会社日立工业设备技术 真空中的衬底保持方法和装置、液晶显示装置制造方法
US6908512B2 (en) * 2002-09-20 2005-06-21 Blue29, Llc Temperature-controlled substrate holder for processing in fluids
DE10260233B4 (de) * 2002-12-20 2016-05-19 Infineon Technologies Ag Verfahren zum Befestigen eines Werkstücks mit einem Feststoff an einem Werkstückträger und Werkstückträger
JP4364535B2 (ja) * 2003-03-27 2009-11-18 シャープ株式会社 半導体装置の製造方法
JP2004311744A (ja) * 2003-04-08 2004-11-04 Nec Kansai Ltd 半導体装置の製造方法
JP4574980B2 (ja) * 2003-12-11 2010-11-04 シャープ株式会社 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
JP3859682B1 (ja) * 2005-09-08 2006-12-20 東京応化工業株式会社 基板の薄板化方法及び回路素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028391A (ko) * 2001-09-27 2003-04-08 가부시끼가이샤 도시바 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
KR20050102097A (ko) * 2003-02-21 2005-10-25 미쓰보시 다이야몬도 고교 가부시키가이샤 기판 가공용 테이블 및 기판의 가공장치
JP2004279685A (ja) * 2003-03-14 2004-10-07 Fujitsu Display Technologies Corp 液晶表示装置の製造方法
KR20050053019A (ko) * 2003-12-01 2005-06-07 도쿄 오카 고교 가부시키가이샤 기판의 서포트 플레이트 및 서포트 플레이트의 박리방법

Also Published As

Publication number Publication date
JP2007158124A (ja) 2007-06-21
KR20070059995A (ko) 2007-06-12
US20070128832A1 (en) 2007-06-07
KR100843463B1 (ko) 2008-07-03
TW200731446A (en) 2007-08-16
JP5318324B2 (ja) 2013-10-16
KR20080006512A (ko) 2008-01-16
TWI327349B (ko) 2010-07-11

Similar Documents

Publication Publication Date Title
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
KR100759679B1 (ko) 서포트 플레이트, 서포트 플레이트의 박리장치 및 박리방법
CN101657890B (zh) 带粘接剂芯片的制造方法
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
JP4546626B2 (ja) 半導体素子のピックアップ方法
KR100826768B1 (ko) 박리수단 및 박리장치
TW200539302A (en) Peeling device for chip detachment
KR100815746B1 (ko) 서포트 플레이트 및 서포트 플레이트의 첩합방법
JP2005302982A (ja) 半導体チップの製造方法
JP2007073798A (ja) 基板の薄板化方法及び回路素子の製造方法
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
JP2007281415A (ja) 接着シート
JP2010056562A (ja) 半導体チップの製造方法
JP2005243910A (ja) 半導体チップの製造方法
TW516116B (en) Backside grinding method for bumped wafer
JP2007073929A (ja) 基板の薄板化方法及び回路素子の製造方法
KR200363934Y1 (ko) 다이 본더의 백업 홀더 구조
JP2008085354A (ja) 半導体製造装置
WO2004012247A1 (ja) 半導体装置の製造方法
JP2005302805A (ja) 半導体素子及びその製造方法
JP2003305860A (ja) デバイス接続方法、デバイスおよびデバイス接続用製造装置
JP2008277454A (ja) 固体撮像素子モジュールの製造方法
JP2009187969A (ja) 基板の加工方法
JP2012074715A (ja) 接着シート

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee