JP6397806B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP6397806B2
JP6397806B2 JP2015179997A JP2015179997A JP6397806B2 JP 6397806 B2 JP6397806 B2 JP 6397806B2 JP 2015179997 A JP2015179997 A JP 2015179997A JP 2015179997 A JP2015179997 A JP 2015179997A JP 6397806 B2 JP6397806 B2 JP 6397806B2
Authority
JP
Japan
Prior art keywords
film
metal
oxide
resin portion
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015179997A
Other languages
English (en)
Other versions
JP2017055070A (ja
Inventor
勇佑 高野
勇佑 高野
武志 渡部
武志 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015179997A priority Critical patent/JP6397806B2/ja
Priority to TW105106190A priority patent/TWI628776B/zh
Priority to CN201610236042.4A priority patent/CN106531639B/zh
Priority to US15/233,915 priority patent/US10115674B2/en
Publication of JP2017055070A publication Critical patent/JP2017055070A/ja
Application granted granted Critical
Publication of JP6397806B2 publication Critical patent/JP6397806B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明による実施形態は、半導体装置の製造方法および半導体装置に関する。
半導体パッケージは、電磁波によるＥＭＩ(Electro Magnetic Interference)を抑制するために、半導体パッケージの封止樹脂の表面に設けられたシールド層を有する場合がある。シールド層の表面にはシールド層を保護するために保護膜が設けられている。しかし、従来の保護膜は、金属膜であり、封止樹脂に比べて高い明度（Ｌ値）を有していた。従って、シールド層および保護膜を有する半導体パッケージは、シールド層および保護膜の無く、表面が樹脂の半導体パッケージと比べて、外観検査工程において不良（例えば、スクラッチ等）を発見し難かった。また、保護膜が高い明度を有するので、シールド層および保護膜を有する半導体パッケージは検査における光を高い反射率で反射する。このため、シールド層および保護膜を有する半導体パッケージの外観検査において、検査員の目に対する負担が大きかった。
特開２０１４−２０９５４４号公報 特開２０１５−０５６４２７号公報
外観検査工程において不良を発見し易い半導体装置およびその製造方法を提供する。
本実施形態による半導体装置の製造方法は、第１面と、該第１面の反対側にある第２面と、前記第１面と前記第２面との間にある側面とを有する基板の第１面上に半導体チップを搭載することを具備する。半導体チップ上に半導体チップの第１面を封止する樹脂部を形成する。接地電位源に電気的に接続される導電性膜を、樹脂部の上面上および樹脂部の側面上に形成する。酸素または窒素を含む雰囲気中において金属を成膜することによって、表面が金属酸化膜または金属窒化膜となるように複数の材料を積層した保護膜を導電性膜上に形成する。金属酸化膜または金属窒化膜の明度は、樹脂部の明度と同程度かあるいはそれよりも低い。
本実施形態による半導体装置１の構成の一例を示す斜視図。 半導体装置１の構成の一例を示す断面図。 半導体装置の外観を上方から見た上面図。 保護膜６０の材質と明度（Ｌ値）との関係を示す表。 保護膜６０の断面図。 半導体装置１の製造方法を示すフロー図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体装置の上下方向は、半導体チップが搭載される面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
図１は、本実施形態による半導体装置１の構成の一例を示す斜視図である。図２は、半導体装置１の構成の一例を示す断面図である。
半導体装置１は、基板１０と、半導体チップ２０と、第１端子３０と、樹脂部４０と、シールド膜５０と、保護膜６０とを備えている。
基板１０は、例えば、樹脂、セラミックス、ガラス等の絶縁材料に配線層１１等を設けた配線基板でよい。基板１０は、第１面Ｆ１１と、該第１面Ｆ１１の反対側にある第２面Ｆ１２と、第１面Ｆ１１と第２面Ｆ１２との間にある側面Ｆ１３とを有する。基板１０は、第１面Ｆ１１上に配線層１１を有し、第１面Ｆ１１と第２面Ｆ１２との間の基板１０の中間部分に第１端子３０を有する。図示しないが、基板１０は、第２面Ｆ１２上にも配線を有していてもよい。
配線層１１は、例えば、信号配線、電源配線、グランド配線等を含み、半導体チップ２０のいずれかの端子に電気的に金属ワイヤ１３等を介して接続されている。また、配線層１１は、例えば、ビア１５を介して第２面Ｆ１２側に設けられた電極パッド１２や配線（図示せず）に電気的に接続されてもよい。
電極パッド１２は、他のプリント基板（図示せず）等に接続可能なように第２面Ｆ１２上に設けられている。半導体装置１のパッケージがＬＧＡ（Land Grid Array）タイプである場合、電極パッド１２は平面状の電極である。半導体装置１のパッケージがＢＧＡ（Ball Grid Array）タイプである場合、半田ボール（図示せず）が電極パッド１２上に設けられる。尚、半導体装置１のパッケージのタイプは等に限定しない。
第１端子３０は、基板１０の側面Ｆ１３に設けられており、側面Ｆ１３においてシールド膜５０に電気的に接続されている。第１端子３０は、他のプリント基板に実装されたときに接地電位源に電気的に接続可能に配線されている。
配線層１１、電極パッド１２、第１端子３０は、それぞれ単層配線であってもよいが、それに限定されず、絶縁層と導電層とを積層させた積層配線であってもよい。配線層１１、電極パッド１２、第１端子３０のそれぞれの導電層には、例えば、銅、銀、金、ニッケル等の導電性材料が用いられる。
半導体チップ２０は、基板１０の第１面Ｆ１１上に図示しない接着材を介して搭載されている。半導体チップ２０は、金属ワイヤ１３等を介して基板１０の配線１１等に電気的に接続される。半導体チップ２０は、半導体基板上に設けられた半導体素子を有する半導体チップである。半導体チップ２０は、複数の半導体チップの積層体であってもよい。例えば、半導体装置１がＮＡＮＤ型ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）の場合、半導体チップ２０は、複数のメモリチップを積層した積層体であってもよい。
樹脂部４０は、半導体チップ２０、配線１１、金属ワイヤ１３等を封止し保護するために、半導体チップ２０の表面や側面、基板１０の第１面Ｆ１１上に設けられている。樹脂部４０には、例えば、カーボンブラックを含有するエポキシ樹脂等が用いられる。樹脂部４０は、基板１０とともにダイシング加工されるので、樹脂部４０の側面は、基板１０の側面Ｆ１３とほぼ面一となっている。また、樹脂部４０の上面には、レーザの照射により、製品番号、製造年月日、製造工場等の製品情報が刻印されている。
導電性膜としてのシールド膜５０は、樹脂部４０の表面および側面、並びに、基板１０の側面Ｆ１３の少なくとも一部に設けられている。シールド膜５０には、例えば、銅、銀、ニッケル等の低抵抗の導電性材料を用いている。シールド膜５０は、基板１０の側面Ｆ１３に設けられた第１端子３０に電気的に接続される。これにより、半導体装置１が他のプリント基板等に実装され、第１端子３０が接地電位源に接続された場合、シールド膜５０は、第１端子３０を介して接地電位源に電気的に接続される。シールド膜５０は、電磁波ノイズを接地電位源へ逃がす。これにより、シールド膜５０は、半導体チップ２０から生じる電磁波ノイズが半導体装置１の外部へ漏洩することを抑制する。あるいは、シールド膜５０は、半導体装置１の外部からの電磁波ノイズが半導体装置１の内部へ進入することを抑制する。例えば、半導体装置１が携帯端末のように通信行う電子機器等に用いられた場合に、シールド膜５０は、半導体装置１からの電磁波が電波障害（ＥＭＩ）の原因となることを抑制し、あるいは、電波によって半導体装置１が誤動作することを抑制することができる。
保護膜６０は、シールド膜５０の上面および側面上に設けられている。保護膜６０は、シールド膜５０をキズや腐食等から保護するために、シールド膜５０の上面および側面を被覆している。保護膜６０は、半導体装置１の最も外側に設けられた膜である。保護膜６０には、例えば、酸化銅、酸化クロム、酸化鉄、酸化ニッケル、窒化チタンアルミのいずれか少なくとも１つの材料を用いている。
ここで、保護膜６０の外観について説明する。
図３（Ａ）および図３（Ｂ）は、半導体装置の外観を上方から見た上面図である。即ち、図３（Ａ）および図３（Ｂ）は、半導体装置の最も外側に設けられた保護膜の外観を示している。
図３（Ａ）に示す半導体装置は、銅を用いたシールド膜およびステンレス（ＳＵＳ）を用いた保護膜を有する。ステンレスの明度（Ｌ値）は比較的高く、反射率も高い。外観としてステンレスは、銀色に近い色味を有している。このように、明度が高い場合、外観検査工程において、保護膜上に存在するキズ、腐食、汚れ等４１が視認し難い。また、外観検査は、オペレータが顕微鏡等を用いて肉眼で行う。従って、保護膜からの反射光が強い場合には、オペレータの眼の疲労の原因となり易い。
これに対し、図３（Ｂ）に示す半導体装置１は、銅を用いたシールド膜５０および酸化クロム（Ｃｒ２Ｏ３）を用いた保護膜６０を有する。酸化クロムの明度（Ｌ値）はステンレスのそれよりも低い。外観として酸化クロムは、灰色から黒色に近い色味を有している。このように、明度が比較的低い場合、外観検査工程において、保護膜上に存在するキズ、腐食、汚れ等４１が視認し易い。また、オペレータの眼の疲労の原因となり難くなる。
図４は、保護膜６０の材質と明度（Ｌ値）との関係を示す表である。保護膜６０の明度は、色差計（ＳＣＩ（Specular Component Include）またはＳＣＥ（Specular Component Exclude））を用いて測定したＬ値によって判定される。Ｌ値は、小さいほど黒色に近く、大きいほど、白色（銀色）に近くなる。尚、図４の“ＳＵＳＯ”は、ＳＵＳ酸化膜を示す。
図４（Ａ）は、樹脂部４０のＬ値を示す図である。図４（Ｂ）〜図４（Ｅ）は、保護膜６０の材料とＬ値との関係を示す表である。図４（Ａ）に示すように、樹脂部４０の材料に用いられるカーボンブラック等を含有するエポキシ樹脂のＬ値は、約２９．６０（ＳＣＩ）、約２７．８１（ＳＣＥ）である。このような樹脂部４０は、黒色に近く、外観検査工程において、キズ、腐食、汚れ等が視認し易い。また、オペレータの眼の疲労の原因となり難い。しかし、樹脂部４０上にシールド層５０および保護膜６０を設けた場合、保護膜６０の材料によってＬ値が高くなってしまう。例えば、シールド層５０としての銅膜（例えば、膜厚は約２．５μｍ）を用い、保護膜６０としてステンレス膜（例えば、膜厚は約０．３μｍ）を用いた場合、図４（Ｂ）に示すように、半導体装置の表面（保護膜６０）のＬ値は、約７３．５３（ＳＣＩ）、約７０．０１（ＳＣＥ）となり、かなり白色または銀色に近くなる。このような保護膜６０は、外観検査工程においてキズ、腐食、汚れ等が視認し難く。また、オペレータの眼の疲労の原因となり易い。
これに対し、本実施形態による半導体装置１において、保護膜６０は、酸化銅、酸化クロム、酸化鉄、酸化ニッケル、窒化チタンアルミのいずれか少なくとも１つの材料を含む。例えば、図４（Ｃ）では、保護膜６０は、酸化銅（ＣｕＯ）膜（例えば、膜厚は約０．４２μｍ）上にステンレスの酸化膜（例えば、膜厚は約０．０２μｍ）を設けた積層膜である。図５（Ａ）は、図４（Ｃ）の保護膜６０の断面図である。図５（Ａ）に示すように、酸化銅膜６０ａがシールド膜５０上に設けられており、ステンレスの酸化膜６０ｂが酸化銅６０ａ上に設けられている。ステンレスの酸化膜６０ｂは、酸化鉄（ＦｅＯ、Ｆｅ２Ｏ３）、酸化クロム（Ｃｒ２Ｏ３）および酸化ニッケル（ＮｉＯ、Ｎｉ２Ｏ３）を含む酸化膜である。以下、ステンレスの酸化膜６０ｂをＳＵＳ酸化膜６０ｂともいう。シールド膜５０は、銅膜（例えば、膜厚は約２．５μｍ）のままでよい。この場合、保護膜６０（ＳＵＳ酸化膜６０ｂの表面）のＬ値は、約２８．４３（ＳＣＩ）、約２７．０２（ＳＣＥ）となった。即ち、保護膜６０を酸化銅膜６０ａとＳＵＳ酸化膜６０ｂとの積層膜とすることによって、Ｌ値は、樹脂部４０のＬ値よりも低くなる。この場合、半導体装置の表面（保護膜６０）は、充分に黒色に近くなり、外観検査工程において、キズ、腐食、汚れ等が視認し易く、また、オペレータの眼の疲労の原因となり難い。尚、上記例では、保護膜６０は、酸化銅膜６０ａ上にＳＵＳ酸化膜６０ｂを設けた積層膜である。しかし、図５（Ｂ）に示すように、保護膜６０は、酸化銅膜６０ａの下に、ステンレス膜６０ｃを有していてもよい。即ち、保護膜６０は、ステンレス膜６０ｃと、ステンレス膜６０ｃ上に設けられた酸化銅膜６０ａと、酸化銅膜６０ａ上に設けられたＳＵＳ酸化膜６０ｂとを有する３層の積層膜であってもよい。この場合であっても、図４（Ｃ）に示すＬ値にほぼ等しいＬ値が得られる。尚、シールド膜５０と酸化銅膜６０ａとの間のステンレス膜６０ｃは、酸化銅膜６０ａまたはＳＵＳ酸化膜６０ｂの酸素がシールド膜５０に拡散し、シールド膜５０を酸化することを抑制する。
図４（Ｄ）では、保護膜６０は、ステンレス膜（例えば、膜厚は約０．３μｍ）上に酸化クロム（Ｃｒ２Ｏ３）膜（例えば、膜厚は約０．１μｍ）を設けた積層膜である。図５（Ｃ）は、図４（Ｄ）の保護膜６０の断面図である。図５（Ｃ）に示すように、ステンレス膜６０ｃがシールド膜５０上に設けられており、酸化クロム膜６０ｄがステンレス膜６０ｃ上に設けられている。シールド膜５０と酸化クロム膜６０ｄとの間のステンレス膜６０ｃは、酸化クロム膜６０ｄの酸素がシールド膜５０に拡散し、シールド膜５０を酸化することを抑制する。シールド層５０は、銅膜（例えば、膜厚は約２．５μｍ）でよい。この場合、半導体装置の表面（保護膜６０）のＬ値は、約５０．５７（ＳＣＩ）、約４７．２６（ＳＣＥ）となった。即ち、保護膜６０のＬ値は、樹脂部４０のＬ値よりも高くなった。しかし、図４（Ｂ）のような単層のステンレス膜からなる保護膜６０と比較すると、保護膜６０のＬ値は、かなり低くなる。この場合、半導体装置の表面（保護膜６０）は、或る程度暗色になり、外観検査工程において、キズ、腐食、汚れ等は比較的容易に視認可能であり、また、比較的、オペレータの眼の疲労を引き起こし難い。
図４（Ｅ）では、保護膜６０の材料は、ステンレス膜（例えば、膜厚は約０．３μｍ）上に酸化クロム（Ｃｒ２Ｏ３）膜（例えば、膜厚は約０．２μｍ）を設けた積層膜である。図４（Ｅ）の保護膜６０の断面は、酸化クロム膜６０ｄの厚みにおいて異なるものの、図５（Ｃ）に示す断面と同様である。シールド膜５０と酸化クロム膜６０ｄとの間のステンレス膜６０ｃは、酸化クロム膜６０ｄの酸素がシールド膜５０に拡散し、シールド膜５０を酸化することを抑制する。シールド膜５０は、例えば、約０．５μｍの膜厚を有する銅膜である。この場合、半導体装置の表面（保護膜６０）のＬ値は、約５７．４７（ＳＣＩ）、約５４．４７（ＳＣＥ）となった。即ち、酸化クロム膜６０ｄの膜厚を厚くすると、Ｌ値は、高くなる。しかし、図４（Ｂ）のような単層のステンレス膜からなる保護膜６０と比較すると、保護膜６０のＬ値は、かなり低くなる。この場合、半導体装置の表面（保護膜６０）は、或る程度暗色になり、外観検査工程において、キズ、腐食、汚れ等は比較的容易に視認可能であり、また、比較的、オペレータの眼の疲労を引き起こし難い。
図４（Ｆ）では、保護膜６０の材料は、ステンレス膜（例えば、膜厚は約０．３μｍ）上に窒化チタンアルミ（ＴｉＡｌＮ）膜（例えば、膜厚は約０．１μｍ）を設けた積層膜である。図４（Ｆ）の保護膜６０の断面は、酸化クロム膜６０ｄの材質を酸化クロムから窒化チタンアルミへと換えたもので、その他については図５（Ｃ）に示す断面と同様である。シールド膜５０と窒化チタンアルミとの間のステンレス膜６０ｃは、窒化チタンアルミの窒素がシールド膜５０に拡散し、シールド膜５０を窒化することを抑制する。シールド層５０は、銅膜（例えば、膜厚は約２．５μｍ）でよい。この場合、半導体装置の表面（保護膜６０）のＬ値は、約２８．８５（ＳＣＩ）、約２７．２９（ＳＣＥ）となった。即ち、保護膜６０を酸化銅膜６０ａとＳＵＳ酸化膜６０ｂとの積層膜とすることによって、Ｌ値は、樹脂部４０のＬ値よりも低くなる。この場合、半導体装置の表面（保護膜６０）は、充分に黒色に近くなり、外観検査工程において、キズ、腐食、汚れ等が視認し易く、また、オペレータの眼の疲労の原因となり難い。
図４（Ｃ）〜図４（Ｆ）に示す保護膜６０は、程度の差はあるものの、いずれもＬ値においてステンレス膜よりも低くなった。従って、保護膜６０が酸化銅膜６０ａ、酸化クロム膜６０ｄ、ＳＵＳ酸化膜（酸化クロム、酸化鉄、酸化ニッケル）６０ｂ、窒化チタンアルミ膜のいずれか少なくとも１つの材料を含む膜であることによって、保護膜６０のＬ値は、ステンレス膜のＬ値よりも低くなり、例えば、約５８以下にすることができる。これにより、キズ、腐食、汚れ等の視認を容易化し、オペレータの眼の疲労を抑制することができる。
また、図４（Ｃ）（Ｆ）に示す保護膜６０は、樹脂部４０のＬ値と同程度、あるいは、それよりも低いＬ値を有する。従って、図４（Ｃ）（Ｆ）に示す保護膜６０を用いることによって、半導体装置の表面は、樹脂部４０と同程度に、あるいは、それよりも黒色に近くなり、外観検査工程において、キズ、腐食、汚れ等の視認がさらにし易くなり、かつ、オペレータの眼がさらに疲労し難くなる。
次に、本実施形態による半導体装置１の製造方法について説明する。
図６は、半導体装置１の製造方法を示すフロー図である。まず、基板１０上に半導体チップ２０を搭載する（Ｓ１０）。基板１０は、上述の通り、第１面Ｆ１１と、該第１面Ｆ１１の反対側にある第２面Ｆ１２と、第１面Ｆ１１と第２面Ｆ１２との間にある側面Ｆ１３とを有する。半導体チップ２０は、基板１０の第１面Ｆ１１上に搭載される。半導体チップ２０は、複数の半導体チップを積層して形成された半導体チップの積層体であってもよい。
次に、半導体チップ２０の電極パッドと基板１０上の配線層１１とを金属ワイヤ１３等で電気的に接続する（Ｓ２０）。
次に、半導体チップ２０を搭載した基板１０の第１面Ｆ１１上に、樹脂部４０（例えば、エポキシ樹脂）をモールドし、半導体チップ２０、金属ワイヤ１３等を封止する（Ｓ２５）。樹脂部４０のモールド方法は、トランスファモールド法、コンプレッションモールド法、ポッテイング方法、印刷法等のいずれを用いてもよい。
次に、ダイシングブレード等を用いて、半導体装置１を個別化する（Ｓ３０）。このとき、樹脂部４０を基板１０とともに切断し、半導体装置１をそれぞれ分離する。
次に、ＹＡＧレーザ等を備えたレーザマーキング装置により、半導体装置１の樹脂部４０の上面に、製品名、製品番号、製造年月日、製造工場等の製品情報を刻印する（Ｓ４０）。刻印の深さは、良好な視認性及び作業性を得る観点から、２０〜４０μｍ程度が好ましい。
次に、樹脂部４０の上面上、樹脂部４０の側面上、並びに、基板１０の側面上にシールド膜５０を形成する（Ｓ５０）。導電性膜としてのシールド膜５０は、例えば、減圧雰囲気中において、めっき法またはスパッタ法を用いて形成される。樹脂部４０の上面および樹脂部４０の側面に設けられたシールド膜５０は、基板１０の側面Ｆ１３に設けられたシールド膜５０と電気的に接続されている。また、基板１０の側面Ｆ１３に設けられたシールド膜５０は、接地電位源等に電気的に接続可能な第１端子３０に電気的に接続される。これにより、シールド膜５０全体が第１端子３０に電気的に接続され、第１端子３０を介して接地電位源等に電気的に接続可能である。その結果、電磁波ノイズが半導体装置１の外部へ漏洩することを抑制し、あるいは、外部からの電磁波ノイズが半導体装置１の内部へ進入することを抑制することができる。
次に、スパッタ法等を用いて、シールド膜５０の上面および側面に保護膜６０を形成する（Ｓ６０）。保護膜６０は、酸素を含む雰囲気中において金属をシールド膜５０上に成膜することによってシールド膜５０上に金属酸化膜として形成される。または、保護膜６０は、窒素を含む雰囲気中において金属をシールド膜５０上に成膜することによってシールド膜５０上に金属窒化膜として形成される。
（保護膜６０が酸化銅膜６０ａとＳＵＳ酸化膜６０ｂとの積層膜の場合）
例えば、図４（Ｃ）および図５（Ａ）に示すように、保護膜６０が酸化銅膜６０ａとＳＵＳ酸化膜６０ｂとの積層膜である場合、まず、銅（Ｃｕ）をターゲットとして用いて、アルゴン（Ａｒ）および酸素（Ｏ２）の混合雰囲気中において、銅をプラズマ酸化しながらシールド膜５０上にスパッタリングを行う。次に、ステンレスの材料（Ｆｅ、Ｃｒ、Ｎｉ）をターゲットとして用いて、アルゴン（Ａｒ）および酸素（Ｏ２）の混合雰囲気中において、ステンレスの材料をプラズマ酸化しながら酸化銅膜上にスパッタリングを行う。これにより、保護膜６０として、酸化銅膜６０ａとＳＵＳ酸化膜（酸化クロム、酸化鉄、酸化ニッケルを含む酸化膜）６０ｂとの積層膜がシールド膜５０上に形成される。
ここで、保護膜６０の形成は、シールド膜５０の形成工程における減圧雰囲気中において、その減圧雰囲気を維持したまま実行される。例えば、保護膜６０の形成は、シールド膜５０の形成工程において用いられたチャンバ（図示せず）内において大気開放することなく連続して実行される。即ち、シールド膜５０および保護膜６０は、同一チャンバ内において連続的に形成される。この場合、基板１０を移動させること無く、スパッタのターゲットを変更することによって、シールド膜５０および保護膜６０を連続して形成することができる。従って、シールド膜５０（例えば、銅）が酸素に触れて自然酸化する前に、保護膜６０によってシールド膜５０を被覆する。これにより、シールド膜５０の酸化を抑制することができる。また、基板１０を移動させないので、パーティクル等が半導体装置１に付着する可能性を低減させることができる。
代替的に、シールド膜５０および保護膜６０は、ターゲットの異なる複数のチャンバを用いて成膜してもよい。この場合、例えば、第１チャンバにおいて、シールド膜５０を形成した後、基板１０は、減圧されたトランスファチャンバ等を介して第１チャンバから第２チャンバへ移動される。次に、第２チャンバにおいて、保護膜６０を形成する。このように、基板１０は、その周囲の気圧を減圧状態に維持したまま、第２チャンバへ移動される。これにより、第１チャンバから第２チャンバへ移動させる際に、基板１０は、大気に晒されること無く、減圧雰囲気内で移動され得る。これにより、シールド膜５０が酸化することを抑制することができる。また、この場合、第１および第２チャンバにおいてターゲットを交換する必要が無いので、ターゲットを交換する手間を省くことができる。
さらに、保護膜６０の形成工程についても、酸化銅膜の成膜およびＳＵＳ酸化膜の成膜は、同一チャンバ内において、ターゲットを変更することによって実行してもよい。この場合、基板１０を移動させることなく、酸化銅膜およびＳＵＳ酸化膜を積層することができる。また、基板１０を移動させないので、パーティクル等が半導体装置１に付着する可能性を低減させることができる。
代替的に、酸化銅膜およびＳＵＳ酸化膜は、ターゲットの異なる複数の成膜チャンバを用いて成膜してもよい。この場合、例えば、第１チャンバにおいて、酸化銅膜を形成した後、基板１０は、減圧されたトランスファチャンバ等を介して第１チャンバから第２チャンバへ移動される。次に、第２チャンバにおいて、ＳＵＳ酸化膜を形成する。このように、基板１０は、その周囲の気圧を減圧状態に維持したまま、第２チャンバへ移動される。これにより、第１チャンバから第２チャンバへ移動させる際に、基板１０は、大気に晒されること無く、減圧雰囲気内で移動され得る。また、この場合、第１および第２チャンバにおいてターゲットを交換する必要がないので、ターゲットを交換する手間を省くことができる。
シールド膜５０および保護膜６０の膜厚は、樹脂部４０に設けられた刻印の深さよりも薄い。これにより、シールド膜５０および保護膜６０が樹脂部４０の上面上に設けられているが、オペレータは、刻印された情報を視認することができる。
図５（Ｂ）に示すように、シールド膜５０と酸化銅膜６０ａとの間にステンレス膜６０ｃを形成する場合、ステンレス膜６０ｃも、基板１０の周囲の減圧雰囲気を維持したままシールド膜５０上に形成すればよい。その後、酸化銅膜６０ａおよびＳＵＳ酸化膜６０ｂも、基板１０の周囲の減圧雰囲気を維持したままステンレス膜６０ｃ上に形成される。
（保護膜６０がステンレス膜６０ｃとクロム酸化膜６０ｄとの積層膜である場合）
例えば、図４（Ｄ）および図４（Ｅ）に示すように、保護膜６０がステンレス膜とクロム酸化膜との積層膜である場合、まず、ステンレス膜の材料（Ｆｅ、Ｃｒ、Ｎｉ）をターゲットとして用いて、アルゴン（Ａｒ）の混合雰囲気中において、ステンレス膜をシールド膜５０上にスパッタする。次に、クロムをターゲットとして用いて、アルゴン（Ａｒ）および酸素（Ｏ２）の混合雰囲気中において、クロムをプラズマ酸化しながらステンレス膜上にスパッタする。これにより、保護膜６０として、ステンレス膜と酸化クロム膜との積層膜がシールド膜５０上に形成される。
保護膜６０の形成は、上述の通り、シールド膜５０の形成工程における減圧雰囲気中において、その減圧雰囲気を維持したまま実行される。これにより、シールド膜５０が酸化することを抑制することができる。
保護膜６０の形成工程において、ステンレス膜の成膜および酸化クロム膜の形成は、同一チャンバ内において、ターゲットを変更することによって実行してもよい。これにより、基板１０を移動させないので、パーティクル等が半導体装置１に付着する可能性を低減させることができる。代替的に、ステンレス膜および酸化クロム膜は、ターゲットの異なる複数の成膜チャンバを用いて成膜してもよい。チャンバから他のチャンバへ移動させる際に、基板１０は、大気に晒されること無く、減圧雰囲気内で移動される。この場合、複数のチャンバにおいてターゲットを変更する必要がないので、ターゲットを交換する手間を省くことができる。
（保護膜６０がステンレス膜６０ｃと窒化チタンアルミとの積層膜である場合）
例えば、保護膜６０がステンレス膜と窒化チタンアルミとの積層膜である場合、まず、ステンレス膜の材料（Ｆｅ、Ｃｒ、Ｎｉ）をターゲットとして用いて、アルゴン（Ａｒ）の混合雰囲気中において、ステンレス膜をシールド膜５０上にスパッタする。次に、チタンアルミ合金をターゲットとして用いて、アルゴン（Ａｒ）および窒素（Ｎ２）の混合雰囲気中において、チタンアルミ合金をプラズマ窒化しながらステンレス膜上にスパッタする。これにより、保護膜６０として、ステンレス膜と窒化チタンアルミ膜との積層膜がシールド膜５０上に形成される。
保護膜６０の形成は、上述の通り、シールド膜５０の形成工程における減圧雰囲気中において、その減圧雰囲気を維持したまま実行される。これにより、シールド膜５０が酸化することを抑制することができる。
保護膜６０の形成工程において、ステンレス膜の成膜および窒化チタンアルミ膜の形成は、同一チャンバ内において、ターゲットを変更することによって実行してもよい。これにより、基板１０を移動させないので、パーティクル等が半導体装置１に付着する可能性を低減させることができる。代替的に、ステンレス膜および窒化チタンアルミ膜は、ターゲットの異なる複数の成膜チャンバを用いて成膜してもよい。チャンバから他のチャンバへ移動させる際に、基板１０は、大気に晒されること無く、減圧雰囲気内で移動される。この場合、複数のチャンバにおいてターゲットを変更する必要がないので、ターゲットを交換する手間を省くことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１・・・半導体装置、１０・・・基板、２０・・・半導体チップ、３０・・・第１端子、４０・・・樹脂部、５０・・・シールド膜、６０・・・保護膜

Claims (7)

  1. 第１面と、該第１面の反対側にある第２面と、前記第１面と前記第２面との間にある側面とを有する基板の前記第１面上に半導体チップを搭載し、
    前記半導体チップ上に前記半導体チップの前記第１面を封止する樹脂部を形成し、
    接地電位源に電気的に接続される導電性膜を、前記樹脂部の上面上および前記樹脂部の側面上に形成し、
    酸素または窒素を含む雰囲気中において金属を成膜することによって、表面が金属酸化膜または金属窒化膜となるように複数の材料を積層した保護膜を前記導電性膜上に形成することを具備し、
    前記金属酸化膜または金属窒化膜の明度は、前記樹脂部の明度と同程度かあるいはそれよりも低い、半導体装置の製造方法。
  2. 前記金属は、銅、クロム、鉄、ニッケル、チタン、アルミのいずれか少なくとも１つの材料を含み、
    前記金属酸化膜は、酸化銅、酸化クロム、酸化鉄、酸化ニッケルのいずれか少なくとも１つの材料を含み、
    前記金属窒化膜は、窒化チタンアルミを含む、請求項１に記載の方法。
  3. 前記導電性膜の形成は減圧雰囲気内で実行され、
    前記金属酸化膜の形成は、前記導電性膜の形成工程における減圧雰囲気中において実行され、
    前記金属窒化膜の形成は、前記導電性膜の形成工程における減圧雰囲気中において実行される、請求項１または請求項２に記載の方法。
  4. 前記導電性膜の形成と前記金属酸化膜または前記金属窒化膜の形成とは、同一チャンバ内において実行される、請求項１から請求項３のいずれか一項に記載の方法。
  5. 前記導電性膜の形成は、減圧状態にある第１チャンバ内で実行され、
    前記基板の周囲の気圧を減圧状態に維持したまま、前記基板を減圧状態にある第２チャンバへ移動し、
    前記金属酸化膜または前記金属窒化膜の形成は、前記第２チャンバ内で実行される、請求項１から請求項４のいずれか一項に記載の方法。
  6. 前記金属酸化膜は、前記金属をプラズマ酸化しながら前記導電性膜上にスパッタリング法で成膜し、
    前記金属窒化膜は、前記金属をプラズマ窒化しながら前記導電性膜上にスパッタリング法で成膜する、請求項１から請求項５のいずれか一項に記載の方法。
  7. 第１面と、該第１面の反対側にある第２面と、前記第１面と前記第２面との間にある側面とを有する基板と、
    前記第１面上に設けられた半導体チップと、
    前記半導体チップ上と前記第１面上に設けられた樹脂部と、
    前記樹脂部に設けられ接地電位源に電気的に接続可能な導電性膜と、
    前記導電性膜上に設けられ、酸化銅、酸化クロム、酸化鉄、酸化ニッケル、窒化チタンアルミのいずれか少なくとも１つの材料を含み、表面が金属酸化膜または金属窒化膜となるように複数の材料を積層した保護膜とを備え、
    前記金属酸化膜または金属窒化膜の明度は、前記樹脂部の明度と同程度かあるいはそれより低い、半導体装置。
JP2015179997A 2015-09-11 2015-09-11 半導体装置の製造方法および半導体装置 Active JP6397806B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015179997A JP6397806B2 (ja) 2015-09-11 2015-09-11 半導体装置の製造方法および半導体装置
TW105106190A TWI628776B (zh) 2015-09-11 2016-03-01 半導體裝置之製造方法及半導體裝置
CN201610236042.4A CN106531639B (zh) 2015-09-11 2016-04-15 半导体装置的制造方法及半导体装置
US15/233,915 US10115674B2 (en) 2015-09-11 2016-08-10 Semiconductor device including electromagnetic interference (EMI) shielding layer and method for manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179997A JP6397806B2 (ja) 2015-09-11 2015-09-11 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2017055070A JP2017055070A (ja) 2017-03-16
JP6397806B2 true JP6397806B2 (ja) 2018-09-26

Family

ID=58237139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179997A Active JP6397806B2 (ja) 2015-09-11 2015-09-11 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (1) US10115674B2 (ja)
JP (1) JP6397806B2 (ja)
CN (1) CN106531639B (ja)
TW (1) TWI628776B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2301937A (en) 1995-06-06 1996-12-18 Circuit Components Inc IC package with a ball grid array on a single layer ceramic substrate
JP3194185B2 (ja) * 1997-10-13 2001-07-30 株式会社エツミ光学 電磁波シールド成形品
JP3698408B2 (ja) * 2000-08-11 2005-09-21 三井金属鉱業株式会社 カソード電極材及びそのカソード電極材を用いた電解銅箔製造用の回転陰極ドラム
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法
US6811662B1 (en) * 2003-08-22 2004-11-02 Powership Semiconductor Corp. Sputtering apparatus and manufacturing method of metal layer/metal compound layer by using thereof
US8359739B2 (en) 2007-06-27 2013-01-29 Rf Micro Devices, Inc. Process for manufacturing a module
CA2647687C (en) * 2006-04-26 2012-10-02 Thyssenkrupp Steel Ag Hot dip coating process for a steel plate product made of high strengthheavy-duty steel
JP2007311540A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
DE102012112109B4 (de) * 2012-12-11 2016-03-24 Thyssenkrupp Steel Europe Ag Oberflächenveredeltes Stahlblech und Verfahren zu dessen Herstellung
JP5779227B2 (ja) 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
JP2014189861A (ja) * 2013-03-28 2014-10-06 Dainippon Screen Mfg Co Ltd 膜形成方法
JP5877814B2 (ja) * 2013-05-07 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
JP5497949B1 (ja) * 2013-07-03 2014-05-21 Ｊｘ日鉱日石金属株式会社 電磁波シールド用金属箔、電磁波シールド材及びシールドケーブル
JP5684349B1 (ja) 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
CN207800582U (zh) 2015-06-19 2018-08-31 株式会社村田制作所 模块

Also Published As

Publication number Publication date
JP2017055070A (ja) 2017-03-16
US10115674B2 (en) 2018-10-30
TWI628776B (zh) 2018-07-01
US20170077040A1 (en) 2017-03-16
CN106531639B (zh) 2019-12-13
CN106531639A (zh) 2017-03-22
TW201711160A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
TWI532142B (zh) Manufacturing method of semiconductor device
US11178778B2 (en) High frequency module
US20190289758A1 (en) Module
US10559535B2 (en) High-frequency module and manufacturing method therefor
CN107305883A (zh) 电子封装件及其制法
JP6777423B2 (ja) 電子部品モジュールおよびその製造方法
JP2015154032A (ja) 配線基板とそれを用いた半導体装置
US20150171056A1 (en) Manufacturing method of semiconductor device
JP2003530771A (ja) 銘入り素子
US20150170988A1 (en) Method of manufacturing semiconductor apparatus
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
JP2018195756A (ja) 電子部品モジュールおよび電子部品モジュールの製造方法
US20120261176A1 (en) Circuit board structure and packaging structure comprising the circuit board structure
ZA200402147B (en) Thin electronic label and method for making same
JP6397806B2 (ja) 半導体装置の製造方法および半導体装置
US10689249B2 (en) Semiconductor device package including a wall and a grounding ring exposed from the wall
US11744005B2 (en) Electronic component module and manufacturing method of electronic component module
CN106293196A (zh) 触控面板与感测晶片封装体模组的复合体及其制造方法
US20210151368A1 (en) Flat no-lead package with surface mounted structure
TW201830610A (zh) 電子零件模組及其製造方法
CN103545225A (zh) 电子元件封装结构及其封装方法
JP2005011871A (ja) 積層型電子部品
WO2021054017A1 (ja) モジュール
US20220216164A1 (en) Module and method for manufacturing same
KR20090015731A (ko) 반도체 패키지 제조용 스트립 레벨 기판

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R150 Certificate of patent or registration of utility model

Ref document number: 6397806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350