JP5676941B2 - 配線基板の製造方法及び配線基板 - Google Patents

配線基板の製造方法及び配線基板 Download PDF

Info

Publication number
JP5676941B2
JP5676941B2 JP2010153681A JP2010153681A JP5676941B2 JP 5676941 B2 JP5676941 B2 JP 5676941B2 JP 2010153681 A JP2010153681 A JP 2010153681A JP 2010153681 A JP2010153681 A JP 2010153681A JP 5676941 B2 JP5676941 B2 JP 5676941B2
Authority
JP
Japan
Prior art keywords
groove region
electrode
liquid
groove
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010153681A
Other languages
English (en)
Other versions
JP2012018956A (ja
Inventor
庸一 深谷
庸一 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010153681A priority Critical patent/JP5676941B2/ja
Publication of JP2012018956A publication Critical patent/JP2012018956A/ja
Application granted granted Critical
Publication of JP5676941B2 publication Critical patent/JP5676941B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、高アスペクト比のコンタクトホールを有する配線基板の製造方法及び配線基板に関するものである。
近年、配線基板においては配線を高密度に配置する方法として多層化技術が一般に用いられている。多層化配線技術の一つに基板表裏面の層間を電気的に接続する手法がある。基板の表裏面を電気的に接続する方法として、一般に基板に微細穴を形成し、この微細穴に導電膜を形成することにより基板表裏面を電気的に接続するコンタクトホールを形成する方法がある。微細穴の導電膜の形成方法としては、微細穴のアスペクト比が1未満と比較的小さく、かつ工程に温度制約が無い場合には、スパッタ法や蒸着法等のドライプロセスを用いることが可能である。しかし上記ドライプロセスでは、微細穴のアスペクト比が1以上、且つ工程に温度制約がある場合において、プロセスガスの直進性及び膜の密着性の観点から十分な導電膜を形成することが極めて困難である。そこで、ドライプロセスにより微細穴内面にシード層を形成した後、電気メッキにより導電部を成長させるという方法が取られている(特許文献1参照)。また、高アスペクト比の微細穴に導電層を形成するプロセスとして、上記とは別に、導電性材料を含有する液体を微細穴に吐出する液体吐出法(いわゆるインクジェット法)により導電性材料を直接微細穴に充填する手法がとられている(特許文献2参照)。
特開平5−167062号公報 特開2003−243327号公報
しかし、液体吐出法により微細穴に液体を充填する場合は、付与する液体の量が多く高コストとなる。したがって、コストを削減するために、微細穴における必要な箇所にだけ液体を吐出して、液体を付与する量を削減する方法が考えられる。
ところで、一般的に高アスペクト比の微細穴を形成する方法としてエッチング工程とデポジション工程とを交互に繰り返す方法が知られており、これにより高アスペクト比の微細穴を形成することができる。ところが、この方法で形成される微細穴の側壁部には、エッチング工程の等方性エッチングに起因して、周方向の溝(以下「スキャロップ」という)が形成されてしまうことが知られている。そして、ドライプロセスによる導電層及びメッキシード層形成時に、微細穴の側壁部において、スキャロップの突起が影となってしまい、層が離散的に形成されてしまう懸念があり、コンタクトホールにて良好な導電性が得られない可能性がある。そのため、スキャロップの形成を抑制することが考えられるが、スキャロップの形成を抑制するには、エッチングレートを落とす、又はスキャロップを除去する工程を追加するなどの対策をとる必要があり、生産性を犠牲しなければならない。また、微細穴の側壁部全体に亘ってスキャロップの形成を抑制すると、微細穴に付与した液体が微細穴から基板の表面に濡れ広がってしまい、コンタクトホールにて良好な導電性が得られない可能性がある。
そこで、本発明は、生産性がよく、低コストで、信頼性が高い配線基板の製造方法及び配線基板を提供することを目的とするものである。
本発明の配線基板の製造方法は、基板をエッチングして凹部を形成するエッチング工程と前記凹部の側壁を保護する保護層を形成するデポジション工程とを交互に繰り返して、前記基板に第1電極を底部とする微細穴を形成する微細穴形成工程と、第2電極をドライプロセスにより形成する電極形成工程と、導電性材料を含有した液体を液体吐出ヘッドにより吐出させ、前記液体を固化させて前記第1電極と前記第2電極とを導通させる導電膜を形成する導電膜形成工程と、を備え、前記微細穴の側壁部の開口端側の部分であって、周方向に沿う複数の溝からなる第1溝領域と、前記側壁部の前記第1溝領域より底部側の部分であって、前記第1溝領域の溝よりも深くかつ周方向に沿う複数の溝からなる第2溝領域とが前記エッチング工程により形成され、前記第2電極は、前記基板の表面から前記第1溝領域に亘って形成され、前記液体は前記第2溝領域に吐出させることを特徴とするものである。
また、本発明の配線基板は、微細穴があけられた基板と、前記基板の裏面であって、前記微細穴の底部に形成された第1電極と、前記基板の表面に形成された第2電極と、前記微細穴に形成された導電膜と、を有し、前記導電膜によって前記第1電極と前記第2電極とを電気的に接続する配線基板であって、前記微細穴の側壁部は、前記微細穴の開口端側に形成され、周方向に沿う複数の溝からなる第1溝領域と、前記第1溝領域より底部側に形成され、前記第1溝領域の溝よりも深くかつ周方向に沿う複数の溝からなる第2溝領域と、を有し、前記第1溝領域には前記第2電極が形成され、前記第2溝領域には前記導電膜が形成され、前記導電膜は金属微粒子の堆積膜であることを特徴とするものである。
本発明によれば、第2溝領域の溝よりも相対的に浅い溝からなる第1溝領域には、電極形成工程において、ドライプロセスにより第2電極の一部が形成されることとなるので、形成された溝が影になるのが抑制され、良好な第2電極が形成される。また、液体吐出ヘッドにより第1溝領域の溝よりも深い溝の第2溝領域に導電性材料を含有する液体を吐出するようにしたので、周方向への液体の広がりを向上させることができ、微細穴の外部への液体の流出を抑制することができる。したがって、第1電極と第2電極とを導通させる導電膜が均一に形成され、製造される配線基板の信頼性が高くなる。また、側壁部に形成される溝全体を浅くする場合や側壁部の溝を除去する工程を別途設ける場合よりも速く微細穴が形成されるので、生産性がよく、また、低コストである。
さらに、本発明によれば、上記効果に加えて、第3溝領域により、液体の周方向への広がりが向上すると共に、液体の微細穴の底部への流動が向上し、均一な膜厚の導電膜を形成することができ、また、液体の使用量を低減することができる。
本発明の第1実施形態に係る製造方法により製造された配線基板の概略断面を示す図である。 コンタクトホールを形成するための各工程を示す説明図であり、(a)は微細穴形成工程において、微細穴を形成している途中の状態を示す図、(b)は微細穴形成工程において、微細穴が形成完了した状態を示す図である。(c)は電極形成工程において、第2電極を形成した状態を示す図である。 コンタクトホールを形成するための各工程を示す説明図であり、(a)は液体吐出工程において、液体吐出ヘッドにより液体が吐出されている状態を示す図、(b)は液体吐出工程において、液体が着弾する着弾位置を説明するための図である。 液体吐出工程において微細穴に付与された液体の挙動を説明するための説明図であり、(a)は比較例として溝のない微細穴に付与された液体の挙動を示す図、(b)は本第1実施形態の微細穴に付与された液体の挙動を示す図である。 液体吐出工程において微細穴に付与された液体の挙動を説明するための説明図であり、(a)は比較例として溝のない微細穴に付与された液体の挙動を示す図、(b)は本第1実施形態の微細穴に付与された液体の挙動を示す図である。 導電膜形成工程において微細穴に形成される導電膜を示す説明図であり、(a)は微細穴の側壁部の開口端側の部分拡大断面図、(b)は微細穴の側壁部の底部側の部分拡大断面図である。 本発明の第2実施形態に係る製造方法により製造された配線基板の概略断面を示す図である。 電極形成工程を説明するための微細穴の開口端側の部分拡大断面図である。 液体吐出工程を示す説明図であり、(a)は液体吐出工程において、液体吐出ヘッドにより液体が吐出されている状態を示す図、(b)は液体吐出工程において、液体が着弾する着弾位置を説明するための図である。 導電膜形成工程において微細穴に形成される導電膜を示す説明図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係る製造方法により製造された配線基板の概略断面を示す図である。配線基板100は、平板状の基板1を備えている。この基板1は、例えばSi基板である。この基板1には、下部電極である第1電極3及び上部電極である第2電極7が形成されており、基板1の裏面に形成された第1電極3と基板1の表面に形成された第2電極7とを電気的に接続するコンタクトホール2が形成されている。ここで第2電極7は、化学的安定性の高いAuなどを用いることが好ましい。この第2電極7は、スパッタ法などのドライプロセスにより形成され、基板1の表面から微細穴2Bの開口端側まで延びて形成される。基板1に形成した第1電極3を底部とする微細穴2Bには、第2電極7の一部であり微細穴2Bの開口端側に延びる第1の導電層7aと、第2電極7を形成する際に第1電極3上に堆積する第2の導電層10と、微細穴内部を覆う導電膜9とが形成されている。この微細穴2Bに導電層7a,導電層10及び導電膜9が形成されてコンタクトホール2が構成されている。なお、基板1の表面とは、微細穴2Bが開口する側の面であり、基板1の裏面とは、微細穴2Bが開口する側の面とは反対側の面である。また、基板1は、Si基板であるので、基板1の表面及び微細穴2Bの側壁部は、絶縁層6が形成されている。したがって、第2電極7及び導電膜9と基板1とは電気的に絶縁されている。つまり、第2電極7及び導電膜9は、絶縁層6を介して基板1の表面又は微細穴2Bに形成されている。なお、基板1が絶縁体で構成されている場合は、この絶縁層6は省略可能である。基板1に形成した微細穴2Bの側壁部には、微細穴2Bの円周方向に沿う溝が複数形成されており、相対的に浅い溝からなる第1溝領域4と、相対的に深い溝からなる第2溝領域5とが設けられている。
本第1実施形態では、配線基板100の製造方法、すなわちコンタクトホール2の形成方法に特徴がある。以下、配線基板100におけるコンタクトホール2の形成方法について詳細に説明する。図2は、コンタクトホールを形成するための各工程を示す説明図である。
基板1は、図2(a)に示すように、バックグラインド加工などにより任意の厚さとなっている。まず基板1の表面にフォトリソグラフィなどによりマスク層12のパターニングを実施する。マスク層12の材質は後のエッチング工程での選択比や基板1の厚さなどによって任意に選択されるものであり、特に限定されない。次に、マスク層12のパターンに基づき、基板1をエッチングして凹部2Aを形成するエッチング工程と凹部2Aの側壁を保護する保護層を形成するデポジション工程とを交互に繰り返し実施する。この製法は特に限定されないが、プラズマエッチング工程とプラズマデポジション工程を交互に繰り返すボッシュ法を用いることによって実現できる。
このエッチング工程とデポジション工程とを交互に繰り返し実施することで、基板1には、図2(b)に示すように、基板1の裏面に形成した第1電極3を底部とする微細穴2Bが形成される(微細穴形成工程)。この微細穴2Bは、アスペクト比が1以上の高アスペクト比の穴である。この方法で形成される微細穴2Bの側壁部には、エッチング工程の等方性エッチングに起因して、エッチング工程を実施した回数分の複数の溝(以下「スキャロップ」という)が円周方向に形成される。
ここで、微細穴2Bの側壁部の開口端側(上端側)の部分Xには、後述するドライプロセスにより第2電極7の第1の導電層7a(図1)が延出して形成されるので、その際に微細穴2Bの側壁部のスキャロップで影とならないようにしなければならない。
そこで、本第1実施形態では、微細穴形成工程において、微細穴2Bの側壁部の開口端側の部分Xには、相対的に浅い複数のスキャロップからなる第1溝領域4が形成される。つまり、第1溝領域4は微細穴2Bの開口部近傍に設けられている。その際、例えばプラズマエッチング工程におけるエッチングガス流量を少なくする、プラズマソース用高周波電源の出力を低くする、エッチング工程とデポジション工程の切り替えサイクルを短くするなどの条件で処理されることが望ましい。
次いで、図2(b)に示すように、側壁部における第1溝領域4よりも底部側(下端側)の部分Yであって、第1溝領域4のスキャロップよりも深い複数のスキャロップからなる第2溝領域5が底部に達するまで形成される。つまり微細穴形成工程において、微細穴2Bの開口端から底部に向かって、側壁部には、第1溝領域4及び第2溝領域5が順次形成される。すなわち、第2溝領域5は第1溝領域4に対し、相対的に微細穴2Bの底部に近い位置に設けられている。第2溝領域5の溝を形成する際、例えばプラズマエッチング工程におけるエッチングガス流量を多くする、プラズマソース用高周波電源の出力を高くする、エッチング工程とデポジション工程の切り替えサイクルを長くするなどの条件で処理されることが望ましい。これにより、第1溝領域4における穴の形成速度よりも第2溝領域5における穴の形成速度の方が速くなり、微細穴2Bの形成速度が速くなるので、配線基板100の生産性が向上する。
微細穴2Bが形成された後、マスク層12は除去されてもよく、特にマスク層12がフォトレジストで形成されている場合、基板の信頼性の観点から除去される事が望ましい。ただし、マスク層12がSiOの様な化学的に安定した無機質で形成される場合は除去せずに残しておいてもよい。なお本第1実施形態においてはマスク層12を除去している。次に、図2(c)に示すように、まず絶縁層6をCVD法などにより、基板1の表面及び微細穴2Bの側壁部全域に亘って付与した後、第1電極3上の絶縁層のみドライエッチングなどにより選択除去する。なお、絶縁層6の材質としてポリパラキシリレンを用いると、微細穴2B内部であっても低温で且つカバレッジ性よく成膜することが容易である。
次に、基板1の表面から微細穴2Bの側壁部の開口端側の部分Xに亘って第2電極7をスパッタ法やイオンプレーティング法などのドライプロセスにより形成する(電極形成工程)。この方法によれば、基板1の表面へ導電層を付与すると同時に、微細穴2Bの側壁部の開口端側の部分Xである第1溝領域4上及び第1電極3上に導電層を付与することが可能である。
つまり、第2電極7は、ドライプロセスにより絶縁層6を介して基板1の表面から微細穴2Bの第1溝領域4に亘って形成され、このドライプロセスによる第2電極7の形成と同時に、第1電極3上に、導電層10が形成される。換言すると、第1の導電層7aは、第2電極7の基板1表面上に形成された部分に連続的に、且つ第1溝領域4を含む領域に形成されている。この第2電極7の形成の際に、微細穴2Bの開口端側の部分Xに形成される第2電極7の導電層7aは、相対的に浅い溝からなる第1溝領域4に形成されることとなる。したがって、第2電極7(特に導電層7a)は良好な膜厚に形成される。
なお、第1電極3の材質によっては、第1電極3の表面に自然酸化膜が生成されてしまうため、第2電極7の形成の前に、スパッタリングなどの自然酸化膜除去ステップを加えることが接触抵抗低減の観点から望ましい。また自然酸化膜の生成は、導電層7a及び導電層10についても同様に発生してしまう事象である。したがって、後に付与される導電膜9との接触抵抗低減の観点から、第2電極7(導電層7a)及び導電層10はAuなどの化学的に安定した材料であることが望まれる。また、絶縁層6及び第1電極3との密着性の観点から、付与する第2電極7及び導電層10は密着層を含む二層構造とするのが望ましい。このように、ドライプロセス等で自然酸化膜を除去した後、そのままスパッタ法などで第1電極3及び第2電極7にAu膜を付与する工程がコンタクト抵抗を低く抑える上でも効率的であると言える。またその際に、同時に微細穴2Bの開口部近傍のスキャロップが浅い第1溝領域4にはAu膜からなる導電層7aをカバレッジ性良く付与することもできる。
次に、図3(a)に示すように、液体吐出ヘッド13により、微細穴2Bに導電性材料を含有した液体14を吐出する(液体吐出工程)。この液体14は、分散溶媒に導電性材料である金属微粒子を分散させて構成されている。この液体吐出工程では、液体吐出ヘッド13は基板1に対して基板1の表面に沿って相対的に移動している。したがって、液体吐出ヘッド13より吐出された液体14は、吐出方向(垂直方向)とは別に基板1の表面に対して水平方向に相対的な速度成分を有する。したがって、吐出された液体14は、液体吐出ヘッド13の相対的な移動方向と同一方向に斜めに飛行し、微細穴2Bの側壁部、具体的には第2溝領域5に着弾する。この吐出方向の速度成分、相対的な速度成分、液体吐出ヘッド13と基板1とのギャップ等を調整することにより、微細穴2B内の任意の位置に液体14を着弾させることができる。なお、着弾させる液体14は一滴である必要はなく、また着弾させる箇所も一箇所である必要はない。例えば、液体吐出ヘッド13により、図3(b)に示すように、微細穴2Bに複数の液体14が吐出され、液体14が第2溝領域5の複数の着弾位置15〜17に着弾する。
ここで、着弾位置17に着弾させた液体14は、仮に微細穴2Bの側壁部にスキャロップがない場合、図4(a)に示すように、液の乾燥が相対的に速い微細穴2Bの開口部に向かって広がりやすい。その結果、付与した液体14は、微細穴2Bの外部(矢印で示す方向)へ流出してしまい、十分な厚さの導電膜が得られなくなる。つまり、液体14が一部でも微細穴2Bの外部へ流出してしまうと、そこから急激に乾燥が始まるため、金属微粒子を含む液体14の外部への流出が加速させてしまう。
これに対し、本第1実施形態では、図4(b)に示すように、微細穴2Bの側壁部の第2溝領域5には、スキャロップが複数形成されている。第2溝領域5は、いわゆるインクジェット法により、液体14が塗布される領域である。したがって、第2溝領域5のスキャロップは、第1溝領域4のスキャロップよりも相対的に深く形成されており、液体14が毛細管現象により微細穴2B内の周方向へ効率良く濡れ広がる。つまり、第2溝領域5に付与された液体14は、スキャロップに沿って周方向(矢印で示す方向)に毛細管現象により広がる。そして、第2溝領域5のスキャロップにより、液体14が微細穴2Bの外部へ流出するのが阻止される。したがって第2溝領域5において、特に微細穴2Bの開口側に近い領域(上部領域)については、液体14の外部への流出を防ぐべく、スキャロップを相対的に最も深く形成するのが望ましい。なお、スキャロップの深さを深くすればするほど、液との接触面積が増大するため毛細管力は増大する一方、後述する導電膜9が断線する可能性も増大するため、付与する液体14の量や表面張力と照らし合わせ、適切に条件を求める必要がある。このように、第2溝領域5では、液体14が、図4(b)に示したように、毛細管効果により周方向へ広がりやすくなる。
また、着弾位置15に着弾させた液体14は、上記とは逆に微細穴2Bの底部近傍が溶媒雰囲気で満たされているため、乾燥速度が非常に遅い状態となる。その結果、仮に微細穴2Bの側壁部にスキャロップがない場合は、図5(a)に示したように、乾燥の過程で液体14が自重により微細穴2Bの底部に溜まってしまい、側壁部には十分な厚さの導電膜が得られなくなる。
これに対し、本第1実施形態では、第2溝領域5は、図5(b)に示すように、微細穴2Bの底部の第1電極3の近傍まで形成されている。したがって、第2溝領域5に付与された液体14はスキャロップで底部への移動が抑制されると共に、スキャロップにより液体14が保持される。したがって、液体14が底部に溜まり込むのを抑制することができる。そして、液体14は、毛細管効果により円周方向へ広がりやすくなる。また、第2溝領域5のスキャロップに保持されなかった液体14の余剰分は底部に流動する。以上、第2溝領域5に付与された液体14は、第2溝領域5のスキャロップの作用により、微細穴2Bの内部で均一に広がる。そして、付与された液体14は、第2溝領域5全周に濡れ広がると共に、第1電極3及び第2電極7の導電層7aに重なるように均一に濡れ広がる。
上記一連の工程の後、液体14を固化させて第1電極3と第2電極7とを導通させる導電膜9を形成する(導電膜形成工程)。具体的には、まず、基板1を液体14の溶媒を気化させることで、図6(a)に示すように、第2電極7の一部に接触した状態で金属微粒子11からなる堆積膜が形成される。また、第1電極3上には、第2の導電層10が形成されている。なお、導電層10は、第2電極7と同時に形成されたものである。したがって、金属微粒子11からなる堆積膜は、図6(b)に示すように、第1電極3及び第1電極3上の導電層10に接触した状態で形成される。そして、基板1を加熱することにより金属微粒子11が焼結され、均一な膜厚の導電膜9が形成される。これにより、導電膜9は、カバレッジ性よく、かつ十分な膜厚に形成され、図1に示す配線基板100のコンタクトホール2を得るに至る。この構成により、第1電極3と第2電極7(導電層7a)とを導電膜9により導電層10を介して導通させることができる。なお、金属微粒子11を金属ナノ粒子とすることで、金属微粒子をより低温で焼結させることが可能となり、工程の更なる低温化が実現できる。
以上、本第1実施形態によれば、第2溝領域5のスキャロップよりも相対的に浅いスキャロップからなる第1溝領域4には、電極形成工程において、ドライプロセスにより第2電極7の一部である導電層7aが形成されることとなる。したがって、第1溝領域4に形成されたスキャロップが影になるのが抑制され、良好な第2電極7が形成される。また、液体吐出ヘッド13により第1溝領域4の溝よりも深い溝の第2溝領域5に液体14を吐出するようにしたので、微細穴2Bの周方向への液体14の広がりを向上させることができ、微細穴2Bの外部への液体14の流出を抑制することができる。したがって、第1電極3と第2電極7とを導通させる導電膜9が少ない液量の液体14でも均一に形成され、製造される配線基板100の信頼性が高くなる。また、微細穴の側壁部に形成される溝全体を浅くする場合や側壁部の溝を除去する工程を別途設ける場合よりも速く微細穴2Bが形成されるので、生産性がよく、また、低コストである。
また、インクジェット法を用いることで、液体14の着弾位置を正確に制御できる。これにより液体14の使用量を抑えることができると共に、付き回りを正確に制御できるため、製造コストの低下と更なる信頼性向上を実現できる。
[第2実施形態]
次に、本発明に係る第2実施形態の配線基板の製造方法について説明する。図7は、本発明の第2実施形態に係る製造方法により製造された配線基板の概略断面を示す図である。なお、上記第1実施形態と同様の構成については、同一符号を付して説明を省略する。本第2実施形態では、上記第1実施形態に示す微細穴の側壁部に第2溝領域5を形成する代わりに、図7に示すように、微細穴の側壁部の中間に第2溝領域5Aを形成し、微細穴の側壁部の底部側に第3溝領域18を形成したものである。以下、具体的に説明すると、基板1をエッチングして凹部を形成するエッチング工程と凹部の側壁を保護する保護層を形成するデポジション工程とを交互に繰り返して、基板1に第1電極3を底部とする微細穴2Bを形成する(微細穴形成工程)。
ここで、微細穴形成工程では、まず、微細穴2Bの側壁部の開口端側の部分であって、周方向に沿う複数のスキャロップからなる第1溝領域4が形成される。次いで、微細穴2Bの側壁部の上下方向の中間の部分であって、第1溝領域4のスキャロップよりも深くかつ周方向に沿う複数のスキャロップからなる第2溝領域5Aが形成される。次いで、微細穴2Bの側壁部の底部側の部分であって、第2溝領域5Aのスキャロップよりも浅くかつ周方向に沿う複数のスキャロップからなる第3溝領域18が形成される。つまり、微細穴2Bの開口端から底部に向かって、側壁部には、第1溝領域4、第2溝領域5A及び第3溝領域18が順次形成される。ここで、本第2実施形態では、マスク層12をSiOなどの無機物で構成し、微細穴2Bを形成した後、マスク層12を除去せずに残した状態で絶縁層6を成膜する。次に、第1電極3上の絶縁層のみドライエッチングなどにより選択除去する。なお本第2実施形態ではマスク層12を残しているが、マスク層12はエッチング工程などにより除去されても構わない。
次に、上記第1実施形態と同様に、基板1の表面から微細穴2Bの側壁部の開口端側に亘って第2電極7をドライプロセスにより形成する(電極形成工程)。なお、この電極形成工程において、図8に示すように、第2溝領域5Aのスキャロップにアイランド状の導電層19が形成されていても構わない。
次に、図9(a)に示すように、微細穴2Bの側壁部に導電性材料を含有した液体14を液体吐出ヘッド13により吐出する(液体吐出工程)。ここで、この液体吐出工程において、第2溝領域5A及び第3溝領域18のうち、少なくとも第2溝領域5Aに液体吐出ヘッド13により液体14を吐出すればよい。本第2実施形態では、図9(b)に示すように、第2溝領域5A及び第3溝領域18のうち、両方の溝領域5A,18に液体吐出ヘッド13により液体14を吐出する。つまり、液体14,14が、第2溝領域5Aの着弾位置16と、第3溝領域18の着弾位置15とに着弾する。
これにより、第2溝領域5Aに付与された液体14は、スキャロップにより微細穴2Bの外部に流出するのが抑制され、周方向に溝に沿って濡れ広がることとなる。また、この第2溝領域5Aに付与された液体14のうち、余剰分は、自重によりスキャロップを超えて下方に設けられた第3溝領域18に流れ、この第3溝領域18のスキャロップにおいて周方向に濡れ広がる。また、第3溝領域18にも液体14が付与されるので、この液体14も周方向に濡れ広がる。
ところで、微細穴2Bの底部近傍において、スキャロップが深すぎると少ない液量では微細穴2Bの底部、つまり第1電極3まで液体14が流れない可能性がある。したがって、本第2実施形態では、第3溝領域18のスキャロップは、第2溝領域5Aのスキャロップよりも浅く形成されている。これにより、少ない液量の液体14でも、良好に第1電極3に流れ、微細穴2Bにおいて、より均一に液体14を濡れ広がらせることができる。
ここで、本第2実施形態では、第3溝領域18のスキャロップが微細穴2Bの底部に近づくに連れて漸次浅くなるように形成される。したがって、底部に向かうほど底部方向に流れる液体14の量が減少したとしても、スキャロップにより液体14の流動が阻止されるのを抑制することができ、少ない液量の液体14でもより均一に液体14を濡れ広がらせることができる。
上記一連の工程の後、上記第1実施形態と同様に、液体14を固化させて第1電極3と第2電極7とを導通させる導電膜9を形成する(導電膜形成工程)。なお、図10に示すように、スパッタ成膜等のドライプロセス時に付与されたアイランド状の導電層19により、導電膜9が相対的に薄くなるスキャロップ突起部での導通信頼性を保証することができる。
以上、本第2実施形態によれば、第2溝領域5Aのスキャロップよりも相対的に浅いスキャロップからなる第1溝領域4には、電極形成工程において、ドライプロセスにより第2電極7の一部である導電層7aが形成されることとなる。したがって、第1溝領域4に形成されたスキャロップが影になるのが抑制され、良好な第2電極7が形成される。また、液体吐出ヘッド13により第1溝領域4の溝よりも深い溝の第2溝領域5Aに液体14を吐出するようにしたので、微細穴2Bの周方向への液体14の広がりを向上させることができ、微細穴2Bの外部への液体14の流出を抑制することができる。したがって、第1電極3と第2電極7とを導通させる導電膜9が少ない液量の液体14でも均一に形成され、製造される配線基板100の信頼性が高くなる。また、微細穴の側壁部に形成される溝全体を浅くする場合や側壁部の溝を除去する工程を別途設ける場合よりも速く微細穴2Bが形成されるので、生産性がよく、また、低コストである。
更に、本第2実施形態では、相対的に浅い溝からなる第3溝領域18を設けたことにより、第3溝領域18の液体14は溝を容易に乗り越えることができる。ゆえに、第3溝領域18により液体14の微細穴2Bの底部への流動が向上する。したがって、付与する液体14の液量を少なくしても、微細穴2Bの底部にまで液体14を流すことができ、均一な膜厚の導電膜9を形成することが可能となる。したがって、付与する液体14の使用量を低減することができるので、更なる低コストを実現することが可能となる。
なお、上記第1,第2実施形態では、第1電極が基板の裏面に形成される場合について説明したが、第1電極が基板の内部に形成される場合についても適用することができる。
次に、本第2実施形態に対応する製造方法で配線基板を製造する実施例について、詳細に説明する。以下、図7から図10を参照しながら本実施例について説明する。なお、本実施例では、コンタクトホール2を介した第1電極3と第2電極7とのコンタクト抵抗値を3Ω以下とすることを目的としている。
まずSi基板1の裏面に第1電極3や半導体素子(不図示)などをパターニングした後、基板1の表面をバックグラインド加工及びポリッシュ加工により研磨し、200μmの厚さとした。次にSi基板1の研磨された表面に対し、CVD法によりSiO膜を成膜し、マスク層12とした。その後、マスク層12を、ポジレジストをマスクとしてRIE法によりパターニングを実施し、微細穴2Bを形成する際の位置を規定する開口を形成した(不図示)。なおこの開口はΦ50μmとした。次に、マスク層12及びポジレジストをマスクとし、ボッシュ法を用いて微細穴2Bを第1溝領域4まで形成した。このときプラズマエッチング工程とプラズマデポジション工程とは3sec/2secのサイクルで計100サイクル実施した。またこの際、プラズマエッチング工程の条件は基板温度23℃、圧力8Pa、SF流量750scc/min、13.56MHzのプラズマソース用高周波出力2.5kWとした。またプラズマデポジション工程の条件は基板温度23℃、圧力3Pa、C流量200scc/min、13.56MHzのプラズマソース用高周波出力2.5kWとした。上記条件で加工した微細穴2Bを計測した結果、深さは約30μm、スキャロップの深さは約50nmであった。
次に、再びボッシュ法を用いて微細穴2Bを第2溝領域5Aまで形成した。このときプラズマエッチング工程とプラズマデポジション工程とは10sec/4secのサイクルで計50サイクル実施した。またこの際、プラズマエッチング工程の条件は基板温度23℃、圧力8.5Pa、SF流量800scc/min、13.56MHzのプラズマソース用高周波出力3.0kWとした。またプラズマデポジション工程の条件は基板温度23℃、圧力3Pa、C流量200scc/min、13.56MHzのプラズマソース用高周波出力3.0kWとした。上記条件で加工した微細穴2Bを計測した結果、約50μmの深さ領域に渡って、深さ約400nmのスキャロップが存在する第2溝領域5Aが形成されていることが確認された。
次に、更にボッシュ法を用いて微細穴2Bを第3溝領域18を形成しつつ、第1電極3に連通するまで形成した。このときプラズマエッチング工程とプラズマデポジション工程とは7sec/3secのサイクルで計200サイクル実施した。またこの際、プラズマエッチング工程の条件は基板温度23℃、圧力8.5Pa、SF流量800scc/min、13.56MHzのプラズマソース用高周波出力3.0kWとした。またプラズマデポジション工程の条件は基板温度23℃、圧力3Pa、C流量200scc/min、13.56MHzのプラズマソース用高周波出力3.0kWとした。上記条件で加工した微細穴2Bの第3溝領域18を計測した結果、スキャロップの深さは最大で約150nmであり、第1電極3近傍になるにつれ浅くなっていた。
微細穴2Bを形成した後、ポジレジストを剥離除去し、続いてCVD法にて絶縁層6となる1.5μm厚のパラキシリレンを成膜した。この後、RIEにより第1電極3上のポリパラキシリレンを選択的に除去した。
なおここで、第1電極3の材質にアルミニウムを用いたため、上記一連の工程後にはその表面に自然酸化膜が生成していた。したがって逆スパッタ処理により第1電極3上の自然酸化膜を除去した後、直ちにTi層及びAu層のスパッタ成膜を行い、第2電極7と導電層10とを同時に付与した。ここで同時に、図8に示すように、スキャロップの凸部においてアイランド状の導電層19が形成されていることも確認された。
次に、液体14としてAgナノ粒子インクを用いて、液体吐出法(いわゆるインクジェット法)による付与を行った。Agナノ粒子インクである液体14として、粒径約30nmのAgナノ粒子を50wt%含有したものを用いた。ここでAgナノ粒子は有機保護膜によりコーティングされており、これにより溶媒中の分散性が確保されている。なお、溶媒にはn―ウンデカンとテルピネオールを4対1で混合させたものを用いた。
次に、図9(a)に示すように、液体吐出ヘッド13は基板1と相対的に移動しつつ、Agナノ粒子インクである液体14(液滴)を微細穴2Bの内部へ適切に付与していく。まず、インクジェット描画装置(不図示)に取り付けてある液体吐出ヘッド13を基板1のアライメントマーク(不図示)にて、基板1に対して液体吐出ヘッド13を相対的にアライメントした。アライメントした後、微細穴2Bに対して、開口部のほぼ中心部に液滴が位置するように液体吐出ヘッド13に液滴形成用の吐出駆動信号を印加した。なお本実施例において、前記吐出駆動信号として15V−18μsecと、13V−18μsecの二つのパルスを18μsecの間隔で配置した電圧パルス波形を用いている。これにより図9(a)に示すように、一つの吐出駆動信号によりAgナノ粒子インクである液体14を二滴連続して吐出できる。なお上記駆動信号により吐出された二滴のAgナノ粒子インクである液体14(液滴)の径は共にΦ30μm程度であった。ここで、液体吐出ヘッド13を相対的に200mm/sec移動させて上記吐出を行った場合、二つのAgナノ粒子インクである液体14は、図8(b)に示すように着弾位置15と、着弾位置16にそれぞれ着弾するのが確認された。着弾位置15は第3溝領域18のほぼ中央部に位置しており、これにより第3溝領域18と第1電極3上にAgナノ粒子インクである液体14が濡れ広がる。また着弾位置16は第2溝領域5Aのほぼ中央部に位置しており、これにより第2溝領域5Aと第1溝領域4及び第3溝領域18の一部にAgナノ粒子インクである液体14が濡れ広がる。
上記液体14の吐出を90秒間隔で計4回行った後に、クリーンオーブン(不図示)にて140℃で1時間の焼成を行った。その後、微細穴2Bの断面を観察したところ、微細穴2Bの側壁部に厚さ約0.5μmの導電膜9が一様に形成されていることが確認された。なお、第2溝領域5Aのスキャロップ突起部において導電膜9の厚さは0.2μm程度とやや薄かったが、図10に示すようにスパッタ成膜時に付与されたアイランド状の導電層19を介することで導通信頼性が保証されていた。なお、上記方法により形成したコンタクトホール計100箇所についてコンタクト抵抗値を測定したところ、全てのコンタクトホールで3Ω以下となることを確認できた。以上本実施例により、アスペクト比1以上のコンタクトホールを低温で、生産性良く、低コストで、信頼性良く製造可能であることが確認された。
1 基板
2A 凹部
2B 微細穴
3 第1電極
4 第1溝領域
5 第2溝領域
7 第2電極
13 液体吐出ヘッド
14 液体
18 第3溝領域
100 配線基板

Claims (6)

  1. 基板をエッチングして凹部を形成するエッチング工程と前記凹部の側壁を保護する保護層を形成するデポジション工程とを交互に繰り返して、前記基板に第1電極を底部とする微細穴を形成する微細穴形成工程と、
    2電極をドライプロセスにより形成する電極形成工程と、
    電性材料を含有した液体を液体吐出ヘッドにより吐出させ、前記液体を固化させて前記第1電極と前記第2電極とを導通させる導電膜を形成する導電膜形成工程と、を備え、
    前記微細穴の側壁部の開口端側の部分であって、周方向に沿う複数の溝からなる第1溝領域と、前記側壁部の前記第1溝領域より底部側の部分であって、前記第1溝領域の溝よりも深くかつ周方向に沿う複数の溝からなる第2溝領域とが前記エッチング工程により形成され、
    前記第2電極は、前記基板の表面から前記第1溝領域に亘って形成され、
    前記液体は前記第2溝領域に吐出させることを特徴とする配線基板の製造方法。
  2. 前記側壁部の前記第2溝領域より底部側の部分であって、前記第2溝領域の溝よりも浅くかつ周方向に沿う複数の溝からなる第3溝領域が前記エッチング工程によりさらに形成されることを特徴とする請求項1記載の配線基板の製造方法。
  3. 前記第3溝領域の溝は前記底部に近づくに連れて浅くなるように形成されることを特徴とする請求項2に記載の配線基板の製造方法。
  4. 微細穴があけられた基板と、
    前記基板の裏面であって、前記微細穴の底部に形成された第1電極と、
    前記基板の表面に形成された第2電極と、
    前記微細穴に形成された導電膜と、を有し、
    前記導電膜によって前記第1電極と前記第2電極とを電気的に接続する配線基板であって、
    前記微細穴の側壁部は、
    前記微細穴の開口端側に形成され、周方向に沿う複数の溝からなる第1溝領域と、
    前記第1溝領域より底部側に形成され、前記第1溝領域の溝よりも深くかつ周方向に沿う複数の溝からなる第2溝領域と、を有し、
    前記第1溝領域には前記第2電極が形成され、
    前記第2溝領域には前記導電膜が形成され、
    前記導電膜は金属微粒子の堆積膜であることを特徴とする配線基板。
  5. 前記第2溝領域より底部側に形成され、前記第2溝領域の溝よりも浅くかつ周方向に沿う複数の溝からなる第3溝領域をさらに有することを特徴とする請求項4記載の配線基板。
  6. 前記第3溝領域の溝は前記底部に近づくに連れて浅くなるように形成されていることを特徴とする請求項5に記載の配線基板。
JP2010153681A 2010-07-06 2010-07-06 配線基板の製造方法及び配線基板 Expired - Fee Related JP5676941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010153681A JP5676941B2 (ja) 2010-07-06 2010-07-06 配線基板の製造方法及び配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153681A JP5676941B2 (ja) 2010-07-06 2010-07-06 配線基板の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
JP2012018956A JP2012018956A (ja) 2012-01-26
JP5676941B2 true JP5676941B2 (ja) 2015-02-25

Family

ID=45604026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153681A Expired - Fee Related JP5676941B2 (ja) 2010-07-06 2010-07-06 配線基板の製造方法及び配線基板

Country Status (1)

Country Link
JP (1) JP5676941B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5957926B2 (ja) * 2012-02-09 2016-07-27 セイコーエプソン株式会社 半導体装置の製造方法
JP5888027B2 (ja) * 2012-03-14 2016-03-16 富士通株式会社 半導体装置の製造方法
WO2017150628A1 (ja) * 2016-03-02 2017-09-08 国立研究開発法人産業技術総合研究所 微細立体構造形成方法、及び微細立体構造
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
GB201708927D0 (en) * 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278368A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体基板のバイアホ−ル形成方法
JP4451270B2 (ja) * 2003-10-28 2010-04-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4581915B2 (ja) * 2005-08-26 2010-11-17 パナソニック電工株式会社 貫通孔配線の製造方法
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
WO2008090794A1 (ja) * 2007-01-23 2008-07-31 Konica Minolta Holdings, Inc. 液体吐出ヘッド用ノズルプレート及び液体吐出ヘッド用ノズルプレートの製造方法
KR101433899B1 (ko) * 2008-04-03 2014-08-29 삼성전자주식회사 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
JP5219612B2 (ja) * 2008-05-12 2013-06-26 パナソニック株式会社 半導体貫通電極形成方法
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2012018956A (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
JP5676941B2 (ja) 配線基板の製造方法及び配線基板
EP2202076B1 (en) Liquid discharge head and method of manufacturing the liquid discharge head
JP2004017654A (ja) インクジェットプリントヘッドおよびインクジェットプリントヘッドの製造方法
KR20120081945A (ko) 반도체장치 및 반도체장치의 제조 방법
JP2011056906A (ja) 液体吐出ヘッドの製造方法
KR100765315B1 (ko) 기판과 일체로 이루어진 필터링 부재를 구비하는 잉크젯헤드 및 그 제조방법.
JP2008094018A5 (ja)
KR100810674B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2011165762A (ja) 配線基板の製造方法
JP4813369B2 (ja) インクジェットヘッドおよびインクジェットヘッドの製造方法
JP5224929B2 (ja) 液体吐出記録ヘッドの製造方法
JP5701014B2 (ja) 吐出素子基板の製造方法
JP2008265164A (ja) インクジェット記録ヘッド用の基板およびその製造方法
JP6006992B2 (ja) マルチノズルプレートの製造方法
JP2007136875A (ja) インクジェット記録ヘッド用基体
JP2007152870A5 (ja)
JP5773633B2 (ja) 配線基板の製造方法
JP5608737B2 (ja) インク噴射面上をコーティングするポリシルセスキオキサンを有する印刷ヘッド
US20070019036A1 (en) Inkjet head and manufacturing method thereof
JP5744549B2 (ja) インクジェット記録ヘッドおよびインクジェット記録ヘッドの製造方法
US9205654B2 (en) Method of manufacturing a liquid ejection head
JP2005144782A (ja) インクジェット記録ヘッドの製造方法。
KR100421216B1 (ko) 버블젯 방식의 잉크젯 프린트 헤드 및 그 제작방법
JP2012253267A (ja) 機能膜形成方法、配線基板の製造方法および配線基板
JP4704179B2 (ja) インクジェットヘッドおよびインクジェットヘッドの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R151 Written notification of patent or utility model registration

Ref document number: 5676941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees