KR101433899B1 - 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물 - Google Patents

기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물 Download PDF

Info

Publication number
KR101433899B1
KR101433899B1 KR1020080052712A KR20080052712A KR101433899B1 KR 101433899 B1 KR101433899 B1 KR 101433899B1 KR 1020080052712 A KR1020080052712 A KR 1020080052712A KR 20080052712 A KR20080052712 A KR 20080052712A KR 101433899 B1 KR101433899 B1 KR 101433899B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
metal layer
etching
forming
Prior art date
Application number
KR1020080052712A
Other languages
English (en)
Other versions
KR20090105775A (ko
Inventor
백찬욱
김종석
김선일
손영목
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080052712A priority Critical patent/KR101433899B1/ko
Priority to US12/222,444 priority patent/US8563076B2/en
Priority to JP2008218319A priority patent/JP5574586B2/ja
Priority to EP08163834.8A priority patent/EP2108713B1/en
Priority to CN2008101617249A priority patent/CN101552184B/zh
Publication of KR20090105775A publication Critical patent/KR20090105775A/ko
Application granted granted Critical
Publication of KR101433899B1 publication Critical patent/KR101433899B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 기판의 식각부에 금속층을 형성하는 방법을 제공한다. 구체적으로, 기판의 식각부에 금속층을 형성하는 방법은, 기판을 식각하여 수직면을 갖는 식각부를 형성하는 단계, 식각부의 표면에 확산 물질층을 형성하는 단계, 확산 물질층을 열처리하여, 일부가 상기 식각부의 표면 아래로 확산된 씨드층을 형성하는 단계, 및 씨드층 상에 금속층을 형성하는 단계를 포함한다. 상기한 방법에 따르면, 씨드층에 의해 기판 식각부의 표면 특성이 개선되므로, 식각부의 수직면에 접착성이 우수하고 균일한 두께의 금속층을 형성할 수 있다.
기판, 식각, 금속층, 스캘럽, DRIE, 열처리, 확산

Description

기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된 금속층을 갖는 기판 및 구조물{Method for forming metallic layer on portion etched of substrate, the substrate having the metallic layer formed using the same and a structure formed using the same}
본 발명은 식각부가 형성된 기판상에 금속층을 형성하는 방법 및 상기한 방법에 의한 금속층을 갖는 기판 및 구조물에 관한 것으로, 더욱 상세하게는 수직면을 갖는 식각부를 포함하는 기판에서, 식각부의 표면 및 기판 상에 박막 특성이 향상된 금속층을 형성하는 방법 및 상기한 방법에 의한 금속층을 갖는 기판 및 구조물에 관한 것이다.
테라헤르츠(1012 Hz) 대역은 분자광학, 생물물리학, 의학, 분광학, 영상 및 보안 응용 면에서 매우 중요하다. 테라헤르츠 대역을 이용하는 발진기, 증폭기 및 도파관 등의 소자의 제작에 있어서는, 상이한 부품이 서로 상호작용할 수 있도록 하는 회로가 필요하다. 상호작용회로는 전기적 연결을 위해 도체이어야 하므로, 금속 패턴 등에 의해 형성된다.
실리콘 웨이퍼와 같은 기판 상에 금속 패턴을 형성하는 경우, 기판을 식각하여 구조물을 형성하고, 구조물의 벽면과 바닥면이 다른 전기적 부품과 전기적으로 연결되도록 하기 위해 위하여 도금법, 전자 빔 증착법 또는 스퍼터링 등의 방법으로 금속층을 형성한다. 그러나, 식각 과정에서 구조물에 언더에치가 형성되거나 구조물의 벽면이 균일하지 않은 경우, 구조물의 벽면에 균일하고 접착성이 우수한 금속층을 형성하는 것이 어렵다.
한편, 반도체 기판의 패턴 형성의 경우, 정확한 패턴의 형성이 중요하므로 언더에치가 형성되는 습식 식각법 보다 건식 식각법을 주로 사용한다. 그러나, 건식 식각법을 이용하는 경우에도 구조물 벽면의 표면 거칠기가 크게 되어 박막 특성이 우수하고 접착성이 우수한 금속층을 형성하기 어렵다.
본 발명은 박막 특성이 우수하고, 접착성이 개선된 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된 금속층을 갖는 기판 및 구조물을 제공하고자 한다.
본 발명의 실시예에 따른 기판의 식각부에 금속층을 형성하는 과정은 다음과 같다.
기판을 식각하여 수직면을 갖는 식각부를 형성한다. 상기 식각부의 표면에 확산 물질층을 형성하고, 상기 확산 물질층을 열처리하여 씨드층을 형성한다. 다음으로, 상기 씨드층 상에 금속층을 형성한다. 본 발명의 실시예에서, 확산 물질층 및 금속층은 상기 식각부의 표면뿐만 아니라 기판의 상면에 형성될 수도 있다.
본 발명의 실시예에서, 상기 확산 물질층은 Au, Cu, Ag, Al, Sn, Au-Zn 합금, Au-Sn 합금, Au-Ge 합금, 및 Au-Be 합금 등 열처리에 의해 확산이 이루어지는 금속을 물리적기상증착법 또는 화학적기상증착법으로 증착하여 형성할 수 있다.
본 발명의 실시예에서, 상기 확산 물질층을 열처리하는 과정은 상기 확산 물질층을 진공, 아르곤(Ar), 또는 질소(N2) 분위기에서 300 내지 1000℃의 온도로 가열하여 이루어진다.
본 발명의 실시예에서, 상기 확산 물질층의 열처리를 통하여 일부가 식각부의 표면 아래 및 기판의 상면 아래로 확산되며, 마이크로 사이즈 또는 나노 사이즈의 그레인 형상을 갖는 씨드층을 형성할 수 있다.
본 발명의 실시예에서, 상기한 방법은, 금속층을 형성하는 단계 이전에, 상기 씨드층 상에 점착층을 형성하는 과정을 더 포함할 수 있다. 상기 점착층은 Ti, Cr, 및 Ni 중 어느 하나를 물리적기상증착법 또는 화학적기상증착법으로 증착하여 형성할 수 있다.
본 발명의 실시예에서, 상기한 방법은, 상기 확산 물질층을 형성하는 단계 이전에, 상기 식각부를 포함하는 기판의 표면상에 산화막을 형성하는 단계; 및 상기 산화막을 제거하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 기판으로 실리콘(Si), 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(Si3N4), 실리콘 카바이드(SiC), III-V족 화합물 웨이퍼 및 II-VI족 화합물 웨이퍼를 포함하는 기판을 사용할 수 있다. 또한, 상기 기판을 식각하는 단계는 DRIE(Deep reactive ion etching) 공정을 포함할 수 있다.
이하에서는, 도면을 참조하여 본 발명의 실시예에 따른 기판의 식각부에 금속층을 형성하는 방법에 대하여 구체적으로 설명한다.
도 1a 내지 도 1i는 본 발명의 일 실시예에 따라 기판의 식각부에 금속층을 형성하는 과정을 설명하기 위한 단면도이다.
본 발명의 일 실시예에 따라 기판의 식각부에 금속층을 형성하는 과정은 다음과 같다. 기판을 식각하여 수직면을 갖는 식각부를 형성한다. 상기 식각부의 표면과 상기 식각된 기판의 상면에 확산 물질층을 형성하고, 상기 확산 물질층을 열 처리하여 씨드층을 형성한다. 다음으로, 상기 씨드층 상에 금속층을 형성한다.
구체적으로, 기판을 식각하여 수직면을 갖는 식각부를 형성하는 과정은, 기판(10)의 상면에 제1 산화막(21)을 형성하는 단계, 상기 제1 산화막(21) 상에 식각 마스크(30')를 형성하는 단계, 및 상기 식각 마스크(30')를 이용하여 상기 제1 산화막(21) 및 상기 기판(10)을 식각하는 단계를 포함한다.
이하 각 단계를 구체적으로 살펴본다.
도 1a를 참조하면, 기판(10)상에 산화과정을 통하여 제1 산화막(21)을 형성한다. 본 발명의 일 실시예에서, 기판(10)은 실리콘(Si), 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(Si3N4), 실리콘 카바이드(SiC), III-V족 화합물 웨이퍼 및 II-VI족 화합물 웨이퍼를 포함하는 기판일 수도 있다.
상기 제1 산화막(21)은 상기 기판(10)의 양면 또는 식각 대상이 되는 상기 기판(10)의 상면에만 형성할 수 있다. 기판(10)이 실리콘 웨이퍼인 경우, 상기 제1 산화막(21)은 일산화 실리콘(SiO) 또는 이산화 실리콘(SiO2)으로 이루어질 수 있으며, 일예로, 열산화(Thermal oxidation)법 의해 형성될 수 있다. 열산화법에 의한 경우, 상기 기판을 400 내지 1200℃의 온도에서 고순도의 산소와 수소의 혼합물에 노출시켜서, 상기 혼합물이 상기 기판의 경계면과 반응하도록 하여 SiO2의 제1 산화막을 형성할 수 있다. 상기 제1 산화막(21)은 절연막과 보호막으로 이용될 수 있으며, 본 실시예에서는 식각 마스크로 이용될 수 있다.
다음으로 도 1b에 도시된 바와 같이, 상기 제1 산화막(21)상에 식각 마스 크(30')를 형성한다. 상기 제1 산화막(21)상에 식각 마스크(30')를 형성하는 과정은 다음과 같다.
도 1a에 도시된 바와 같이, 상기 제1 산화막(21)상에 포토레지스트(30)를 도포한다. 상기 포토레지스트(30)는 스핀 코팅법에 의해 도포될 수 있으며, 노광된 부분이 현상 작업시 제거되는 포지티브형 포토레지스트를 사용할 수 있다. 상기 포토레지스트(30)를 도포한 후 소프트 베이킹을 할 수 있다. 이후 상기 포토레지스트(30)상에 식각부의 패턴이 새겨진 포토마스크(미도시)를 구비하고, 상기 포토레지스트(30)를 자외선 등에 노광시킨다. 현상액을 이용하여 현상한 후 하드 베이크를 수행하여 도 1b에 도시된 바와 같이, 식각 마스크(30')를 형성한다.
다음으로, 도 1c에 도시된 바와 같이, 상기 식각 마스크(30')를 이용하여 상기 제1 산화막(21) 및 상기 기판(10)을 식각한다. 먼저, 상기 식각 마스크(30')를 이용하여, 상기 제1 산화막(21)을 식각하여 산화막 마스크(21')를 형성한다. 상기 식각 마스크(30')를 통하여 노출된 제1 산화막(21)에서 식각이 이루어져서 제거된다. 이후 상기 식각 마스크(30') 및 산화막 마스크(21')를 이용하여 노출된 기판(10)을 식각하여 수직면(51)을 갖는 식각부(50)를 형성한다.　
상기 기판(10)을 에칭하는 식각공정은 습식 식각법과 건식 식각법으로 나눌 수 있다. 습식 식각법은 화학용액을 이용해 상기 기판(10)의 표면과 화학 반응을 일으켜 상기 기판(10)의 일부분을 제거하는 방법이다. 습식 식각법은 일반적으로 등방성 식각(Isotropic etching)이기 때문에 언더컷(undercut)이 발생하며, 정확한 패턴 형성이 어렵다. 또한, 공정 제어가 어렵고, 식각할 수 있는 선폭이 제한적이 며, 부가적으로 생성되는 식각 용액의 처리 문제가 발생하는 단점을 갖는다.　 따라서, 습식 식각법의 단점을 보완할 수 있는 건식 식각법이 더 많이 사용되고 있다. 건식 식각법은 반응가스를 진공 챔버에 주입시킨 후 파워를 인가하여 플라즈마를 형성시키고, 이를 기판(10)의 표면과 화학적 또는 물리적으로 반응시켜 기판(10)의 일부분을 제거하는 공정이다.
본 실시예에서는 공정제어가 용이하고, 이방성 식각(Antisotropic ecthing)이 가능하며, 정확한 패턴을 형성할 수 있는 건식 식각법을 이용하여 상기 식각부(50)를 형성한 예를 설명한다. 특히, 건식 식각법 중에서도 물리적 식각인 DRIE(Deep reactive ion etching) 공정을 사용하여 식각부(50)를 형성한 예를 설명한다. DRIE 공정은 반응성 개스를 진공 챔버 내에 주입한 후 에너지원에 의해 개스를 해리함으로써 플라즈마를 발생시킨다. 플라즈마 내에서 발생한 이온을 전계에서 가속하여 상기 기판(10)의 표면 위에 충돌시켜 스퍼터링에 의해 식각해 내는 것이다.
상기 식각부(50)는 비어 홀(via hole) 등의 홀 또는 트렌치(trench) 등의 홈 형태로 형성될 수 있다. 본 실시예에서는 도 1d에 도시된 바와 같이, 수직면(51) 및 바닥면(52)을 갖는 홈 형태의 식각부(50)를 형성한 예를 설명한다.
기판(10)에 식각부(50)를 형성한 후에, 도 1d에 도시된 바와 같이, 산화막 마스크(21') 및 식각 마스크(30')를 기판(10)으로부터 제거하는 공정을 수행한다.
DRIE 공정을 이용할 경우 식각부(50)는 식각 단계와 보호막을 형성하는 단계를 반복 수행하는 보쉬 프로세스(Bosch process)에 의해 형성된다. 그 결과, 식각 부(50)의 수직면(51)은 균일하지 않고 물결 모양의(scallop)이 생긴다. 본 발명의 실시예에서는 상기 스캘럽을 완화시키고, 식각부(50)의 수직면(51)에 균일한 금속층을 형성하기 위해 다음과 같은 과정을 수행한다.
먼저, 도 1e에 도시된 바와 같이, 상기 식각부(50)를 포함하는 기판(10)의 표면상에 제2 산화막(22)을 형성하고, 상기 제2 산화막(22)을 제거하는 과정을 통하여 상기 식각부(50)의 수직면(51)의 스캘럽 현상을 완화시킬 수 있다.　 제2 산화막(22)을 형성하고, 제거하는 과정은 1 내지 3회 반복 수행될 수 있다.
다음으로, 도 1g에 도시된 바와 같이 상기 식각부(50)의 표면과 상기 식각된 기판(10)의 상면에 확산 물질층(60)을 형성하고, 상기 확산 물질층(60)을 열처리(Annealing)하여 도 1h에 도시된 바와 같이 씨드층(60')을 형성한다.
구체적으로, 상기 확산 물질층(60)은 열처리에 의해 확산이 잘 이루어지는 금속을 물리적기상증착(Physical Vapor Deposition; PVD)법 또는 화학적기상증착(Chemical Vapor Deposition;CVD)법으로 증착하여 형성할 수 있다. 일 실시예에서, 확산 물질층(60)은 Au, Cu, Ag, Al, Sn, Au-Zn 합금, Au-Sn 합금, Au-Ge 합금, 및 Au-Be 합금을 포함하는 그룹으로부터 선택된 재료로 구성될 수 있다. 한편, PVD 법으로 스퍼터링 또는 전자 빔 증착법(e-beam evaportion) 등을 예로 들 수 있다. 상기 확산 물질층(60)은 이후 금속층의 형성에 적합한 두께로 증착될 수 있으며, 일 실시예에서는 10 내지 5,000Å의 두께로 증착될 수 있다.
상기 씨드층(60')은 상기 확산 물질층(60)을 진공, 아르곤(Ar), 또는 질 소(N2) 분위기에서 열처리하여 형성한다. 열처리 과정은 상기 확산 물질층(60)을 이루는 금속이 상기 식각부(51)의 표면 및 기판(10)의 상면에서 충분히 확산할 수 있을 정도의 온도, 일예로 300 내지 1000℃에서 이루어진다. 상기 확산 물질층(60)을 이루는 금속은 열처리에 의해 확산된 후 애그리게이션(Aggregation)되어 접착성이 우수한 씨드층(60')을 이룬다.
열처리에 의한 확산에 의하여, 씨드층(60')을 구성하는 일부 물질은 식각부(51)의 표면 및 기판(10)의 상면 아래로 확산된다. 확산된 씨드층(60')에 의해 식각부(51)의 표면 및 기판(10) 상면의 표면 특성이 개선되어, 기판(10)과 금속층(70)의 접착력이 향상된다. 또한, 상기 씨드층(60')은 마이크론 이하의 사이즈 또는 나노 사이즈의 그레인(grain) 형상으로 형성된 씨드 물질로 이루어진다.
마지막으로, 도 1i에 도시된 바와 같이, 상기 씨드층(60') 상에 금속층(70)을 형성한다. 상기 금속층(70)은 도금법, 스퍼터링, 또는 전자 빔 증착법 등의 다양한 방법에 의해 형성될 수 있으며, 상기 기판(10)의 식각부(50)에 형성하고자 하는 금속 재질을 이용하여 원하는 두께로 형성할 수 있다. 상기 금속층(70)은 상기 기판(10)의 상면 및 상기 식각부(50)의 표면에 형성된다. 씨드층(60')에 의해 상기 금속층(70)과 상기 기판(10) 및 식각부(50)와의 접착성이 우수하며, 이에 따라, 상기 기판(10)의 상면 및 상기 식각부(50)의 표면으로부터 상기 금속층(70)이 박리되는 것을 방지할 수 있다. 또한, 상기 씨드층(60')의 형성으로 상기 식각부(50)의 수직면(51)의 스캘럽 현상이 완화되어 수직면(51)의 균일도가 향상되므로, 상기 수 직면(51)에 형성된 상기 금속층(70)은 균일한 두께를 가질 수 있다.
도 2는 DRIE 공정에 의해 도 1c에 도시된 식각부(50)를 형성하는 과정을 설명하기 위한 단면도이다.
도 2를 참조하면, DRIE 공정은 식각 단계와 보호막(40)을 형성하는 단계 반복 수행하는 보쉬 프로세스를 포함하며, 각 단계를 반복 수행하여 수직 식각이 이루어지도록 한다. 구체적으로, SF6을 이용하여 기판(10)을 에칭하고, C4F8를 이용하여 에칭된 영역에 보호막을 형성하는 과정을 반복적으로 수행한다. 그 결과, 도 2에 도시된 바와 같이 기판(10)의 상면에서 하부로 수직 식각이 이루어지고, 도 1c에 도시된 바와 같은 식각부(50)가 형성될 수 있다.
도 3 및 도 4는 전술한 보쉬 프로세스에 의해 생성된 스캘럽을 도시하기 위한 도면들이다. 도 3은 도 1d에 도시된 A를 부분 확대하여 표시한 단면도이며, 도 4는 도 1d에 도시된 식각부(50)의 수직면(51)을 나타낸 SEM 사진이다.
도 3 및 도 4를 참조하면, 기판(10)을 식각하는 과정에서, 보쉬 프로세스에 의해 상기 식각부(50)의 수직면(51)이 균일하지 않고, 물결 모양의 스캘럽(scallop)이 생긴다. 따라서, 상기 식각부(50)의 표면상에 금속층을 형성할 경우, 상기 수직면(51)에서 물결 모양대로 금속층이 증착되기 때문에 균일한 금속층을 형성할 수 없다. 또한, 금속층의 형성시, 스캘럽 현상에 의해 상기 식각부(50) 의 수직면(51)의 뾰족하게 돌출한 부분은 더 돌출하게 되고, 움푹 패인 부분은 증착이 안 되거나 매우 얇게 증착될 수 있다.
도 5는 도 1f에 도시되는 제2 산화막에 의해 스캘럽을 완화시킨 식각부의 수직면을 나타낸 단면도이다. 제2 산화막의 제거 과정을 통해, 도 5에 도시되는 바와 같이 식각부(50)의 수직면(51)에서 뾰족하게 돌출한 부분이 함께 제거되어 스캘럽이 완화되었다.
도 6은 도 1h의 도시된 씨드층이 형성된 이후의 B를 부분 확대하여 나타낸 도면이다. 도 7은 도 1h에 도시된 식각부에 형성된 씨드층을 나타낸 SEM 사진이다. 참고로, 도 7에서 식각부의 표면 및 기판의 상면에 Au을 전자 빔 증착법으로 증착하여 500Å의 두께의 확산 물질층을 형성하였고, 확산 물질층을 40분 동안 550℃로 승온하고, 10분 동안 가열하여 씨드층을 형성하였다.
도 6 내지 도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따라 형성된 씨드층(60')은 식각부(50)의 수직면(51)의 오목부 및 돌출부에 균일하게 형성된다.　 확산 물질층의 가열에 의해, 점선(63)으로 표시된 씨드층(60')의 일부는 식각부(50)의 수직면(51) 및 기판(10)의 상면 아래로 확산되었다.
또한, 수직면(51)의 스캘럽에 의해 오목부에는 수백 나노 미터 사이즈의 그레인(61)이 균일하게 형성되고, 돌출부에는 나노미터 사이즈의 미세한 그레인(62)이 균일하면서도 조밀하게 형성된다. 따라서, 상기 식각부(50)의 수직면(51)의 스캘럽 현상을 완화시킬 수 있으며, 식각부(50)의 수직면(51)에 접착성이 우수한 씨 드층(60')이 형성될 수 있다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 기판 식각부의 금속층 형성과정을 나타낸 단면도이다.
도 8a 및 도 8b를 참조하면, 씨드층(60')상에 금속층(70)을 형성하는 단계 이전에, 상기 씨드층(60') 상에 점착층(80)을 형성할 수 있다. 상기 점착층(80)은 상기 금속층(70)을 두껍게 형성하는 경우 또는 상기 씨드층(60')과 상기 금속층(70)을 이루는 금속 재질이 서로 다른 경우, 상기 금속층(70)의 접착성을 향상시키기 위해 상기 씨드층(60')과 상기 금속층(70)의 사이에 형성할 수 있다.
상기 점착층(80)은 일예로 Ti, Cr, 및 Ni 중 어느 하나로 이루어질 수 있으며, 열증착법(Thermal evaporation) 또는 전자 빔 증착법 등의 PVD법과 CVD법으로 10 내지 10,000 Å의 두께로 증착하여 형성할 수 있다.
상기 점착층(80)을 증착한 후에 도 8b에 도시된 바와 같이, 금속층(70)을 상기 점착층(80)상에 형성한다. 상기 점착층(80)에 의해 상기 기판(10) 및 상기 식각부(50)에 대한 상기 금속층(70)의 접착성이 향상된다.
도 9는 도 8b에 도시된 C를 부분 확대하여 나타낸 도면이다.
도 9에 도시된 바와 같이, 씨드층(60')에 의해 상기 식각부(50)의 수직면(51)의 스캘럽 현상이 완화되어, 상기 식각부(50)의 수직면(51)에 균일한 두께의 점착층(80) 및 금속층(70)이 형성될 수 있다. 또한, 상기 씨드층(60') 및 상기 점착층(80)에 의해 상기 식각부(50)의 수직면(51)에 대한 상기 금속층(70)의 접착성 이 향상되어, 상기 금속층(70)이 상기 기판(10)으로부터 박리되는 것을 방지할 수 있다. 그 결과, 기판(10)의 식각부(50)에 형성된 금속층(70)을 이용하여 다른 전자부품과 전기적 컨택을 형성하는 경우 오픈 불량이 발생하는 것을 방지할 수 있어, 신뢰성을 확보할 수 있다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 기판 식각부의 금속층 형성과정을 나타낸 단면도이다.
도 10a를 참조하면, 본 실시예에서 확산 물질층(60)은 기판(10)의 상면을 제외한 식각부(50)의 표면에만 형성될 수 있다. 식각된 기판(10)의 상면을 마스크(미도시)에 의해 덮은 뒤, 기판(10) 상에 확산 물질층을 증착하여 형성하면 식각부(50)의 표면에만 확산 물질층이 증착된다. 다음으로, 식각부(50)의 표면에 형성된 확산 물질층(60)을 열처리하여 씨드층(60')을 형성한다.
상기 마스크를 제거하지 않은 채로 기판(10) 상에 금속층(70)을 형성하면, 식각부(50) 표면에 위치한 씨드층(60')상에 금속층(70)이 형성된다. 이후, 기판(10) 상에서 마스크를 제거하면 도 10a에 도시된 것과 같은 기판 식각부의 금속층이 형성된다.
또한 도 10b를 참조하면, 도 10a에 도시된 실시예에서 씨드층(60')상에 금속층(70)을 형성하는 단계 이전에, 씨드층(60') 상에 점착층(80)을 형성할 수도 있다. 도 8 및 도 9를 참조하여 전술한 바와 같이, 씨드층(60') 상에 형성된 점착층(80)은 씨드층(60')과 금속층(70)의 접착성을 향상시키는 역할을 한다.
도 11은 본 발명의 다른 실시예에 따라 기판의 식각부에 형성된 금속층을 나타낸 SEM 사진이다.
참고로, 도 11에서는, 도 7에 도시된 씨드층을 형성한 후에, 전자 빔 증착법으로 Ti을 상기 씨드층에 증착하여 5000 Å의 두께를 갖는 점착층을 형성하였고, 상기 점착층 상에 Au를 전자 빔 증착법으로 증착하여 15,000 Å의 두께를 갖는 금속층을 형성하였다.
도 11에 도시된 바와 같이, 제2 산화막의 형성 및 제거 공정과 씨드층에 의해 스캘럽 현상이 완화된 식각부의 수직면을 확인할 수 있다. 그로 인해, 상기 식각부의 수직면에 균일한 두께를 갖는 점착층 및 금속층을 증착할 수 있다. 또한, 씨드층 및 점착층에 의해 금속층의 접착성이 향상되어 상기 금속층이 상기 기판으로부터 박리되는 것을 방지할 수 있다.　
한편, 본 발명의 실시예에 따른 기판의 식각부에 금속층을 형성하는 방법은 증폭기, 도파관, 공진기 등을 제조하는 과정에 응용될 수 있다. 또한, 본 발명은 본 발명의 실시예에 따른 기판의 식각부에 금속층을 형성하는 방법에 의해 형성된 금속층을 갖는 기판을 제공한다. 나아가, 본 발명의 실시예에 따른 상기 금속층을 갖는 기판은 테라헤르츠 발진기, 테라헤르츠 증폭기 및 테라헤르츠 도파관에 응용될 수도 있다.
도 12는 본 발명의 일 실시예에 따른 구조물을 도시한 단면도이다. 도 12에 서, 도 1 내지 도 11에 도시된 참조 부호와 동일한 참조 부호는 동종의 구성 요소를 지시한다.
도 12를 참조하면, 상기 실시예에 따른 구조물은 기판(10), 씨드 물질(60') 및 금속층(70)을 포함한다.
기판(10)은 표면(11) 및 표면(11)과 상이한 방향의 벽면(12)을 포함한다. 상기 벽면(12)은 오목부(A1) 및 돌출부(A2)를 포함하여, 전체적으로 물결 모양으로 형성된다. 또한, 일 실시예에서, 표면(11)과 벽면(12)은 서로 직각을 이루며, 기판(10)의 벽면(12) 아래로는 부분적으로 확산된 씨드 물질(63)이 포함된다.
씨드 물질(60')은 상기 벽면(12)의 오목부(A1) 및 돌출부(A2)에 형성되며, 벽면(12)의 적어도 일부분에 형성된다. 상기 씨드 물질(60')은 그레인 형상으로 형성되며, 일 실시예에서 상기 그레인의 크기는 마이크로 미터 또는 나노 미터 이하이다. 예컨대, 씨드 물질(60')은 1 ㎛ 보다 작은 그레인 형상으로 형성될 수 있다.
또한 일 실시예에서, 상기 씨드 물질(60')은 오목부(A1)에 형성된 그레인(61)의 크기가 돌출부(A2)에 형성된 그레인(62)의 크기보다 크도록 형성될 수도 있다.
씨드 물질(60')과 금속층(70) 사이에는 점착층(80)이 형성된다. 상기 점착층(80)은 일예로 Ti, Cr, 및 Ni 중 어느 하나로 이루어질 수 있으며, 열증착법(Thermal evaporation) 또는 전자 빔 증착법 등의 PVD법과 CVD법으로 10 내지 10,000 Å의 두께로 증착하여 형성할 수 있다.
도 12에서는 점착층(80)을 포함하는 구조물을 도시하였으나, 다른 실시예에 따른 구조물은 점착층(80)이 없이 씨드 물질(60') 상에 바로 금속층(70)이 형성될 수도 있다.
상기와 같이 구성된 구조물은 벽면에 확산된 씨드 물질에 의해 벽면과 금속층의 접착성이 향상되어, 상기 금속층이 상기 기판으로부터 박리되는 것을 방지할 수 있다.　 또한, 상기 구조물은 테라헤르츠 발진기, 테라헤르츠 증폭기 및 테라헤르츠 도파관 등에 응용될 수도 있다.
비록 본 발명이 상기 언급된 실시예와 관련하여 설명되었지만, 본 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.
도 1a 내지 도 1i는 본 발명의 일 실시예에 따라 기판의 식각부에 금속층을 형성하는 과정을 설명하기 위한 단면도이다.
도 2는 DRIE 공정에 의해 식각부를 형성하는 과정을 설명하기 위한 단면도이다.
도 3은 도 1d에 도시된 A를 부분 확대하여 표시한 단면도이다.
도 4는 도 1d에 도시된 식각부의 수직면을 나타낸 SEM 사진이다.
도 5는 도 1f에 도시된 식각부의 수직면을 나타낸 단면도이다.
도 6은 도 1h의 도시된 B를 부분 확대하여 나타낸 도면이다.
도 7은 도 1h에 도시된 식각부에 형성된 씨드층을 나타낸 SEM 사진이다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 기판 식각부의 금속층 형성과정을 나타낸 단면도이다.
도 9는 도 8b에 도시된 C를 부분 확대하여 나타낸 도면이다.
도 10a 및 도 10b 는 본 발명의 또 다른 실시예에 따른 기판 식각부의 금속층 형성과정을 나타낸 단면도이다.
도 11은 본 발명의 다른 실시예에 따라 기판의 식각부에 형성된 금속층을 나타낸 SEM 사진이다.
도 12는 본 발명의 일 실시예에 따른 구조물을 나타낸 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
10 - 기판 　　　　　11 - 표면
12 - 벽면 21 - 제1 산화막
22 - 제2 산화막　　　　30' - 식각 마스크
50 - 식각부　　　　　51 - 수직면
60 - 확산 물질층　　　　60' - 씨드층, 씨드 물질
70 - 금속층　　　　　80 - 점착층

Claims (32)

  1. 기판을 식각하여 바닥면 및 수직면을 갖는 식각부를 형성하는 단계;
    상기 식각부의 상기 바닥면 및 상기 수직면에 확산 물질층을 형성하는 단계;
    상기 확산 물질층을 열처리하여, 일부가 상기 식각부의 상기 바닥면 및 상기 수직면 전체 내로 확산된 씨드층을 형성하는 단계; 및
    상기 씨드층 상에 금속층을 형성하는 단계를 포함하는 기판 식각부의 금속층 형성방법.
  2. 기판을 식각하여 바닥면 및 수직면을 갖는 식각부를 형성하는 단계;
    상기 식각부의 상기 바닥면 및 상기 수직면과 상기 식각된 기판의 상면에 확산 물질층을 형성하는 단계;
    상기 확산 물질층을 열처리하여, 일부가 상기 식각부의 상기 바닥면과 상기 수직면 전체 내로 확산되며 상기 기판의 상면 아래로 확산된 씨드층을 형성하는 단계; 및
    상기 씨드층 상에 금속층을 형성하는 단계를 포함하는 기판 식각부의 금속층 형성방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 식각부는 홈, 홀의 형태로 형성되는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 확산 물질층은,
    금속을 물리적기상증착법 또는 화학적 기상증착법으로 증착하여 형성하는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  5. 제 4항에 있어서, 상기 금속으로 Au, Cu, Ag, Al, Sn, An-Zn 합금, Au-Sn 합금, Au-Ge 합금, 및 Au-Be 합금을 포함하는 그룹으로부터 선택된 재료를 사용하는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  6. 제 4항에 있어서,
    상기 확산 물질층은 10 내지 5,000Å의 두께로 증착되는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  7. 제 1항 또는 제 2항에 있어서, 상기 확산 물질층을 열처리하는 단계는,
    상기 확산 물질층을 진공, 아르곤(Ar), 또는 질소(N2) 분위기에서 300 내지 1000℃의 온도로 가열하는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  8. 제 1항 또는 제 2항에 있어서,
    상기 씨드층은 마이크로 사이즈 또는 나노 사이즈의 그레인 형상을 갖는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  9. 제 1항 또는 제 2항에 있어서, 금속층을 형성하는 단계 이전에,
    상기 씨드층 상에 점착층을 형성하는 단계를 더 포함하는 것을 기판 식각부의 금속층 형성방법.
  10. 제 9항에 있어서, 상기 점착층은 Ti, Cr, 및 Ni 중 어느 하나를 물리적기상증착법 또는 화학적기상증착법으로 증착하여 형성하는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  11. 제 1항 또는 제 2항에 있어서, 상기 확산 물질층을 형성하는 단계 이전에,
    상기 식각부를 포함하는 기판의 표면상에 산화막을 형성하는 단계; 및
    상기 산화막을 제거하는 단계를 더 포함하고,
    각 단계를 1회 이상 반복 수행하는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  12. 제 1항 또는 제 2항에 있어서,
    상기 기판은 실리콘(Si), 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(Si3N4), 실리콘 카바이드(SiC), III-V족 화합물 웨이퍼 및 II-VI족 화합물 웨이퍼를 포함하는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  13. 제 1항 또는 제 2항에 있어서, 상기 식각부를 형성하는 단계는,
    상기 기판의 상면에 산화막을 형성하는 단계(가);
    상기 산화막 상에 식각 마스크를 형성하는 단계(나); 및
    상기 식각 마스크를 이용하여 상기 산화막 및 상기 기판을 식각하는 단계(다)를 포함하는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  14. 제 13항에 있어서, (다) 단계는, DRIE(Deep reactive ion etching) 공정을 수행하여 이루어지는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  15. 제 1항 또는 제 2항에 있어서, 상기 금속층을 형성하는 단계는,
    도금법, 스퍼터링, 또는 전자 빔 증착법에 의해 이루어지는 것을 특징으로 하는 기판 식각부의 금속층 형성방법.
  16. 바닥면 및 수직면을 갖는 식각부를 포함하는 기판;
    상기 기판의 전면상에 또는 상기 기판에 부분적으로 형성된 금속층; 및
    상기 금속층과 상기 기판 사이에 부분적으로 형성된 씨드 물질을 포함하되,
    상기 기판은 부분적으로 상기 씨드 물질의 성분이 상기 식각부의 상기 바닥면 및 상기 수직면 전체 내로 확산된 영역을 포함하는 것을 특징으로 하는 금속층이 형성된 기판.
  17. 제 16항에 있어서,
    상기 씨드 물질과 상기 금속층의 사이에 형성된 점착층을 더 포함하는 것을 특징으로 하는 금속층이 형성된 기판.
  18. 제 17항에 있어서,
    상기 점착층은, Ti, Cr, 및 Ni 중 어느 하나로 이루어진 것을 특징으로 하는 금속층이 형성된 기판.
  19. 제 16항에 있어서,
    상기 씨드 물질은, 상기 기판에 부분적으로 형성된 확산 물질층을 열처리 하여 형성하는 것을 특징으로 하는 금속층이 형성된 기판.
  20. 제 18항에 있어서, 상기 확산 물질층으로 Au, Cu, Ag, Al, Sn, Au-Zn 합금, Au-Sn 합금, Au-Ge 합금 및 Au-Be 합금을 포함하는 그룹으로부터 선택된 재료를 사용하는 것을 특징으로 하는 금속층이 형성된 기판.
  21. 제 16항에 있어서, 상기 기판의 식각부는 DRIE 공정에 의해 형성된 것을 특징으로 하는 금속층이 형성된 기판.
  22. 제 16항에 따른 금속층이 형성된 기판을 사용하여 제작된 테라헤르츠 발진기.
  23. 제 16항에 따른 금속층이 형성된 기판을 사용하여 제작된 테라헤르츠 증폭기.
  24. 제 16항에 따른 금속층이 형성된 기판을 사용하여 제작된 테라헤르츠 도파관.
  25. 바닥면 및 수직면을 갖는 식각부를 포함하되, 상기 수직면은 오목부 및 돌출부를 포함하는 물결 모양으로 된 기판;
    상기 수직면의 상기 오목부 및 상기 돌출부에 그레인 형상으로 형성된 씨드 물질; 및
    상기 씨드 물질 위에 형성된 금속층을 포함하되,
    상기 기판은 부분적으로 상기 씨드 물질의 성분이 상기 바닥면 및 상기 수직면 전체 내로 확산된 영역을 포함하는 것을 특징으로 하는 구조물.
  26. 삭제
  27. 제 25항에 있어서,
    상기 그레인은 1 ㎛ 보다 작은 것을 특징으로 하는 구조물.
  28. 제 25항에 있어서,
    상기 오목부에 형성된 적어도 일부분의 상기 그레인은 상기 돌출부에 형성된 적어도 일부분의 상기 그레인보다 큰 것을 특징으로 하는 구조물.
  29. 제 25항에 있어서,
    상기 씨드 물질과 상기 금속층 사이에 형성된 점착층을 더 포함하는 것을 특징으로 하는 구조물.
  30. 제 29항에 있어서,
    상기 점착층은, Ti, Cr, 및 Ni 중 어느 하나로 이루어진 것을 특징으로 하는 구조물.
  31. 제 25항에 있어서,
    상기 식각부의 상기 수직면은 상기 바닥면과 수직을 이루는 것을 특징으로 하는 구조물.
  32. 삭제
KR1020080052712A 2008-04-03 2008-06-04 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물 KR101433899B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080052712A KR101433899B1 (ko) 2008-04-03 2008-06-04 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
US12/222,444 US8563076B2 (en) 2008-04-03 2008-08-08 Substrate structure and method of forming the same
JP2008218319A JP5574586B2 (ja) 2008-04-03 2008-08-27 基板構造及びその形成方法
EP08163834.8A EP2108713B1 (en) 2008-04-03 2008-09-08 Substrate structure and method of forming the same
CN2008101617249A CN101552184B (zh) 2008-04-03 2008-09-22 基板结构及其形成方法与太赫装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080031106 2008-04-03
KR20080031106 2008-04-03
KR1020080052712A KR101433899B1 (ko) 2008-04-03 2008-06-04 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물

Publications (2)

Publication Number Publication Date
KR20090105775A KR20090105775A (ko) 2009-10-07
KR101433899B1 true KR101433899B1 (ko) 2014-08-29

Family

ID=40750979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052712A KR101433899B1 (ko) 2008-04-03 2008-06-04 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물

Country Status (5)

Country Link
US (1) US8563076B2 (ko)
EP (1) EP2108713B1 (ko)
JP (1) JP5574586B2 (ko)
KR (1) KR101433899B1 (ko)
CN (1) CN101552184B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
WO2011057047A2 (en) * 2009-11-09 2011-05-12 3M Innovative Properties Company Process for anisotropic etching of semiconductors
JP5676941B2 (ja) * 2010-07-06 2015-02-25 キヤノン株式会社 配線基板の製造方法及び配線基板
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
JP5754209B2 (ja) * 2011-03-31 2015-07-29 大日本印刷株式会社 半導体装置の製造方法
US8795788B2 (en) * 2012-11-14 2014-08-05 Eastman Kodak Company Method for functional printing system
US9072209B2 (en) * 2012-11-14 2015-06-30 Eastman Kodak Company Method for forming a conductive pattern
US9461352B2 (en) * 2013-04-15 2016-10-04 California Institute Of Technology Multi-step deep reactive ion etching fabrication process for silicon-based terahertz components
KR101482429B1 (ko) 2013-08-12 2015-01-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN103911621B (zh) * 2014-04-04 2016-01-06 大连理工大学 一种改变电铸结构表面能的方法
CN105088151A (zh) * 2014-04-15 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 衬底上的孔隙沉积工艺及半导体加工设备
US9627575B2 (en) * 2014-09-11 2017-04-18 International Business Machines Corporation Photodiode structures
TWI639720B (zh) * 2016-04-14 2018-11-01 日商凸版印刷股份有限公司 Substrate for vapor deposition mask, method for producing substrate for vapor deposition mask, and method for producing vapor deposition mask
CN106252240B (zh) * 2016-08-30 2018-12-21 上海集成电路研发中心有限公司 柔性衬底的形成方法
KR102153870B1 (ko) * 2017-09-15 2020-09-09 도판 인사츠 가부시키가이샤 증착 마스크의 제조 방법, 표시 장치의 제조 방법, 및 증착 마스크
JP6299921B1 (ja) * 2017-10-13 2018-03-28 凸版印刷株式会社 蒸着マスク用基材、蒸着マスク用基材の製造方法、蒸着マスクの製造方法、および、表示装置の製造方法
CN109725384B (zh) * 2019-03-12 2020-08-04 中国科学院微电子研究所 锗基光波导及其制备方法
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JPH1174272A (ja) * 1997-08-22 1999-03-16 Samsung Electron Co Ltd 半導体素子の金属配線形成方法
US6429523B1 (en) * 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340712A (ja) * 1991-05-17 1992-11-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3240678B2 (ja) * 1992-02-28 2001-12-17 ソニー株式会社 配線形成方法
EP0713957A1 (en) 1994-11-25 1996-05-29 FINMECCANICA S.p.A. AZIENDA ANSALDO Method of repairing the coating of turbine blades
JP3634074B2 (ja) * 1996-06-28 2005-03-30 日本発条株式会社 導電性接触子
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
KR100289738B1 (ko) * 1998-07-07 2001-07-12 윤종용 반도체집적회로의트렌치소자분리방법
US6242349B1 (en) 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
KR20000056452A (ko) 1999-02-22 2000-09-15 윤종용 반도체 소자의 구리 배선 형성방법
US6174812B1 (en) * 1999-06-08 2001-01-16 United Microelectronics Corp. Copper damascene technology for ultra large scale integration circuits
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6528412B1 (en) 2001-04-30 2003-03-04 Advanced Micro Devices, Inc. Depositing an adhesion skin layer and a conformal seed layer to fill an interconnect opening
US20030057526A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US6703307B2 (en) * 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US6515368B1 (en) * 2001-12-07 2003-02-04 Advanced Micro Devices, Inc. Semiconductor device with copper-filled via includes a copper-zinc/alloy film for reduced electromigration of copper
US6967155B2 (en) * 2003-07-11 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion of copper and etch stop layer for copper alloy
JP2005195707A (ja) * 2003-12-26 2005-07-21 Semiconductor Res Found テラヘルツ電磁波発振器
JP2006135058A (ja) * 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法
JP2006162736A (ja) * 2004-12-03 2006-06-22 Matsushita Electric Ind Co Ltd テラヘルツ波発生装置
JP4664688B2 (ja) * 2005-01-14 2011-04-06 東芝メモリシステムズ株式会社 工業製品の製造方法
JP4460501B2 (ja) * 2005-07-29 2010-05-12 アオイ電子株式会社 微小試料台
KR100743632B1 (ko) 2005-12-15 2007-07-27 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20070066426A (ko) 2005-12-22 2007-06-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
JP2007214418A (ja) * 2006-02-10 2007-08-23 Sony Corp 半導体装置の製造方法
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JPH1174272A (ja) * 1997-08-22 1999-03-16 Samsung Electron Co Ltd 半導体素子の金属配線形成方法
US6429523B1 (en) * 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20090105775A (ko) 2009-10-07
JP5574586B2 (ja) 2014-08-20
CN101552184B (zh) 2013-11-06
CN101552184A (zh) 2009-10-07
EP2108713A1 (en) 2009-10-14
US20090252938A1 (en) 2009-10-08
EP2108713B1 (en) 2015-12-23
US8563076B2 (en) 2013-10-22
JP2009253268A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
KR101433899B1 (ko) 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
US5270263A (en) Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering
US4448800A (en) Method for the manufacture of semiconductor device using refractory metal in a lift-off step
JP2007184571A (ja) 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
Zeng et al. Processing and encapsulation of silver patterns by using reactive ion etch and ammonia anneal
KR100838502B1 (ko) 반도체 장치의 제조 방법
US6319083B1 (en) Process for low temperature semiconductor fabrication
JPH01103844A (ja) 絶縁体薄膜の製造方法
JPH08255770A (ja) 半導体装置の製造方法
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
JPH07135247A (ja) 半導体装置の製造方法
JP2009259996A (ja) 半導体装置およびその製造方法
CN112309826B (zh) 半导体器件及制作方法及包括该器件的电子设备
JPH09237567A (ja) 冷陰極素子及びその製造方法
JP3449979B2 (ja) プラズマ処理を利用した窒化アルミニウム薄膜の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JPH0536645A (ja) ドライエツチング方法
JPH0794448A (ja) 半導体装置の製造方法
KR101034894B1 (ko) 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법
JP2023035931A (ja) 半導体製造装置の部品及びその製造方法
EP0544369A2 (en) Method for processing porous silicon to recover luminescence
KR100239668B1 (ko) 반도체 소자의 열배출용 다이아몬드 박막 제조 방법
JPS62149122A (ja) 化合物半導体基板の熱処理方法
CN112635395A (zh) 半导体器件的制备方法及半导体器件
JPS63269562A (ja) Ｍｏｓ半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 5