KR100743632B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100743632B1
KR100743632B1 KR1020050124066A KR20050124066A KR100743632B1 KR 100743632 B1 KR100743632 B1 KR 100743632B1 KR 1020050124066 A KR1020050124066 A KR 1020050124066A KR 20050124066 A KR20050124066 A KR 20050124066A KR 100743632 B1 KR100743632 B1 KR 100743632B1
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
contact hole
sacrificial seed
metal
Prior art date
Application number
KR1020050124066A
Other languages
English (en)
Other versions
KR20070063820A (ko
Inventor
김준기
황의성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050124066A priority Critical patent/KR100743632B1/ko
Publication of KR20070063820A publication Critical patent/KR20070063820A/ko
Application granted granted Critical
Publication of KR100743632B1 publication Critical patent/KR100743632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 하부도전층을 구비한 반도체 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 식각하여 하부도전층을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀 표면 및 층간절연막 상에 희생씨드막을 형성하는 단계와, 상기 층간절연막 상에 형성된 희생씨드막을 접착막으로 변환시키는 단계와, 상기 콘택홀 내에 금속막을 매립시킴과 아울러 접착막 상에 금속막을 형성하는 단계를 포함하며, 상기 금속막의 형성시 금속막의 소오스가스를 포함하는 반응가스와 희생씨드막이 반응하여 상기 희생씨드막이 제거되는 것을 특징으로 한다.

Description

반도체 소자의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.
도 2는 콘택홀 크기 감소에 따른 콘택플러그의 저항 변화를 보여주는 그래프.
도 3은 접촉막 두께 증가에 따른 콘택플러그의 저항 변화를 보여주는 그래프.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
400 : 반도체 기판 410 : 하부도전층
420 : 층간절연막 430 : 희생씨드막
430a : 접촉막 440 : 텅스텐막
450 : 콘택플러그 H : 콘택홀
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 금속배 선용 콘택플러그의 저항을 감소시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
주지된 바와 같이, 금속배선의 재료로서는 전기 전도도가 매우 우수한 알루미늄(Al)이 주로 이용되어 왔다. 그런데, 반도체 소자의 집적도 향상에 기인해서 전기적 연결 통로를 제공하는 콘택홀의 너비는 감소하고, 아울러, 콘택홀의 깊이는 깊어짐에 따라, 알루미늄으로는 미세 크기의 콘택홀을 완전 매립시키는 것이 어렵게 되었다.
따라서, 이러한 콘택홀 매립의 문제를 해결하기 위해, 알루미늄 보다 매립 특성이 우수한 금속막, 예컨데, 텅스텐막으로 콘택홀을 완전 매립시켜, 이것을 금속배선과 하부도전층간의 전기적 연결을 위한 콘택플러그로 이용하는 기술이 제안되었다. 이하에서는 도 1을 참조하여 종래 기술에 따른 콘택플러그 형성방법을 포함하는 반도체 소자의 제조방법을 설명하도록 한다.
도 1을 참조하면, 종래 기술에 따른 콘택플러그의 형성은 다음과 같은 방식으로 이루어진다. 즉. 층간절연막(120)의 식각을 통해 하부도전층(110)을 노출시키는 콘택홀(H)을 형성한 상태에서, 상기 콘택홀(H) 표면 및 층간절연막(120) 상에 단차피복성(step coverage)이 우수한 CVD(Chemical Vaporization Deposition) 공정에 따라 일정한 두께의 접착막(Glue layer)(130)을 형성하고, 상기 접착막(130) 상에 콘택홀(H)을 매립시키도록 텅스텐막(140)을 증착하고, 이어, 상기 텅스텐막(140)과 접착막(130)을 층간절연막(120)이 노출될때까지 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 또는 에치-백(etch-back)하여 콘택홀(H) 내에 접착막(130)과 텅스텐막(140)으로 이루어진 콘택플러그(150)를 형성한다. 미설명된 도면부호 100은 반도체 기판을 나타낸다.
이후, 도시하지는 않았지만, 배선용 알루미늄막의 증착 및 패터닝을 통해 상기 콘택플러그(150)와 콘택되는 알루미늄 배선을 형성한 후, 계속해서, 공지된 후속공정을 차례로 수행하여 반도체 소자를 제조한다.
여기서, 상기 접착막(130)은 통상 TiN막으로 형성하고, 상기 TiN막 대신에 BN막으로도 형성할 수 있는데, 상기 접착막은 금속막과 층간절연막의 접착력을 높여주는 역할을 할 뿐만 아니라 금속막 성장을 위한 씨드막(Seed layer) 역할도 수행한다.
그러나, 반도체 소자의 고집적화로 콘택홀 크기가 감소됨에 따라, 콘택플러그에서의 텅스텐막의 두께는 감소하는 반면 접착막의 두께는 거의 감소하지 않으므로, 콘택홀 내에 텅스텐막 대비 접착막이 차지하는 면적이 증가하게 된다.
이와 같이, 콘택플러그에서의 접착막의 두께가 텅스텐막의 두께에 비하여 증가하게 되면, 콘택플러그의 자체 저항이 증가하게 되는데, 이것은 TiN 또는 BN 재질의 접착막의 비저항(150μΩ/cm)이 텅스텐막의 비저항(12μΩ/cm)에 비하여 월등히 높기 때문이다.
도 2은 콘택홀의 크기 감소에 따른 콘택플러그의 저항 변화를 나타낸 그래프로서, 이를 참조하면, 콘택홀의 크기가 감소함에 따라 콘택플러그 자체의 저항은 지수 함수적으로 급격히 증가하는 반면, 콘택플러그와 하부전도층과의 접촉 저항은 거의 증가하지 않는 것을 알 수 있다. 이와 같은 현상은, 앞서 설명한 바와 같이, 콘택홀의 크기가 감소할수록 텅스텐막 대비 접착막의 두께가 증가하기 때문에 발생한다.
한편, 도 3는 상기 콘택홀 내에 텅스텐막 대비 접착막의 두께가 증가함에 따라 콘택플러그의 저항이 어떻게 변화하는지를 보여주는 그래프로서, 이를 참조하면, 콘택홀의 크기가 100nm로 고정되어 있을 때, 콘택홀 내의 접착막의 두께가 100Å에서 200Å으로 증가하면, 즉 접착막 대 텅스텐막의 두께비가 1:4에서 2:3으로 증가하게되면, 콘택플러그의 저항은 거의 두배 수준으로 증가하게 된다.
이와 같이, 콘택홀의 크기가 감소함에 따라 텅스텐막 대비 접착막의 두께가 증가함으로인해 콘택플러그의 저항이 급격히 증가하면, 배선의 신뢰성이 떨어지고 동작 속도가 느려지는 등의 문제가 유발된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 금속배선용 콘택홀의 크기 감소에 따라 상기 콘택홀 내에 형성되는 접착막과 텅스텐막으로 이루어진 콘택플러그에서 텅스텐막 대비 접착막의 두께가 증가함으로 인해 유발되는 콘택플러그의 저항 증가 문제를 개선할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법, 하부도전층을 구비한 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 하부도전층을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 표면 및 층간절연막 상에 희생씨드막을 형성하는 단계; 상기 층간절연막 상에 형성된 희생씨드막을 접착막으로 변환시키는 단계; 및 상기 콘택홀 내에 금속막을 매립시킴과 아울러 접착막 상에 금속막을 형성하는 단계;를 포함하며, 상기 금속막의 형성시 금속막의 소오스가스를 포함하는 반응가스와 희생씨드막이 반응하여 상기 희생씨드막이 제거되는 것을 특징으로 한다.
여기서, 상기 희생씨드막은 Ti(티타늄)막 또는 B(보론)막으로 형성한다.
상기 층간절연막 상에 형성된 희생씨드막을 접착막으로 변환시키는 단계는 질소 또는 규소를 포함하는 분위기에서 상기 희생씨드막이 형성된 기판 결과물을 플라즈마 처리 또는 열처리하여 수행한다.
상기 접착막은 질화막 또는 금속실리사이드막이다.
상기 금속막은 텅스텐막으로 형성한다.
상기 텅스텐막은 소오스가스로서 WF6를 사용하고, 상기 소오스가스의 환원가스로서 SiH4, H2 및 B2H6로 구성된 그룹으로부터 선택되는 어느 하나 이상을 사용하여 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 4a를 참조하면, 비트라인 또는 하부 금속배선과 같은 금속 재질의 하부도 전층(410)이 구비된 반도체 기판(400)을 마련한다. 그런 다음, 상기 기판(400) 전면 상에 층간절연막(420)을 형성한다. 이어서, 상기 하부도전층(410)이 노출되도록 층간절연막(420)을 식각하여 금속배선용 콘택홀(H)을 형성한다.
도 4b를 참조하면, 상기 콘택홀(H) 표면 및 층간절연막(420) 상에 단차피복성이 우수한 CVD 공정에 따라 Ti막 또는 B막 재질의 희생씨드막(430)을 형성한다.
도 4c를 참조하면, 상기 희생씨드막(430)이 형성된 기판 결과물을 질소 또는 규소를 포함하는 분위기에서 플라즈마 처리 또는 열처리하여 층간절연막(420) 상에 형성된 희생씨드막(430) 부분을 질화 또는 규화시켜 층간절연막(420) 상에 질화막 또는 금속실리사이드막 재질의 접착막(430a)을 형성시킨다. 즉, 희생씨드막(430)이 Ti막인 경우 TiNx막 또는 TiSix막 재질의 접착막을 형성할 수 있고, 희생씨드막(430)이 B막인 경우 BNx 재질의 접착막을 형성할 수 있다.
상기 접착막(430a)은 이후 층간절연막(420) 상에 형성되는 플러그용 금속막과 층간절연막(420)의 접착력을 높여주기 위해 형성하는 막으로서, 이후, 상기 플러그용 금속막의 CMP 또는 에치-백 공정시 함께 제거할 수도 있고 제거하지 않고 잔류시킬 수도 있다.
그런데, 만약, 상기 접착막(430a)을 형성하지 않을 경우, 층간절연막(420) 상에 증착되는 플러그용 금속막과 층간절연막(420) 간의 접착력이 좋지 않기 때문에, 플러그용 금속막에 대한 CMP 또는 에치-백 공정을 수행하기 전 플러그용 금속막이 층간절연막으로부터 박리 되어 기판의 다른 지역으로 이동됨으로써 원치 않는 전기적 쇼트(short)가 발생할 수 있다.
도 4d를 참조하면, 상기 희생씨드막(430) 및 접착막(430a)이 형성된 기판 결과물을 텅스텐막 증착을 위한 챔버(미도시) 내에 위치시키고, 상기 챔버 내에 텅스텐막의 소오스가스인 WF6와 상기 소오스가스의 환원가스인 SiH4, H2 또는 B2H6를 포함하는 반응가스를 흘려준다. 이 경우, 상기 반응가스와 희생씨드막(430)가 반응하여 희생씨드막(430)이 제거되면서 콘택홀(H) 내에 텅스텐막(440)이 매립된다. 한편, 상기 접착막(430a) 상에는 그 하부의 층간절연막(420)과 좋은 접착 특성을 갖는 텅스텐막(440)이 형성된다.
구체적으로, 희생씨드막(430)이 Ti막인 경우 WF6의 F와 Ti가 반응하여 휘발성의 TiFx 물질이 형성되므로 Ti막이 제거되고, WF6의 W는 Ti가 없어지는 부분에 증착하게 되어 텅스텐막이 씨드가 되므로 콘택홀(H) 내에 텅스텐막(440)이 용이하게 형성된다.
한편, 상기와 같은 방식으로 콘택홀(H) 표면의 희생씨드막(430)이 제거되는 경우, 콘택홀(H)의 표면에 해당하는 층간절연막(420) 및 하부도전층(410) 부분 상에 직접적으로 텅스텐막(440)이 형성되는데, 이때, 상기 층간절연막(420)과 텅스텐막(440) 간의 접착력은 떨어지지만 하부도전층(410)과 텅스텐막(440) 간의 접착력은 매우 강하기 때문에 이후 공정을 진행함에 있어서 상기 콘택홀(H) 내부에서 층간절연막(420)과 텅스텐막(440)의 낮은 접촉력으로 인한 문제는 야기되지 않는다. 이것은 도핑된 폴리실리콘막 또는 텅스텐막과 같은 금속막으로부터 선택적으로 텅스텐을 성장시키는 선택적 텅스텐 성장 공정에 의해 콘택플러그를 형성시킨 경우와 유사하다고 할 수 있다.
도 4e를 참조하면, 상기 텅스텐막(440)과 접착막(430a)을 층간절연막(420)이 노출될때까지 CMP 또는 에치-백하여 콘택홀(H) 내에 텅스텐 재질의 콘택플러그(450)를 형성한다.
이와 같이, 본 발명은 콘택홀(H) 내에 플러그용 텅스텐막(440)의 형성시 상기 텅스텐막(440)의 소오스가스를 포함하는 반응가스와 희생씨드막(430)이 반응하도록 하여 상기 희생씨드막(430)을 제거시킴으로써, 텅스텐막(440) 재질로만 이루어진 콘택플러그(450)를 형성할 수 있다.
이 경우, 텅스텐 보다 상대적으로 매우 높은 비저항을 갖는 TiN막과 같은 접촉막에 의한 콘택플러그의 저항 증가 문제를 효과적으로 방지하고 저저항을 갖는 콘택플러그를 형성할 수 있는 바, 배선의 신뢰성 및 소자의 동작 특성을 개선할 수 있다.
한편, 상기 희생씨드막(430)의 두께가 50Å 이하인 경우, 앞서 설명한 바와 같이, 상기 WF6와의 반응을 통해 희생씨드막(430) 전부를 제거할 수 있지만, 희생씨드막(430)의 두께가 50Å 이상인 경우에는 희생씨드막(430) 전부를 제거하기 어렵고 일정 두께의 희생씨드막(430)이 잔류하게 된다. 그러나, 이 경우에도 콘택홀(H) 양측벽에서 50Å씩 약 100Å 두께의 희생씨드막(430)이 제거되는 바, 텅스텐막의 형성 두께를 종래 보다 두껍게 할 수 있고, 콘택플러그의 자체 저항을 감소시킬 수 있어서 소자의 특성이 개선된다.
이후, 도시하지는 않았으나, 공지의 후속 공정을 수행하여 본 발명의 반도체 소자를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 반도체 소자의 금속배선용 콘택플러그를 형성함에 있어서, 콘택플러그용 콘택홀 표면 상에 금속막의 소오스가스와 반응하여 제거될 수 있는 희생씨드막을 형성하고, 상기 희생씨드막을 제거하면서 콘택홀을 금속막으로 매립함으로써, 콘택홀 내부를 저저항 금속막으로만 채워지게 하거나, 혹은, 상기 저저항 금속막의 형성폭을 확대시킬 수 있다.
그러므로, 본 발명은 종래 콘택홀 내부에 존재하던 높은 저항의 접촉막에 의한 콘택플러그의 저항 증가 문제를 효과적으로 방지하여, 배선의 신뢰성 및 소자의 동작 특성을 개선할 수 있다.

Claims (6)

  1. 하부도전층을 구비한 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 하부도전층을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀 표면 및 층간절연막 상에 희생씨드막을 형성하는 단계;
    상기 층간절연막 상에 형성된 희생씨드막을 접착막으로 변환시키는 단계; 및
    상기 콘택홀 내에 금속막을 매립시킴과 아울러 접착막 상에 금속막을 형성하는 단계;를 포함하며,
    상기 금속막의 형성시 금속막의 소오스가스를 포함하는 반응가스와 희생씨드막이 반응하여 상기 희생씨드막이 제거되는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 희생씨드막은 Ti(티타늄)막 또는 B(보론)막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 층간절연막 상에 형성된 희생씨드막을 접착막으로 변환시키는 단계는 질소 또는 규소를 포함하는 분위기에서 상기 희생씨드막이 형성된 기판 결과물을 플라즈마 처리 또는 열처리하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 접착막은 질화막 또는 금속실리사이드막인 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 금속막은 텅스텐막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 텅스텐막은 소오스가스로서 WF6를 사용하고, 상기 소오스가스의 환원가스로서 SiH4, H2 및 B2H6로 구성된 그룹으로부터 선택되는 어느 하나 이상을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050124066A 2005-12-15 2005-12-15 반도체 소자의 제조방법 KR100743632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050124066A KR100743632B1 (ko) 2005-12-15 2005-12-15 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124066A KR100743632B1 (ko) 2005-12-15 2005-12-15 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070063820A KR20070063820A (ko) 2007-06-20
KR100743632B1 true KR100743632B1 (ko) 2007-07-27

Family

ID=38363672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124066A KR100743632B1 (ko) 2005-12-15 2005-12-15 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100743632B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433899B1 (ko) 2008-04-03 2014-08-29 삼성전자주식회사 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006133A (ko) * 1996-06-29 1998-03-30 김주용 금속 배선 형성방법
KR20000020243A (ko) 1998-09-18 2000-04-15 김영환 반도체장치의 전극 형성 방법
KR20000042403A (ko) 1998-12-24 2000-07-15 김영환 반도체소자의 텅스텐 비트라인 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006133A (ko) * 1996-06-29 1998-03-30 김주용 금속 배선 형성방법
KR20000020243A (ko) 1998-09-18 2000-04-15 김영환 반도체장치의 전극 형성 방법
KR20000042403A (ko) 1998-12-24 2000-07-15 김영환 반도체소자의 텅스텐 비트라인 제조방법

Also Published As

Publication number Publication date
KR20070063820A (ko) 2007-06-20

Similar Documents

Publication Publication Date Title
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
KR100578221B1 (ko) 확산방지막을 구비하는 반도체소자의 제조 방법
JP2002217288A (ja) 半導体装置およびその製造方法
KR100743632B1 (ko) 반도체 소자의 제조방법
KR100402428B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6358844B1 (en) Tungsten deposition process with dual-step nucleation
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
KR100784099B1 (ko) 반도체 소자의 배선 형성방법
KR20020002739A (ko) 반도체 소자의 제조 방법
KR100753416B1 (ko) 반도체 소자의 제조방법
CN112420595A (zh) 半导体器件及其形成方法
CN112397442A (zh) 半导体器件及其形成方法
KR100358175B1 (ko) 반도체소자의텅스텐비트라인제조방법
JP4457884B2 (ja) 半導体装置
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100691935B1 (ko) 반도체 소자의 금속배선 형성방법
KR100750194B1 (ko) 오믹콘택막의 형성 방법 및 이를 이용한 반도체 장치의금속배선 형성 방법
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100946036B1 (ko) 반도체 소자의 제조 방법
KR100741269B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100395906B1 (ko) 반도체소자의 금속층 형성 방법
KR100743660B1 (ko) 반도체 소자의 제조방법
KR100729905B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee