JPH1174272A - 半導体素子の金属配線形成方法 - Google Patents
半導体素子の金属配線形成方法Info
- Publication number
- JPH1174272A JPH1174272A JP10132253A JP13225398A JPH1174272A JP H1174272 A JPH1174272 A JP H1174272A JP 10132253 A JP10132253 A JP 10132253A JP 13225398 A JP13225398 A JP 13225398A JP H1174272 A JPH1174272 A JP H1174272A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- forming
- liner
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 379
- 239000002184 metal Substances 0.000 title claims abstract description 379
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 230000015572 biosynthetic process Effects 0.000 title 1
- 230000004888 barrier function Effects 0.000 claims abstract description 76
- 239000010936 titanium Substances 0.000 claims abstract description 17
- 230000002265 prevention Effects 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 238
- 239000011229 interlayer Substances 0.000 claims description 34
- 239000010410 layer Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 29
- 238000001465 metallisation Methods 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 17
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 17
- 229910044991 metal oxide Inorganic materials 0.000 claims description 17
- 150000004706 metal oxides Chemical class 0.000 claims description 17
- 238000005546 reactive sputtering Methods 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 239000002243 precursor Substances 0.000 claims description 13
- 229910052709 silver Inorganic materials 0.000 claims description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052786 argon Inorganic materials 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 229910000838 Al alloy Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 229910052749 magnesium Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 238000000992 sputter etching Methods 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 claims description 4
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 claims description 4
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 claims description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 239000012159 carrier gas Substances 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 9
- 238000005121 nitriding Methods 0.000 claims 4
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 238000007517 polishing process Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 14
- 229910021332 silicide Inorganic materials 0.000 abstract description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010408 film Substances 0.000 description 306
- 239000000463 material Substances 0.000 description 23
- 125000004429 atom Chemical group 0.000 description 6
- 238000005498 polishing Methods 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 238000006557 surface reaction Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- DAZXVJBJRMWXJP-UHFFFAOYSA-N n,n-dimethylethylamine Chemical compound CCN(C)C DAZXVJBJRMWXJP-UHFFFAOYSA-N 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- GVNVAWHJIKLAGL-UHFFFAOYSA-N 2-(cyclohexen-1-yl)cyclohexan-1-one Chemical compound O=C1CCCCC1C1=CCCCC1 GVNVAWHJIKLAGL-UHFFFAOYSA-N 0.000 description 2
- 101150065749 Churc1 gene Proteins 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 102100038239 Protein Churchill Human genes 0.000 description 2
- 235000018936 Vitellaria paradoxa Nutrition 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- -1 for example Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910000086 alane Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- GCSJLQSCSDMKTP-UHFFFAOYSA-N ethenyl(trimethyl)silane Chemical compound C[Si](C)(C)C=C GCSJLQSCSDMKTP-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 縦横比の高いコンタクトホールまたは溝に金
属配線を形成する方法を提供する。 【解決手段】 半導体基板上にコンタクトホールまたは
溝に該当するリセス領域を具備する層間絶縁膜パターン
を形成し、層間絶縁膜パターンの形成された結果物の全
面に障壁金属膜を形成する。そして、リセスされない領
域上に形成された障壁金属膜上にのみ選択的に金属蒸着
防止膜を形成することにより、リセス領域の側壁及び底
に形成された障壁金属膜を露出させる。次いで、リセス
領域内の障壁金属膜により取囲まれた領域を充填する金
属プラグを選択的に形成することにより、縦横比の高い
コンタクトホールまたは溝を完全に充填する金属配線を
形成する。金属プラグを形成する代わりに金属ライナを
形成して金属ライナにより取囲まれた領域を充填する金
属膜を形成することにより、縦横比の高いコンタクトホ
ールまたは溝を完全に充填する金属配線を形成すること
もできる。
属配線を形成する方法を提供する。 【解決手段】 半導体基板上にコンタクトホールまたは
溝に該当するリセス領域を具備する層間絶縁膜パターン
を形成し、層間絶縁膜パターンの形成された結果物の全
面に障壁金属膜を形成する。そして、リセスされない領
域上に形成された障壁金属膜上にのみ選択的に金属蒸着
防止膜を形成することにより、リセス領域の側壁及び底
に形成された障壁金属膜を露出させる。次いで、リセス
領域内の障壁金属膜により取囲まれた領域を充填する金
属プラグを選択的に形成することにより、縦横比の高い
コンタクトホールまたは溝を完全に充填する金属配線を
形成する。金属プラグを形成する代わりに金属ライナを
形成して金属ライナにより取囲まれた領域を充填する金
属膜を形成することにより、縦横比の高いコンタクトホ
ールまたは溝を完全に充填する金属配線を形成すること
もできる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の製
造方法に係り、特に金属配線を形成する方法に関する。
造方法に係り、特に金属配線を形成する方法に関する。
【０００２】
【従来の技術】半導体素子はトランジスタ、抵抗及びキ
ャパシタ等で構成され、このような半導体素子を半導体
基板上に具現するに当って金属配線は必須的に要求され
る。金属配線は電気的な信号を伝送させる役割をするの
で、電気的な抵抗が低く、経済的で高信頼性が要求され
る。このような金属配線に適合する物質としてＡｌ膜が
挙げられる。これにより、今まで金属配線としてＡｌ膜
が広く使われている。
ャパシタ等で構成され、このような半導体素子を半導体
基板上に具現するに当って金属配線は必須的に要求され
る。金属配線は電気的な信号を伝送させる役割をするの
で、電気的な抵抗が低く、経済的で高信頼性が要求され
る。このような金属配線に適合する物質としてＡｌ膜が
挙げられる。これにより、今まで金属配線としてＡｌ膜
が広く使われている。
【０００３】一方、半導体素子の集積度が増加すること
により金属配線の幅及び厚さは徐々に減少し、コンタク
トホールの大きさも徐々に減少している。従って、コン
タクトホールの縦横比が増加してコンタクトホール内に
金属配線を完全に充填する技術が非常に重要となってい
る。
により金属配線の幅及び厚さは徐々に減少し、コンタク
トホールの大きさも徐々に減少している。従って、コン
タクトホールの縦横比が増加してコンタクトホール内に
金属配線を完全に充填する技術が非常に重要となってい
る。
【０００４】大きな縦横比を有するコンタクトホール内
に金属配線を完全に充填するための技術として選択的Ｃ
ＶＤ工程が提案されたことがある。選択的ＣＶＤ工程は
金属膜の絶縁膜及び導電膜上に成長される速度の相異な
る特性を用いたことである。しかし、半導体素子の集積
度の増加に伴ってトランジスタのソース／ドレイン領域
の接合深さが徐々に減少している。従って、金属配線と
して用いられるＡｌ膜がソース／ドレイン領域を浸透し
て半導体基板まで拡散する接合スパイク現象が発生す
る。これにより、最近Ａｌ膜とソース／ドレイン領域と
の間に障壁金属膜を介在させてＡｌ膜内のＡｌ原子とソ
ース／ドレイン領域内のシリコン原子とが相互反応する
現象を抑制させる方法が広く使われている。この際、障
壁金属膜はコンタクトホールの形成された結果物の全面
に形成される。従って、半導体基板の全面に障壁金属膜
が存在するためにコンタクトホール内にのみ選択的に金
属配線を形成することが不可能である。
に金属配線を完全に充填するための技術として選択的Ｃ
ＶＤ工程が提案されたことがある。選択的ＣＶＤ工程は
金属膜の絶縁膜及び導電膜上に成長される速度の相異な
る特性を用いたことである。しかし、半導体素子の集積
度の増加に伴ってトランジスタのソース／ドレイン領域
の接合深さが徐々に減少している。従って、金属配線と
して用いられるＡｌ膜がソース／ドレイン領域を浸透し
て半導体基板まで拡散する接合スパイク現象が発生す
る。これにより、最近Ａｌ膜とソース／ドレイン領域と
の間に障壁金属膜を介在させてＡｌ膜内のＡｌ原子とソ
ース／ドレイン領域内のシリコン原子とが相互反応する
現象を抑制させる方法が広く使われている。この際、障
壁金属膜はコンタクトホールの形成された結果物の全面
に形成される。従って、半導体基板の全面に障壁金属膜
が存在するためにコンタクトホール内にのみ選択的に金
属配線を形成することが不可能である。
【０００５】このような問題はコンタクトホールに限ら
ず、半導体基板上に凹設されたリセス(recess)領域にお
いて発生し、例えばコンタクトホールのほかに、層間絶
縁膜の厚さより浅く形成された溝においても発生する。
ず、半導体基板上に凹設されたリセス(recess)領域にお
いて発生し、例えばコンタクトホールのほかに、層間絶
縁膜の厚さより浅く形成された溝においても発生する。
【０００６】
【発明が解決しようとする課題】本発明の目的はコンタ
クトホールまたは溝などのリセス領域内に配線用金属膜
を選択的に形成させうる金属配線形成方法を提供するに
ある。
クトホールまたは溝などのリセス領域内に配線用金属膜
を選択的に形成させうる金属配線形成方法を提供するに
ある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
の本発明の１つは、まず、半導体基板上に層間絶縁膜を
形成する。次いで、前記層間絶縁膜の所定領域を蝕刻す
ることによりリセス領域を有する層間絶縁膜パターンを
形成する。ここで、前記リセス領域は前記半導体基板の
所定領域を露出させるコンタクトホールまたは前記層間
絶縁膜の厚さより浅く形成された溝であっても良い。前
記リセス領域が溝の場合にはダマシーン(damascene) 工
程に該当する。
の本発明の１つは、まず、半導体基板上に層間絶縁膜を
形成する。次いで、前記層間絶縁膜の所定領域を蝕刻す
ることによりリセス領域を有する層間絶縁膜パターンを
形成する。ここで、前記リセス領域は前記半導体基板の
所定領域を露出させるコンタクトホールまたは前記層間
絶縁膜の厚さより浅く形成された溝であっても良い。前
記リセス領域が溝の場合にはダマシーン(damascene) 工
程に該当する。
【０００８】次いで、前記層間絶縁膜パターンの形成さ
れた半導体基板上の全面に障壁金属膜、例えばＴｉＮを
形成する。ここで、前記リセス領域が半導体基板の所定
領域、例えばトランジスタのソース／ドレイン領域を露
出させるコンタクトホールである場合には障壁金属膜を
形成する前に層間絶縁膜パターンの形成された半導体基
板上の全面に抵抗性金属膜(ohmic metal layer) を形成
すべきである。
れた半導体基板上の全面に障壁金属膜、例えばＴｉＮを
形成する。ここで、前記リセス領域が半導体基板の所定
領域、例えばトランジスタのソース／ドレイン領域を露
出させるコンタクトホールである場合には障壁金属膜を
形成する前に層間絶縁膜パターンの形成された半導体基
板上の全面に抵抗性金属膜(ohmic metal layer) を形成
すべきである。
【０００９】次いで、前記障壁金属膜を必要に応じて所
定の温度で熱処理して障壁金属膜の結晶粒界部分を酸素
原子で充填する。ここで、前記障壁金属膜を熱処理する
理由は半導体基板のシリコン原子が前記障壁金属膜を通
じて広がることを防止するためである。
定の温度で熱処理して障壁金属膜の結晶粒界部分を酸素
原子で充填する。ここで、前記障壁金属膜を熱処理する
理由は半導体基板のシリコン原子が前記障壁金属膜を通
じて広がることを防止するためである。
【００１０】次いで、リセスされない領域上に形成され
た障壁金属膜上にのみ金属蒸着防止膜、例えば絶縁体膜
を選択的に形成することにより、前記リセス領域の側壁
及び底に形成された障壁金属膜を露出させる。絶縁体膜
を形成する理由は後続工程で形成される金属配線をリセ
ス領域内にのみ選択的に形成するためである。即ち、金
属配線に用いられる金属膜を化学気相蒸着（ＣＶＤ）工
程で形成する場合に金属膜が絶縁体膜上に蒸着されない
性質を用いるためである。前記絶縁体膜は金属酸化膜、
金属窒化膜、ＳｉＣ膜、ＢＮ膜、ＳｉＮ膜、ＴａＳｉＯ
膜及びＴｉＳｉＯ膜よりなる一群から選択された何れか
一つであることが望ましい。
た障壁金属膜上にのみ金属蒸着防止膜、例えば絶縁体膜
を選択的に形成することにより、前記リセス領域の側壁
及び底に形成された障壁金属膜を露出させる。絶縁体膜
を形成する理由は後続工程で形成される金属配線をリセ
ス領域内にのみ選択的に形成するためである。即ち、金
属配線に用いられる金属膜を化学気相蒸着（ＣＶＤ）工
程で形成する場合に金属膜が絶縁体膜上に蒸着されない
性質を用いるためである。前記絶縁体膜は金属酸化膜、
金属窒化膜、ＳｉＣ膜、ＢＮ膜、ＳｉＮ膜、ＴａＳｉＯ
膜及びＴｉＳｉＯ膜よりなる一群から選択された何れか
一つであることが望ましい。
【００１１】前記金属酸化膜は酸化性に優れた物質膜、
即ち金属膜を前記リセスされない領域上に形成された障
壁金属膜上にのみ選択的に形成した後、前記金属膜を大
気中に露出させたり、酸素プラズマに露出させて形成し
うる。また、前記金属酸化膜は酸化性に優れた金属膜の
形成された結果物を炉内にローディングさせて酸化させ
る方法、即ち炉熱処理工程で形成することもできる。金
属窒化膜、例えばＡｌ窒化膜はＡｌ膜を前記リセスされ
ない領域上に形成された障壁金属膜上にのみ選択的に形
成した後、前記Ａｌ膜を窒素またはアンモニアプラズマ
に露出させたり、アンモニア及び／または窒素雰囲気で
急速熱処理して形成しうる。
即ち金属膜を前記リセスされない領域上に形成された障
壁金属膜上にのみ選択的に形成した後、前記金属膜を大
気中に露出させたり、酸素プラズマに露出させて形成し
うる。また、前記金属酸化膜は酸化性に優れた金属膜の
形成された結果物を炉内にローディングさせて酸化させ
る方法、即ち炉熱処理工程で形成することもできる。金
属窒化膜、例えばＡｌ窒化膜はＡｌ膜を前記リセスされ
ない領域上に形成された障壁金属膜上にのみ選択的に形
成した後、前記Ａｌ膜を窒素またはアンモニアプラズマ
に露出させたり、アンモニア及び／または窒素雰囲気で
急速熱処理して形成しうる。
【００１２】前記金属酸化膜を形成するための金属膜は
Ａｌ膜、Ｃｕ膜、銀膜、金膜、Ｗ膜、Ｍｏ膜、Ｔａ膜、
またはチタン膜で形成することが望ましい。また、前記
金属膜はＡｌ、銀、金、Ｗ、Ｍｏ、及びＴａよりなる一
群から選択された何れか一つの元素と、Ｃｕ、Ｓｉ、Ｇ
ｅ、Ｔｉ、及びＭｇよりなる一群から少なくとも１つ以
上の元素を含有する金属合金膜であることが望ましい。
Ａｌ膜、Ｃｕ膜、銀膜、金膜、Ｗ膜、Ｍｏ膜、Ｔａ膜、
またはチタン膜で形成することが望ましい。また、前記
金属膜はＡｌ、銀、金、Ｗ、Ｍｏ、及びＴａよりなる一
群から選択された何れか一つの元素と、Ｃｕ、Ｓｉ、Ｇ
ｅ、Ｔｉ、及びＭｇよりなる一群から少なくとも１つ以
上の元素を含有する金属合金膜であることが望ましい。
【００１３】前記金属膜はスパッタリング工程、化学気
相蒸着工程、またはメッキ工程で形成しうる。前記化学
気相蒸着工程は前記金属膜がリセス領域内の障壁金属膜
上に形成されることを防止するために表面反応制限領域
(surface reaction limitedregion) でない大量移動領
域(mass transported region) に該当する温度範囲及び
５Ｔｏｒｒ以上の高圧で行うことが望ましい。そして、
運送ガス及び還元ガスとしては各々アルゴンガス及び水
素ガスを使用することが望ましい。前記水素ガスはまた
運送ガスとしても使用されうる。また、前記金属膜を形
成するためのスパッタリング工程はリセス領域内に金属
蒸着防止膜が形成されることを防止するためにターゲッ
トからスパッタリングされた原子が直進性を失うように
行うことが望ましい。即ち、前記金属蒸着防止膜を形成
するためのスパッタリング工程は貧弱な段差塗布性(poo
r step coverage) を得るためにコリメータの装着され
ない直流マグネトロンスパッターを使用して数ｍＴｏｒ
ｒの高圧で行うことが望ましい。
相蒸着工程、またはメッキ工程で形成しうる。前記化学
気相蒸着工程は前記金属膜がリセス領域内の障壁金属膜
上に形成されることを防止するために表面反応制限領域
(surface reaction limitedregion) でない大量移動領
域(mass transported region) に該当する温度範囲及び
５Ｔｏｒｒ以上の高圧で行うことが望ましい。そして、
運送ガス及び還元ガスとしては各々アルゴンガス及び水
素ガスを使用することが望ましい。前記水素ガスはまた
運送ガスとしても使用されうる。また、前記金属膜を形
成するためのスパッタリング工程はリセス領域内に金属
蒸着防止膜が形成されることを防止するためにターゲッ
トからスパッタリングされた原子が直進性を失うように
行うことが望ましい。即ち、前記金属蒸着防止膜を形成
するためのスパッタリング工程は貧弱な段差塗布性(poo
r step coverage) を得るためにコリメータの装着され
ない直流マグネトロンスパッターを使用して数ｍＴｏｒ
ｒの高圧で行うことが望ましい。
【００１４】一方、前記金属蒸着防止膜は反応性スパッ
タリング工程で直接形成することもできる。この際、金
属酸化膜は酸素反応性スパッタリング工程（Ｏ2 reacti
ve sputtering process ）で形成し、金属窒化膜、即ち
Ａｌ窒化膜は窒素反応性スパッタリング工程で形成す
る。
タリング工程で直接形成することもできる。この際、金
属酸化膜は酸素反応性スパッタリング工程（Ｏ2 reacti
ve sputtering process ）で形成し、金属窒化膜、即ち
Ａｌ窒化膜は窒素反応性スパッタリング工程で形成す
る。
【００１５】前述したようにリセス領域内に形成された
障壁金属膜を露出させる金属蒸着防止膜は絶縁体膜特性
を有するのでリセス領域内に金属膜、例えばＡｌ膜また
はＣｕ膜などを選択的に形成しうる。これは、絶縁体膜
の金属蒸着防止膜上に金属核が形成されるにかかる時間
が、金属膜の障壁金属膜上に金属核が形成されるにかか
る時間に比べて数十または数百倍以上長いからである。
障壁金属膜を露出させる金属蒸着防止膜は絶縁体膜特性
を有するのでリセス領域内に金属膜、例えばＡｌ膜また
はＣｕ膜などを選択的に形成しうる。これは、絶縁体膜
の金属蒸着防止膜上に金属核が形成されるにかかる時間
が、金属膜の障壁金属膜上に金属核が形成されるにかか
る時間に比べて数十または数百倍以上長いからである。
【００１６】引続き、前記露出された障壁金属膜により
取囲まれた領域を充填する金属プラグ、例えばＡｌプラ
グを選択的ＭＯＣＶＤ（selective metal organic ＣＶ
Ｄ）工程で形成する。前記金属プラグはＡｌ以外にＣｕ
またはＷで形成しても良い。前記ＡｌプラグはＡｌを含
有する前駆体(precursor) を使用する選択的ＭＯＣＶＤ
工程で形成することが望ましい。前記Ａｌプラグを形成
するための選択的ＭＯＣＶＤ工程はＡｌの表面反応制限
領域に該当する温度範囲、例えば３００℃以下で行われ
ることが望ましい。前記Ａｌを含有する前駆体としては
トリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ）、トリエ
チルアルミニウム（（Ｃ2 Ｈ5 ）3 Ａｌ）、トリイソブ
チルアルミニウム（（（ＣＨ3 ）2 ＣＨＣＨ2 ）3 Ａ
ｌ）、ジメチルアルミニウムヒドリド（（ＣＨ3 ）2 Ａ
ｌＨ）、ジメチルエチルアミンアラン（（ＣＨ3 ）2 Ｃ
2 Ｈ5 Ｎ：ＡｌＨ3 ）、及びトリテルシアリブチルアル
ミニウム（（（ＣＨ3 ）3 Ｃ）3 Ａｌ）よりなる一群か
ら選択された何れか１つを使用することが望ましい。前
記Ａｌプラグを形成するための選択的ＭＯＣＶＤ工程は
アルゴンガス及び水素ガスを各々運送ガス及び還元ガス
として使用することが望ましい。
取囲まれた領域を充填する金属プラグ、例えばＡｌプラ
グを選択的ＭＯＣＶＤ（selective metal organic ＣＶ
Ｄ）工程で形成する。前記金属プラグはＡｌ以外にＣｕ
またはＷで形成しても良い。前記ＡｌプラグはＡｌを含
有する前駆体(precursor) を使用する選択的ＭＯＣＶＤ
工程で形成することが望ましい。前記Ａｌプラグを形成
するための選択的ＭＯＣＶＤ工程はＡｌの表面反応制限
領域に該当する温度範囲、例えば３００℃以下で行われ
ることが望ましい。前記Ａｌを含有する前駆体としては
トリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ）、トリエ
チルアルミニウム（（Ｃ2 Ｈ5 ）3 Ａｌ）、トリイソブ
チルアルミニウム（（（ＣＨ3 ）2 ＣＨＣＨ2 ）3 Ａ
ｌ）、ジメチルアルミニウムヒドリド（（ＣＨ3 ）2 Ａ
ｌＨ）、ジメチルエチルアミンアラン（（ＣＨ3 ）2 Ｃ
2 Ｈ5 Ｎ：ＡｌＨ3 ）、及びトリテルシアリブチルアル
ミニウム（（（ＣＨ3 ）3 Ｃ）3 Ａｌ）よりなる一群か
ら選択された何れか１つを使用することが望ましい。前
記Ａｌプラグを形成するための選択的ＭＯＣＶＤ工程は
アルゴンガス及び水素ガスを各々運送ガス及び還元ガス
として使用することが望ましい。
【００１７】前記金属プラグを形成する前に前記露出さ
れた障壁金属膜表面に選択的に金属ライナを形成するこ
ともできる。前記金属ライナはＡｌ、Ｃｕ、銀、金、
Ｗ、Ｍｏ、及びＴａよりなる一群から選択された何れか
一つでなされた金属膜で形成することが望ましい。ま
た、前記金属ライナはＡｌ、銀、金、Ｗ、Ｍｏ、及びＴ
ａよりなる一群から選択された何れか一つの元素と、Ｃ
ｕ、Ｓｉ、Ｇｅ、Ｔｉ、及びＭｇよりなる一群から少な
くとも１つ以上の元素を含有する金属合金膜で形成する
こともできる。前記金属ライナ、例えばＣｕライナは選
択的ＣＶＤ工程、例えば選択的ＭＯＣＶＤ工程で形成す
ることが望ましい。前記Ｃｕライナを形成するための選
択的ＭＯＣＶＤ工程はＣｕ原子を含有する金属ソース、
例えば胴を含有する前駆体(precursor) であるＣｕ
+1（ｈｆａｃ：hexafluoroacetylacetonate ）ＴＭＶＳ
(trimethylvinylsilane （ＴＭＶＳはＶＴＭＳ(vinyltr
imethylsilane)とも称する））を使用して行うことが望
ましい。前記Ｃｕライナを形成すれば、後続熱処理工程
を行う時金属プラグとＣｕライナとが混合されてＣｕの
添加された金属配線を形成しうる。従って、金属配線の
信頼性、例えば電子遷移特性を向上させる。
れた障壁金属膜表面に選択的に金属ライナを形成するこ
ともできる。前記金属ライナはＡｌ、Ｃｕ、銀、金、
Ｗ、Ｍｏ、及びＴａよりなる一群から選択された何れか
一つでなされた金属膜で形成することが望ましい。ま
た、前記金属ライナはＡｌ、銀、金、Ｗ、Ｍｏ、及びＴ
ａよりなる一群から選択された何れか一つの元素と、Ｃ
ｕ、Ｓｉ、Ｇｅ、Ｔｉ、及びＭｇよりなる一群から少な
くとも１つ以上の元素を含有する金属合金膜で形成する
こともできる。前記金属ライナ、例えばＣｕライナは選
択的ＣＶＤ工程、例えば選択的ＭＯＣＶＤ工程で形成す
ることが望ましい。前記Ｃｕライナを形成するための選
択的ＭＯＣＶＤ工程はＣｕ原子を含有する金属ソース、
例えば胴を含有する前駆体(precursor) であるＣｕ
+1（ｈｆａｃ：hexafluoroacetylacetonate ）ＴＭＶＳ
(trimethylvinylsilane （ＴＭＶＳはＶＴＭＳ(vinyltr
imethylsilane)とも称する））を使用して行うことが望
ましい。前記Ｃｕライナを形成すれば、後続熱処理工程
を行う時金属プラグとＣｕライナとが混合されてＣｕの
添加された金属配線を形成しうる。従って、金属配線の
信頼性、例えば電子遷移特性を向上させる。
【００１８】一方、前記金属プラグ、即ちＡｌプラグが
過度成長された場合、金属プラグの表面に尖った突出部
が形成しうる。これは、Ａｌ膜がＦＣＣ(face centered
cubic) 構造を有するからである。従って、前記金属プ
ラグが過度成長された場合にスパッター蝕刻工程または
化学機械的研磨（ＣＭＰ）工程で金属プラグを平坦化さ
せることが望ましい。今まで紹介された工程はダマシー
ン配線を形成する工程に関するものである。必要に応じ
て前記平坦化された金属プラグを覆う金属膜、例えばＡ
ｌ膜、Ｗ膜、Ｃｕ膜またはＡｌ合金膜をさらに形成して
金属配線を形成することもできる。
過度成長された場合、金属プラグの表面に尖った突出部
が形成しうる。これは、Ａｌ膜がＦＣＣ(face centered
cubic) 構造を有するからである。従って、前記金属プ
ラグが過度成長された場合にスパッター蝕刻工程または
化学機械的研磨（ＣＭＰ）工程で金属プラグを平坦化さ
せることが望ましい。今まで紹介された工程はダマシー
ン配線を形成する工程に関するものである。必要に応じ
て前記平坦化された金属プラグを覆う金属膜、例えばＡ
ｌ膜、Ｗ膜、Ｃｕ膜またはＡｌ合金膜をさらに形成して
金属配線を形成することもできる。
【００１９】また、前記目的を達成するための本発明の
他の１つは、前述した本発明と同じ方法でリセス領域を
具備する層間絶縁膜パターン、障壁金属膜パターン、及
び金属蒸着防止膜を形成することにより、リセス領域の
側壁及び底に形成された障壁金属膜を露出させる。ま
た、前述の本発明と同様に、前記障壁金属膜を形成する
前に層間絶縁膜パターンの形成された結果物の全面に抵
抗性金属膜を形成しても、前記障壁金属膜を形成した後
に障壁金属膜を熱処理しても良い。
他の１つは、前述した本発明と同じ方法でリセス領域を
具備する層間絶縁膜パターン、障壁金属膜パターン、及
び金属蒸着防止膜を形成することにより、リセス領域の
側壁及び底に形成された障壁金属膜を露出させる。ま
た、前述の本発明と同様に、前記障壁金属膜を形成する
前に層間絶縁膜パターンの形成された結果物の全面に抵
抗性金属膜を形成しても、前記障壁金属膜を形成した後
に障壁金属膜を熱処理しても良い。
【００２０】次いで、前記露出された障壁金属膜表面に
金属ライナを選択的に形成する。ここで、前記金属ライ
ナは単一金属ライナ、または第１及び第２金属ライナが
順次に形成された２重金属ライナである。前記単一金属
ライナはＣｕ、Ａｌ、銀、金、Ｗ、Ｍｏ、及びＴａより
なる一群から選択された何れか一つでなされた金属膜で
形成することが望ましい。また、前記単一金属ライナは
Ａｌ、銀、金、Ｗ、Ｍｏ、及びＴａよりなる一群から選
択された何れか一つの元素と、Ｃｕ、Ｓｉ、Ｇｅ、Ｔ
ｉ、及びＭｇよりなる一群から少なくとも１つ以上の元
素を含有する金属合金膜で形成しうる。前記２重金属ラ
イナを構成する第１及び第２金属ライナは各々Ｃｕライ
ナ及びＡｌライナであることが望ましい。前記Ｃｕライ
ナはＣｕを含有する前駆体、例えばＣｕ+1（ｈｆａｃ）
ＴＭＶＳを金属ソースとして使用する選択的ＭＯＣＶＤ
工程で形成し、前記ＡｌライナはＡｌを含有する前駆体
を金属ソースとして使用する選択的ＭＯＣＶＤ工程で形
成する。ここで、前記Ｃｕライナ及び前記Ａｌライナは
各々Ｃｕの表面反応制限領域に該当する温度範囲及びＡ
ｌの表面反応制限領域に該当する温度範囲で形成するこ
とが望ましい。前記Ａｌを含有する前駆体としてはトリ
メチルアルミニウム（（ＣＨ3 ）3 Ａｌ）、トリエチル
アルミニウム（（Ｃ2 Ｈ5 ）3 Ａｌ）、トリイソブチル
アルミニウム（（（ＣＨ3 ）2 ＣＨＣＨ2 ）3 Ａｌ）、
ジメチルアルミニウムヒドリド（（ＣＨ3 ）2 Ａｌ
Ｈ）、ジメチルエチルアミンアラン（（ＣＨ3 ）2 Ｃ2
Ｈ5 Ｎ：ＡｌＨ3 ）、及びトリテルシアリブチルアルミ
ニウム（（（ＣＨ3 ）3 Ｃ）3 Ａｌ）よりなる一群から
選択された何れか１つを使用することが望ましい。
金属ライナを選択的に形成する。ここで、前記金属ライ
ナは単一金属ライナ、または第１及び第２金属ライナが
順次に形成された２重金属ライナである。前記単一金属
ライナはＣｕ、Ａｌ、銀、金、Ｗ、Ｍｏ、及びＴａより
なる一群から選択された何れか一つでなされた金属膜で
形成することが望ましい。また、前記単一金属ライナは
Ａｌ、銀、金、Ｗ、Ｍｏ、及びＴａよりなる一群から選
択された何れか一つの元素と、Ｃｕ、Ｓｉ、Ｇｅ、Ｔ
ｉ、及びＭｇよりなる一群から少なくとも１つ以上の元
素を含有する金属合金膜で形成しうる。前記２重金属ラ
イナを構成する第１及び第２金属ライナは各々Ｃｕライ
ナ及びＡｌライナであることが望ましい。前記Ｃｕライ
ナはＣｕを含有する前駆体、例えばＣｕ+1（ｈｆａｃ）
ＴＭＶＳを金属ソースとして使用する選択的ＭＯＣＶＤ
工程で形成し、前記ＡｌライナはＡｌを含有する前駆体
を金属ソースとして使用する選択的ＭＯＣＶＤ工程で形
成する。ここで、前記Ｃｕライナ及び前記Ａｌライナは
各々Ｃｕの表面反応制限領域に該当する温度範囲及びＡ
ｌの表面反応制限領域に該当する温度範囲で形成するこ
とが望ましい。前記Ａｌを含有する前駆体としてはトリ
メチルアルミニウム（（ＣＨ3 ）3 Ａｌ）、トリエチル
アルミニウム（（Ｃ2 Ｈ5 ）3 Ａｌ）、トリイソブチル
アルミニウム（（（ＣＨ3 ）2 ＣＨＣＨ2 ）3 Ａｌ）、
ジメチルアルミニウムヒドリド（（ＣＨ3 ）2 Ａｌ
Ｈ）、ジメチルエチルアミンアラン（（ＣＨ3 ）2 Ｃ2
Ｈ5 Ｎ：ＡｌＨ3 ）、及びトリテルシアリブチルアルミ
ニウム（（（ＣＨ3 ）3 Ｃ）3 Ａｌ）よりなる一群から
選択された何れか１つを使用することが望ましい。
【００２１】次いで、前記金属ライナの形成された結果
物上に金属膜、例えばＡｌ膜、Ｗ膜、Ｃｕ膜、またはＡ
ｌ合金膜を化学気相蒸着工程及びスパッタリング工程の
組合を通じて形成する。［この際、前記金属膜は金属ラ
イナによって取囲まれた領域を完全に充填しないように
形成することが望ましい。］次いで、前記金属膜を３５
０℃乃至５００℃の温度でリフローさせて前記金属ライ
ナにより取囲まれた領域を完全に充填する平坦化された
金属膜を形成する。この際、前記平坦化された金属膜は
リフロー工程時前記金属ライナ、例えばＣｕライナと前
記金属膜とが混合された金属合金膜に変わる。従って、
金属配線の信頼性、即ち電子遷移特性を改善させうる。
物上に金属膜、例えばＡｌ膜、Ｗ膜、Ｃｕ膜、またはＡ
ｌ合金膜を化学気相蒸着工程及びスパッタリング工程の
組合を通じて形成する。［この際、前記金属膜は金属ラ
イナによって取囲まれた領域を完全に充填しないように
形成することが望ましい。］次いで、前記金属膜を３５
０℃乃至５００℃の温度でリフローさせて前記金属ライ
ナにより取囲まれた領域を完全に充填する平坦化された
金属膜を形成する。この際、前記平坦化された金属膜は
リフロー工程時前記金属ライナ、例えばＣｕライナと前
記金属膜とが混合された金属合金膜に変わる。従って、
金属配線の信頼性、即ち電子遷移特性を改善させうる。
【００２２】前述したように本発明によれば、リセスさ
れない領域上に形成された障壁金属膜上にのみ選択的に
金属蒸着防止膜を形成することにより、リセス領域内に
選択的に金属プラグまたは金属ライナを形成しうる。こ
れにより、縦横比の高いコンタクトホールまたは溝を完
全に充填する金属配線を形成しうる。
れない領域上に形成された障壁金属膜上にのみ選択的に
金属蒸着防止膜を形成することにより、リセス領域内に
選択的に金属プラグまたは金属ライナを形成しうる。こ
れにより、縦横比の高いコンタクトホールまたは溝を完
全に充填する金属配線を形成しうる。
【００２３】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい実施形態を詳しく説明する。
明の望ましい実施形態を詳しく説明する。
【００２４】［第１実施形態］図１乃至図５は本発明の
第１実施形態による金属配線形成方法を説明するための
断面図である。各図面において、部材符号ａで表示した
部分はコンタクトホール領域を示し、ｂで表示した部分
はダマシーン金属配線の形成される溝領域を示す。ま
た、図面において層や領域の厚さは明細書の明確性のた
めに誇張されたものである。
第１実施形態による金属配線形成方法を説明するための
断面図である。各図面において、部材符号ａで表示した
部分はコンタクトホール領域を示し、ｂで表示した部分
はダマシーン金属配線の形成される溝領域を示す。ま
た、図面において層や領域の厚さは明細書の明確性のた
めに誇張されたものである。
【００２５】図１はリセス領域を有する層間絶縁膜パタ
ーン１０５及び障壁金属膜１０９を形成する段階を説明
するための断面図である。ここで、前記リセス領域は半
導体基板１０１の所定領域、即ち不純物層を露出させる
コンタクトホール、または層間絶縁膜の厚さより浅い深
さを有する溝である。
ーン１０５及び障壁金属膜１０９を形成する段階を説明
するための断面図である。ここで、前記リセス領域は半
導体基板１０１の所定領域、即ち不純物層を露出させる
コンタクトホール、または層間絶縁膜の厚さより浅い深
さを有する溝である。
【００２６】まず、コンタクトホールを形成する段階を
説明すれば、コンタクトホール領域（ａ）の半導体基板
面にＮ型またはＰ型の不純物でドーピングされた不純物
層１０３を形成し、前記不純物層１０３の形成された結
果物の全面に層間絶縁膜、例えばＢＰＳＧ(borophospho
silicate glass) 膜またはドーピングされないシリコン
酸化膜(undoped silicon oxide layer) を形成する。
説明すれば、コンタクトホール領域（ａ）の半導体基板
面にＮ型またはＰ型の不純物でドーピングされた不純物
層１０３を形成し、前記不純物層１０３の形成された結
果物の全面に層間絶縁膜、例えばＢＰＳＧ(borophospho
silicate glass) 膜またはドーピングされないシリコン
酸化膜(undoped silicon oxide layer) を形成する。
【００２７】次いで、前記コンタクトホール領域（ａ）
上の層間絶縁膜を蝕刻して前記不純物層１０３を露出さ
せるコンタクトホールを形成する。
上の層間絶縁膜を蝕刻して前記不純物層１０３を露出さ
せるコンタクトホールを形成する。
【００２８】一方、ダマシーン配線を形成するための溝
は前記溝領域（ｂ）上の層間絶縁膜を所定の深さに蝕刻
して形成する。この際、前記溝は前記層間絶縁膜の厚さ
より浅い深さを有するように形成する。
は前記溝領域（ｂ）上の層間絶縁膜を所定の深さに蝕刻
して形成する。この際、前記溝は前記層間絶縁膜の厚さ
より浅い深さを有するように形成する。
【００２９】このようにコンタクトホールまたは溝を形
成すれば、表面にリセス領域の形成された層間絶縁膜パ
ターン１０５が形成される。
成すれば、表面にリセス領域の形成された層間絶縁膜パ
ターン１０５が形成される。
【００３０】次いで、前記リセス領域の形成された結果
物の全面に抵抗性金属膜１０７及び障壁金属膜１０９を
順次に形成する。この際、前記抵抗性金属膜１０７及び
障壁金属膜１０９は各々チタン膜及びチタン窒化膜で形
成することが望ましい。
物の全面に抵抗性金属膜１０７及び障壁金属膜１０９を
順次に形成する。この際、前記抵抗性金属膜１０７及び
障壁金属膜１０９は各々チタン膜及びチタン窒化膜で形
成することが望ましい。
【００３１】引続き、前記障壁金属膜１０９を所定の温
度で熱処理することにより、前記抵抗性金属膜１０７の
金属原子と不純物層１０３内のシリコン原子とを反応さ
せて金属シリサイド膜を形成すると同時に障壁金属膜１
０９の結晶粒界領域(grain boundary region) を酸素原
子で充填する酸素スタッフィング工程を行う。このよう
に障壁金属膜１０９を熱処理すると、不純物層１０３及
び障壁金属膜１０９の間に形成された金属シリサイド膜
によりコンタクト抵抗が改善されると共に、障壁金属膜
１０９を通じて不純物層１０３内のシリコン原子及び後
続工程で形成される金属膜内のＡｌ原子が相互拡散され
る現象を抑制させうる。従って、ダマシーン配線のみを
形成する場合には抵抗性金属膜１０７を形成する工程及
び障壁金属膜１０９を熱処理する工程が省ける。前記障
壁金属膜１０９を熱処理する工程は４００℃乃至５５０
℃の温度及び窒素雰囲気で３０分乃至１時間実施した
り、６５０℃乃至８５０℃の温度及びアンモニアガス雰
囲気で急速熱処理工程で実施しうる。この際、急速熱処
理工程は３０秒乃至２分間実施することが望ましい。
度で熱処理することにより、前記抵抗性金属膜１０７の
金属原子と不純物層１０３内のシリコン原子とを反応さ
せて金属シリサイド膜を形成すると同時に障壁金属膜１
０９の結晶粒界領域(grain boundary region) を酸素原
子で充填する酸素スタッフィング工程を行う。このよう
に障壁金属膜１０９を熱処理すると、不純物層１０３及
び障壁金属膜１０９の間に形成された金属シリサイド膜
によりコンタクト抵抗が改善されると共に、障壁金属膜
１０９を通じて不純物層１０３内のシリコン原子及び後
続工程で形成される金属膜内のＡｌ原子が相互拡散され
る現象を抑制させうる。従って、ダマシーン配線のみを
形成する場合には抵抗性金属膜１０７を形成する工程及
び障壁金属膜１０９を熱処理する工程が省ける。前記障
壁金属膜１０９を熱処理する工程は４００℃乃至５５０
℃の温度及び窒素雰囲気で３０分乃至１時間実施した
り、６５０℃乃至８５０℃の温度及びアンモニアガス雰
囲気で急速熱処理工程で実施しうる。この際、急速熱処
理工程は３０秒乃至２分間実施することが望ましい。
【００３２】図２はＣｕ膜１１０、金属蒸着防止膜１１
３及び金属ライナ１１５を形成する段階を説明するため
の断面図である。具体的に説明すれば、前記熱処理され
た障壁金属膜１０９の全面にＣｕ膜１１０を１０Å乃至
３００Å程度の厚さで形成する。次いで、前記Ｃｕ膜１
１０の形成された結果物上に物理的気相蒸着(physical
vapor deposition) 工程、即ちスパッタリング工程で２
０Å乃至３００Åの厚さを有する物質膜１１１、例えば
Ａｌ膜、チタン膜またはＴａ膜のような金属膜を形成す
る。この際、前記物質膜１１１はコリメータが装着され
ない直流マグネトロンスパッターを使用して形成するこ
とが望ましい。また、前記直流マグネトロンスパッタリ
ング工程は１０℃乃至３０℃の低温及び３ｍＴｏｒｒ乃
至１０ｍＴｏｒｒの圧力下で実施することが望ましい。
前述したようにコリメータの具備されない直流マグネト
ロンスパッターを使用して３ｍＴｏｒｒ乃至１０ｍＴｏ
ｒｒ、望ましくは５ｍＴｏｒｒ乃至１０ｍＴｏｒｒの圧
力下で金属膜を形成すれば、スパッタリングされる金属
原子の直進性が失われて金属膜がリセス領域の側壁及び
底に形成されることを防止しうる。これにより、図２に
示されたように物質膜１１１、即ち金属膜が層間絶縁膜
パターン１０５の上部にのみ選択的に形成され、リセス
領域内に形成されたＣｕ膜１１０は露出される。そし
て、半導体基板の温度を表面反応制限領域に該当する低
い温度、例えば１０℃乃至３０℃の低温（Ａｌ膜の場
合）、望ましくは２５℃の低温で冷却させてＡｌ膜を形
成する。このように金属膜を低温で形成すれば、２０Å
以下の超薄膜(ultra thin film) を形成する場合にも均
等の厚さの優秀な金属膜質が得られる。
３及び金属ライナ１１５を形成する段階を説明するため
の断面図である。具体的に説明すれば、前記熱処理され
た障壁金属膜１０９の全面にＣｕ膜１１０を１０Å乃至
３００Å程度の厚さで形成する。次いで、前記Ｃｕ膜１
１０の形成された結果物上に物理的気相蒸着(physical
vapor deposition) 工程、即ちスパッタリング工程で２
０Å乃至３００Åの厚さを有する物質膜１１１、例えば
Ａｌ膜、チタン膜またはＴａ膜のような金属膜を形成す
る。この際、前記物質膜１１１はコリメータが装着され
ない直流マグネトロンスパッターを使用して形成するこ
とが望ましい。また、前記直流マグネトロンスパッタリ
ング工程は１０℃乃至３０℃の低温及び３ｍＴｏｒｒ乃
至１０ｍＴｏｒｒの圧力下で実施することが望ましい。
前述したようにコリメータの具備されない直流マグネト
ロンスパッターを使用して３ｍＴｏｒｒ乃至１０ｍＴｏ
ｒｒ、望ましくは５ｍＴｏｒｒ乃至１０ｍＴｏｒｒの圧
力下で金属膜を形成すれば、スパッタリングされる金属
原子の直進性が失われて金属膜がリセス領域の側壁及び
底に形成されることを防止しうる。これにより、図２に
示されたように物質膜１１１、即ち金属膜が層間絶縁膜
パターン１０５の上部にのみ選択的に形成され、リセス
領域内に形成されたＣｕ膜１１０は露出される。そし
て、半導体基板の温度を表面反応制限領域に該当する低
い温度、例えば１０℃乃至３０℃の低温（Ａｌ膜の場
合）、望ましくは２５℃の低温で冷却させてＡｌ膜を形
成する。このように金属膜を低温で形成すれば、２０Å
以下の超薄膜(ultra thin film) を形成する場合にも均
等の厚さの優秀な金属膜質が得られる。
【００３３】一方、前記物質膜１１１は化学気相蒸着工
程で形成することもできる。この際、前記物質膜１１１
としては酸化性に優れた金属膜、例えばＡｌ膜、Ｔｉ膜
またはＴａ膜などが望ましい。前記物質膜１１１を形成
するための化学気相蒸着工程は前記物質膜１１１がリセ
ス領域内に形成されることを防止するために表面反応制
限領域でない大量移動領域に該当する温度範囲及び５Ｔ
ｏｒｒ以上の高圧で実施することが望ましい。例えば、
前記物質膜１１１を化学気相蒸着工程によるＡｌ膜で形
成する場合にＡｌの大量移動領域に該当する温度、即ち
約１８０℃以上の温度でＡｌ膜を形成すれば、リセス領
域内にＡｌ膜が形成されることを防止しうる。そして、
運送ガス及び還元ガスとして各々アルゴンガス及び水素
ガスを使用することが望ましい。リセス領域の縦横比が
大きいほど前記物質膜１１１が層間絶縁膜パターン１０
５の上部にのみ選択的に形成される効果は増大される。
従って、大きな縦横比を有するリセス領域が要求される
高集積半導体素子であるほど前記物質膜１１１をさらに
選択的に形成しうる。前記物質膜１１１として用いられ
るＡｌ膜は２５Å乃至１００Åの厚さで形成することが
望ましい。前記Ｃｕ膜１１０を形成する工程は必要に応
じて省ける。この際、前記物質膜１１１は層間絶縁膜パ
ターン１０５の上部面に形成された障壁金属膜１０９上
にのみ選択的に形成される。そして、リセス領域内に形
成された障壁金属膜１０９は露出される。
程で形成することもできる。この際、前記物質膜１１１
としては酸化性に優れた金属膜、例えばＡｌ膜、Ｔｉ膜
またはＴａ膜などが望ましい。前記物質膜１１１を形成
するための化学気相蒸着工程は前記物質膜１１１がリセ
ス領域内に形成されることを防止するために表面反応制
限領域でない大量移動領域に該当する温度範囲及び５Ｔ
ｏｒｒ以上の高圧で実施することが望ましい。例えば、
前記物質膜１１１を化学気相蒸着工程によるＡｌ膜で形
成する場合にＡｌの大量移動領域に該当する温度、即ち
約１８０℃以上の温度でＡｌ膜を形成すれば、リセス領
域内にＡｌ膜が形成されることを防止しうる。そして、
運送ガス及び還元ガスとして各々アルゴンガス及び水素
ガスを使用することが望ましい。リセス領域の縦横比が
大きいほど前記物質膜１１１が層間絶縁膜パターン１０
５の上部にのみ選択的に形成される効果は増大される。
従って、大きな縦横比を有するリセス領域が要求される
高集積半導体素子であるほど前記物質膜１１１をさらに
選択的に形成しうる。前記物質膜１１１として用いられ
るＡｌ膜は２５Å乃至１００Åの厚さで形成することが
望ましい。前記Ｃｕ膜１１０を形成する工程は必要に応
じて省ける。この際、前記物質膜１１１は層間絶縁膜パ
ターン１０５の上部面に形成された障壁金属膜１０９上
にのみ選択的に形成される。そして、リセス領域内に形
成された障壁金属膜１０９は露出される。
【００３４】次いで、前記物質膜１１１の形成された結
果物を大気中に露出させたり酸素プラズマに露出させて
物質膜１１１を酸化させることにより金属蒸着防止膜１
１３、例えばＡｌ酸化膜（Ａｌ2 Ｏ3 ）、チタン酸化膜
（ＴｉＯ2 ）、またはＴａ酸化膜（Ｔａ2 Ｏ5 ）などを
形成する。この際、前記物質膜１１１を大気中に露出、
酸化させる場合、図２に示されたように物質膜１１１の
全体が酸化されなく、物質膜１１１の一部のみ金属蒸着
防止膜１１３に変化されうる。また、前記物質膜１１１
をＡｌ膜で形成する場合に、金属蒸着防止膜１１３をＡ
ｌ窒化膜（ＡｌＮ）で形成することもできる。この際、
前記Ａｌ窒化膜は層間絶縁膜パターン１０５の上部にの
み選択的にＡｌ膜の形成された結果物を窒素プラズマに
露出させて形成したり、アンモニアガス雰囲気で急速熱
処理して形成することもできる。Ａｌ窒化膜を形成する
ための急速熱処理工程は５００℃乃至８５０℃の温度で
３０秒乃至１８０秒間行うことが望ましい。このように
Ａｌ膜を窒化させて金属蒸着防止膜１１３を形成する場
合にはリセス領域内に露出された障壁金属膜１０９が熱
処理される効果が得られるので障壁金属膜１０９の特性
をさらに強化させうる。
果物を大気中に露出させたり酸素プラズマに露出させて
物質膜１１１を酸化させることにより金属蒸着防止膜１
１３、例えばＡｌ酸化膜（Ａｌ2 Ｏ3 ）、チタン酸化膜
（ＴｉＯ2 ）、またはＴａ酸化膜（Ｔａ2 Ｏ5 ）などを
形成する。この際、前記物質膜１１１を大気中に露出、
酸化させる場合、図２に示されたように物質膜１１１の
全体が酸化されなく、物質膜１１１の一部のみ金属蒸着
防止膜１１３に変化されうる。また、前記物質膜１１１
をＡｌ膜で形成する場合に、金属蒸着防止膜１１３をＡ
ｌ窒化膜（ＡｌＮ）で形成することもできる。この際、
前記Ａｌ窒化膜は層間絶縁膜パターン１０５の上部にの
み選択的にＡｌ膜の形成された結果物を窒素プラズマに
露出させて形成したり、アンモニアガス雰囲気で急速熱
処理して形成することもできる。Ａｌ窒化膜を形成する
ための急速熱処理工程は５００℃乃至８５０℃の温度で
３０秒乃至１８０秒間行うことが望ましい。このように
Ａｌ膜を窒化させて金属蒸着防止膜１１３を形成する場
合にはリセス領域内に露出された障壁金属膜１０９が熱
処理される効果が得られるので障壁金属膜１０９の特性
をさらに強化させうる。
【００３５】一方、前記金属蒸着防止膜１１３、例えば
Ａｌ酸化膜、Ａｌ窒化膜、Ｔｉ酸化膜、またはＴａ酸化
膜を形成する他の方法として酸素反応性スパッタリング
工程または窒素反応性スパッタリング工程がある。具体
的には、前記障壁金属膜１０９の形成された結果物また
は前記障壁金属膜１０９及びＣｕ膜１１０の形成された
結果物上にラジオ周波数電力（Ｒｆｐｏｗｅｒ：radio
frequency power)を使用する反応性スパッタリング工程
を用いて２０Å乃至２００Åの厚さを有する金属蒸着防
止膜１１３を形成する。この際、前記金属蒸着防止膜１
１３がダマシーン配線を形成する場合に１００Å乃至２
００Å程度で厚く形成することが望ましい。これは、ダ
マシーン配線を形成するに当って金属膜を平坦化させる
ための後続の化学機械的研磨（ＣＭＰ）工程を実施する
時、前記金属蒸着防止膜１１３が研磨阻止膜(polishing
stopper) の役割をすべきからである。
Ａｌ酸化膜、Ａｌ窒化膜、Ｔｉ酸化膜、またはＴａ酸化
膜を形成する他の方法として酸素反応性スパッタリング
工程または窒素反応性スパッタリング工程がある。具体
的には、前記障壁金属膜１０９の形成された結果物また
は前記障壁金属膜１０９及びＣｕ膜１１０の形成された
結果物上にラジオ周波数電力（Ｒｆｐｏｗｅｒ：radio
frequency power)を使用する反応性スパッタリング工程
を用いて２０Å乃至２００Åの厚さを有する金属蒸着防
止膜１１３を形成する。この際、前記金属蒸着防止膜１
１３がダマシーン配線を形成する場合に１００Å乃至２
００Å程度で厚く形成することが望ましい。これは、ダ
マシーン配線を形成するに当って金属膜を平坦化させる
ための後続の化学機械的研磨（ＣＭＰ）工程を実施する
時、前記金属蒸着防止膜１１３が研磨阻止膜(polishing
stopper) の役割をすべきからである。
【００３６】前記反応性スパッタリング工程は２ｍＴｏ
ｒｒ乃至８ｍＴｏｒｒの圧力下で実施することが望まし
い。ここで、前記反応性スパッタリング工程を実施する
時、反応ガスとしてアルゴンガス及び酸素ガスを使用
し、金属ターゲットとしてＡｌターゲットを使用すると
Ａｌ酸化膜が形成される。同様に、反応ガスとしてアル
ゴンガス及び酸素ガスを使用し、金属ターゲットとして
ＴｉターゲットまたはＴａターゲットを使用するとＴｉ
酸化膜またはＴａ酸化膜が形成される。また、反応ガス
としてアルゴンガス及び窒素ガスを使用し、金属ターゲ
ットとしてＡｌターゲットを使用するとＡｌ窒化膜が形
成される。
ｒｒ乃至８ｍＴｏｒｒの圧力下で実施することが望まし
い。ここで、前記反応性スパッタリング工程を実施する
時、反応ガスとしてアルゴンガス及び酸素ガスを使用
し、金属ターゲットとしてＡｌターゲットを使用すると
Ａｌ酸化膜が形成される。同様に、反応ガスとしてアル
ゴンガス及び酸素ガスを使用し、金属ターゲットとして
ＴｉターゲットまたはＴａターゲットを使用するとＴｉ
酸化膜またはＴａ酸化膜が形成される。また、反応ガス
としてアルゴンガス及び窒素ガスを使用し、金属ターゲ
ットとしてＡｌターゲットを使用するとＡｌ窒化膜が形
成される。
【００３７】一方、前記金属蒸着防止膜１１３はシリコ
ン炭化膜（ＳｉＣ）で形成することも出来る。この際、
前記シリコン炭化膜はラジオ周波数電力を使用する反応
性スパッタリング工程で形成する。そして、反応ガスと
してアルゴンガス及びＣＨ4ガスを使用し、ターゲット
としてはシリコンターゲットを使用する。
ン炭化膜（ＳｉＣ）で形成することも出来る。この際、
前記シリコン炭化膜はラジオ周波数電力を使用する反応
性スパッタリング工程で形成する。そして、反応ガスと
してアルゴンガス及びＣＨ4ガスを使用し、ターゲット
としてはシリコンターゲットを使用する。
【００３８】引続き、前記露出されたＣｕ膜１１０の表
面または前記露出された障壁金属膜１０９の表面にのみ
選択的に金属ライナ１１５、例えばＣｕライナを１０Å
以下の厚さで形成する。ここで、前記Ｃｕ膜１１０が形
成された場合には前記金属ライナ１１５、即ちＣｕライ
ナを形成しなくても良い。また、必要に応じて前記Ｃｕ
膜１１０及び前記金属ライナ１１５は全て形成しなくて
も良い。前記ＣｕライナはＣｕ+1（ｈｆａｃ）ＴＭＶＳ
を金属ソースで使用する選択的ＭＯＣＶＤ工程で形成す
る。この際、前記Ｃｕライナを形成するための選択的Ｍ
ＯＣＶＤ工程は１００ｍＴｏｒｒ乃至１０Ｔｏｒｒの圧
力及び１５０℃乃至３５０℃の温度で行うことが望まし
い。前記Ｃｕ膜１１０または前記Ｃｕライナを形成する
理由は後続工程で形成される金属プラグを含む金属配線
の信頼性、例えば金属配線の電子遷移特性を改善させる
からである。
面または前記露出された障壁金属膜１０９の表面にのみ
選択的に金属ライナ１１５、例えばＣｕライナを１０Å
以下の厚さで形成する。ここで、前記Ｃｕ膜１１０が形
成された場合には前記金属ライナ１１５、即ちＣｕライ
ナを形成しなくても良い。また、必要に応じて前記Ｃｕ
膜１１０及び前記金属ライナ１１５は全て形成しなくて
も良い。前記ＣｕライナはＣｕ+1（ｈｆａｃ）ＴＭＶＳ
を金属ソースで使用する選択的ＭＯＣＶＤ工程で形成す
る。この際、前記Ｃｕライナを形成するための選択的Ｍ
ＯＣＶＤ工程は１００ｍＴｏｒｒ乃至１０Ｔｏｒｒの圧
力及び１５０℃乃至３５０℃の温度で行うことが望まし
い。前記Ｃｕ膜１１０または前記Ｃｕライナを形成する
理由は後続工程で形成される金属プラグを含む金属配線
の信頼性、例えば金属配線の電子遷移特性を改善させる
からである。
【００３９】図３は金属プラグ１１７を形成する段階を
説明するための断面図である。詳しくは、前記金属ライ
ナ１１５によって取囲まれた領域を充填する金属プラグ
１１７、例えばＡｌプラグを選択的ＭＯＣＶＤ工程で形
成する。この際、前記Ａｌプラグを形成するための選択
的ＭＯＣＶＤ工程はＤＭＥＡＡ（dimethyl ethyl amine
alane：（（ＣＨ3 ）2 Ｃ2 Ｈ5 Ｎ：ＡｌＨ3 ））を金
属ソースで使用して１００℃乃至２００℃の蒸着温度、
望ましくは１２０℃の温度及び０．５Ｔｏｒｒ乃至５Ｔ
ｏｒｒの圧力、望ましくは１Ｔｏｒｒの圧力下で行う。
そして、前記金属ソースのＤＭＥＡＡをＭＯＣＶＤ装備
の工程チャンバ内部に供給する手段であるバブラーは常
温で保たせる。前記Ａｌプラグを選択的に形成するため
のＭＯＣＶＤ工程を行う時、金属ソースを運送させるた
めのガス、即ち運送ガスとしてはアルゴンガスを使用す
ることが望ましく、前記金属ソースを還元させるための
ガスとしては水素ガスを使用することが望ましい。
説明するための断面図である。詳しくは、前記金属ライ
ナ１１５によって取囲まれた領域を充填する金属プラグ
１１７、例えばＡｌプラグを選択的ＭＯＣＶＤ工程で形
成する。この際、前記Ａｌプラグを形成するための選択
的ＭＯＣＶＤ工程はＤＭＥＡＡ（dimethyl ethyl amine
alane：（（ＣＨ3 ）2 Ｃ2 Ｈ5 Ｎ：ＡｌＨ3 ））を金
属ソースで使用して１００℃乃至２００℃の蒸着温度、
望ましくは１２０℃の温度及び０．５Ｔｏｒｒ乃至５Ｔ
ｏｒｒの圧力、望ましくは１Ｔｏｒｒの圧力下で行う。
そして、前記金属ソースのＤＭＥＡＡをＭＯＣＶＤ装備
の工程チャンバ内部に供給する手段であるバブラーは常
温で保たせる。前記Ａｌプラグを選択的に形成するため
のＭＯＣＶＤ工程を行う時、金属ソースを運送させるた
めのガス、即ち運送ガスとしてはアルゴンガスを使用す
ることが望ましく、前記金属ソースを還元させるための
ガスとしては水素ガスを使用することが望ましい。
【００４０】前記金属プラグ１１７がリセス領域内にの
み選択的に形成される理由は絶縁体膜の前記金属蒸着防
止膜１１３の表面における金属核形成時間(metal nucle
ation time) が前記リセス領域内に露出された金属ライ
ナ１１５、Ｃｕ膜１１０または障壁金属膜１０９の表面
における金属核形成時間に比べて数十倍または数百倍以
上長いからである。
み選択的に形成される理由は絶縁体膜の前記金属蒸着防
止膜１１３の表面における金属核形成時間(metal nucle
ation time) が前記リセス領域内に露出された金属ライ
ナ１１５、Ｃｕ膜１１０または障壁金属膜１０９の表面
における金属核形成時間に比べて数十倍または数百倍以
上長いからである。
【００４１】前記金属ライナ１１５により取囲まれた領
域を完全に充填する金属プラグ１１７を形成するために
は、前記金属プラグ１１７の成長厚さを金属ライナ１１
５により形成されたホールの直径の１／２を基準として
１００％乃至１１０％に該当する厚さに調節することが
望ましい。しかし、相異なる幅を有する複数のリセス領
域が存在する場合に最も広いリセス領域を基準として金
属プラグ１１７を形成すれば、狭いリセス領域に形成さ
れる金属プラグ１１７は過度成長される。従って、金属
プラグ１１７の表面に凸部が形成される。特に、金属プ
ラグ１１７をＡｌ膜で形成する場合には、図３に示され
たように、尖る突出部が形成されうる。これは、Ａｌ膜
がＦＣＣ(face centered cubic) 構造で形成されるから
である。
域を完全に充填する金属プラグ１１７を形成するために
は、前記金属プラグ１１７の成長厚さを金属ライナ１１
５により形成されたホールの直径の１／２を基準として
１００％乃至１１０％に該当する厚さに調節することが
望ましい。しかし、相異なる幅を有する複数のリセス領
域が存在する場合に最も広いリセス領域を基準として金
属プラグ１１７を形成すれば、狭いリセス領域に形成さ
れる金属プラグ１１７は過度成長される。従って、金属
プラグ１１７の表面に凸部が形成される。特に、金属プ
ラグ１１７をＡｌ膜で形成する場合には、図３に示され
たように、尖る突出部が形成されうる。これは、Ａｌ膜
がＦＣＣ(face centered cubic) 構造で形成されるから
である。
【００４２】なお、本実施形態では前記金属プラグ１１
７をＡｌプラグで形成したが、Ｃｕ、銀、または金で金
属プラグ１１７を形成することもできる。また、前記Ｃ
ｕ膜１１０及びＣｕライナを形成する工程を略す場合に
はＣｕの含まれたＡｌ合金、例えばＡｌ−Ｓｉ−Ｃｕ膜
またはＡｌ−Ｃｕ膜で金属プラグ１１７を形成すること
が望ましい。
７をＡｌプラグで形成したが、Ｃｕ、銀、または金で金
属プラグ１１７を形成することもできる。また、前記Ｃ
ｕ膜１１０及びＣｕライナを形成する工程を略す場合に
はＣｕの含まれたＡｌ合金、例えばＡｌ−Ｓｉ−Ｃｕ膜
またはＡｌ−Ｃｕ膜で金属プラグ１１７を形成すること
が望ましい。
【００４３】図４は平坦化された金属プラグ１１７ａ及
び配線用金属膜１１９を形成する段階を説明するための
断面図である。詳しく説明すれば、前記金属プラグ１１
７が過度成長されてその表面に突出部が形成された場
合、前記金属プラグ１１７の突出部を除去することによ
り平坦化された金属プラグ１１７ａを形成する。金属プ
ラグ１１７を平坦化させる方法としてはスパッター蝕刻
工程またはＣＭＰ工程がある。また、金属プラグ１１７
を平坦化させる他の方法として前記金属プラグ１１７、
例えばＡｌプラグを３５０℃乃至５００℃の温度、望ま
しくは４５０℃の温度で３０秒乃至１８０秒、望ましく
は６０秒間リフローさせる工程を適用することもでき
る。この際、前記金属プラグ１１７がＡｌ膜以外の他の
金属膜で形成される場合には、０．６Ｔｍ以上の温度で
金属プラグをリフローさせることが望ましい。ここで、
Ｔｍは金属プラグ１１７を成す金属膜の鎔融点（Ｔｍ：
melting temperature ）を意味する。リフロー工程を実
施するためには金属プラグ１１７の表面に自然酸化膜が
存在してはいけない。従って、ＭＯＣＶＤチャンバとス
パッターチャンバとが一つの装備内に構成された一体型
装備(cluster apparatus) を使用して金属プラグ１１７
を形成する場合、前記金属プラグ１１７を平坦化させる
方法としてリフロー工程が望ましい。これは、金属プラ
グ１１７の形成された結果物を真空状態でスパッターチ
ャンバ内に移送させうるからである。
び配線用金属膜１１９を形成する段階を説明するための
断面図である。詳しく説明すれば、前記金属プラグ１１
７が過度成長されてその表面に突出部が形成された場
合、前記金属プラグ１１７の突出部を除去することによ
り平坦化された金属プラグ１１７ａを形成する。金属プ
ラグ１１７を平坦化させる方法としてはスパッター蝕刻
工程またはＣＭＰ工程がある。また、金属プラグ１１７
を平坦化させる他の方法として前記金属プラグ１１７、
例えばＡｌプラグを３５０℃乃至５００℃の温度、望ま
しくは４５０℃の温度で３０秒乃至１８０秒、望ましく
は６０秒間リフローさせる工程を適用することもでき
る。この際、前記金属プラグ１１７がＡｌ膜以外の他の
金属膜で形成される場合には、０．６Ｔｍ以上の温度で
金属プラグをリフローさせることが望ましい。ここで、
Ｔｍは金属プラグ１１７を成す金属膜の鎔融点（Ｔｍ：
melting temperature ）を意味する。リフロー工程を実
施するためには金属プラグ１１７の表面に自然酸化膜が
存在してはいけない。従って、ＭＯＣＶＤチャンバとス
パッターチャンバとが一つの装備内に構成された一体型
装備(cluster apparatus) を使用して金属プラグ１１７
を形成する場合、前記金属プラグ１１７を平坦化させる
方法としてリフロー工程が望ましい。これは、金属プラ
グ１１７の形成された結果物を真空状態でスパッターチ
ャンバ内に移送させうるからである。
【００４４】金属プラグ１１７、例えばＡｌプラグの下
にＣｕライナまたはＣｕ膜１１０を具備する場合にＡｌ
プラグをリフロー工程で平坦化させると、平坦化された
金属プラグ１１７ａ、即ち平坦化されたＡｌプラグはＣ
ｕライナまたはＣｕ膜１１０と反応してＣｕを含有す
る。これにより、障壁金属膜１０９及び平坦化された金
属プラグ１１７ａで構成されるダマシーン配線の信頼性
を向上させうる。前記金属プラグ１１７が過度成長され
ない場合、前記平坦化された金属プラグ１１７ａを形成
する段階は省ける。
にＣｕライナまたはＣｕ膜１１０を具備する場合にＡｌ
プラグをリフロー工程で平坦化させると、平坦化された
金属プラグ１１７ａ、即ち平坦化されたＡｌプラグはＣ
ｕライナまたはＣｕ膜１１０と反応してＣｕを含有す
る。これにより、障壁金属膜１０９及び平坦化された金
属プラグ１１７ａで構成されるダマシーン配線の信頼性
を向上させうる。前記金属プラグ１１７が過度成長され
ない場合、前記平坦化された金属プラグ１１７ａを形成
する段階は省ける。
【００４５】引続き、前記平坦化された金属プラグ１１
７ａの形成された結果物の全面に金属膜１１９、例えば
Ａｌ膜、Ａｌ合金膜、またはＣｕ膜などを２００℃以下
の低温で形成する。ここで、金属膜１１９、例えばＡｌ
膜またはＡｌ合金膜を２００℃以下の低温で形成する理
由は滑らかな表面モロフォロジ(morphology)及び緻密な
膜質を得るためである。
７ａの形成された結果物の全面に金属膜１１９、例えば
Ａｌ膜、Ａｌ合金膜、またはＣｕ膜などを２００℃以下
の低温で形成する。ここで、金属膜１１９、例えばＡｌ
膜またはＡｌ合金膜を２００℃以下の低温で形成する理
由は滑らかな表面モロフォロジ(morphology)及び緻密な
膜質を得るためである。
【００４６】図５は金属合金膜１１９ａを形成する段階
を説明するための断面図である。ここで、前記金属合金
膜１１９ａを形成する段階は前記金属プラグ１１７をス
パッター蝕刻工程またはＣＭＰ工程で平坦化させた場
合、または金属プラグ１１７を平坦化させる段階を略し
た場合に有用な段階である。さらに詳しく説明すれば、
スパッター蝕刻工程またはＣＭＰ工程は３００℃以下の
温度で進行される。従って、この際金属プラグ１１７は
その下部のＣｕ膜１１０またはＣｕライナと反応しな
い。このように金属プラグ１１７または平坦化された金
属プラグ１１７ａの形成された結果物の全面に２００℃
以下の温度で金属膜１１９、例えばＡｌ膜を形成した
後、３５０℃乃至５００℃の温度で熱処理を行うと、金
属合金膜１１９ａ、例えばＣｕを含むＡｌ合金膜が得ら
れる。この際、前記金属膜１１９の熱処理の代わりに金
属膜１１９、即ちＡｌ膜を３５０℃乃至５００℃の温度
でさらに形成しうる。
を説明するための断面図である。ここで、前記金属合金
膜１１９ａを形成する段階は前記金属プラグ１１７をス
パッター蝕刻工程またはＣＭＰ工程で平坦化させた場
合、または金属プラグ１１７を平坦化させる段階を略し
た場合に有用な段階である。さらに詳しく説明すれば、
スパッター蝕刻工程またはＣＭＰ工程は３００℃以下の
温度で進行される。従って、この際金属プラグ１１７は
その下部のＣｕ膜１１０またはＣｕライナと反応しな
い。このように金属プラグ１１７または平坦化された金
属プラグ１１７ａの形成された結果物の全面に２００℃
以下の温度で金属膜１１９、例えばＡｌ膜を形成した
後、３５０℃乃至５００℃の温度で熱処理を行うと、金
属合金膜１１９ａ、例えばＣｕを含むＡｌ合金膜が得ら
れる。この際、前記金属膜１１９の熱処理の代わりに金
属膜１１９、即ちＡｌ膜を３５０℃乃至５００℃の温度
でさらに形成しうる。
【００４７】［第２実施形態］図６乃至図９は本発明の
第２実施形態による金属配線形成方法を説明するための
断面図である。ここで、本発明の第１実施形態と同一な
方法で形成する工程段階については簡単に説明する。そ
して、部材符号ａ及びｂで表示した部分は本発明の第１
実施形態のように各々コンタクトホール領域及び溝領域
を示す。
第２実施形態による金属配線形成方法を説明するための
断面図である。ここで、本発明の第１実施形態と同一な
方法で形成する工程段階については簡単に説明する。そ
して、部材符号ａ及びｂで表示した部分は本発明の第１
実施形態のように各々コンタクトホール領域及び溝領域
を示す。
【００４８】図６はリセス領域を有する層間絶縁膜パタ
ーン２０５及び障壁金属膜２０９を形成する段階を説明
するための断面図である。ここで、前記リセス領域は半
導体基板２０１の所定領域、即ち不純物層２０３を露出
させるコンタクトホールまたは層間絶縁膜の厚さより浅
い深さを有する溝である。
ーン２０５及び障壁金属膜２０９を形成する段階を説明
するための断面図である。ここで、前記リセス領域は半
導体基板２０１の所定領域、即ち不純物層２０３を露出
させるコンタクトホールまたは層間絶縁膜の厚さより浅
い深さを有する溝である。
【００４９】前記リセス領域を有する層間絶縁膜パター
ン２０５及び障壁金属膜２０９を形成する段階は本発明
の第１実施形態で説明した方法と同一である。また、コ
ンタクトホール領域（ａ）の不純物層２０３、抵抗性金
属膜２０７、及び障壁金属膜２０９を熱処理する段階も
本発明の第１実施形態と同一な方法で行う。そして、ダ
マシーン配線を形成する場合には本発明の第１実施形態
のように抵抗性金属膜２０７を形成する段階及び障壁金
属膜２０９を熱処理する段階が省ける。
ン２０５及び障壁金属膜２０９を形成する段階は本発明
の第１実施形態で説明した方法と同一である。また、コ
ンタクトホール領域（ａ）の不純物層２０３、抵抗性金
属膜２０７、及び障壁金属膜２０９を熱処理する段階も
本発明の第１実施形態と同一な方法で行う。そして、ダ
マシーン配線を形成する場合には本発明の第１実施形態
のように抵抗性金属膜２０７を形成する段階及び障壁金
属膜２０９を熱処理する段階が省ける。
【００５０】図７はＣｕ膜２１０、金属蒸着防止膜２１
３及び金属ライナ２１８を形成する段階を説明するため
の断面図である。前記Ｃｕ膜２１０及び金属蒸着防止膜
２１３を形成する方法は図２と同一な方法で形成する。
具体的に、層間絶縁膜パターン２０５の上部にのみ選択
的に形成された物質膜２１１を酸化または窒化させて金
属蒸着防止膜２１３を形成する場合に本発明の第１実施
形態のように前記選択的に形成された物質膜２１１の一
部が残存しうる。
３及び金属ライナ２１８を形成する段階を説明するため
の断面図である。前記Ｃｕ膜２１０及び金属蒸着防止膜
２１３を形成する方法は図２と同一な方法で形成する。
具体的に、層間絶縁膜パターン２０５の上部にのみ選択
的に形成された物質膜２１１を酸化または窒化させて金
属蒸着防止膜２１３を形成する場合に本発明の第１実施
形態のように前記選択的に形成された物質膜２１１の一
部が残存しうる。
【００５１】一方、前記金属ライナ２１８は本発明の第
１実施形態のように単一金属ライナ、例えばＣｕライ
ナ、または本発明の第１実施形態と異なって順次に形成
された第１金属ライナ２１５及び第２金属ライナ２１７
で構成された２重金属ライナである。ここで、前記第１
及び第２金属ライナ２１５、２１７は各々Ｃｕライナ及
びＡｌライナで形成することが望ましい。この際、前記
Ｃｕライナを形成する方法は図２の方法と同一な工程、
即ちＣｕ+1（ｈｆａｃ）ＴＭＶＳを金属ソースとして使
用する選択的ＭＯＣＶＤ工程で形成する。そして、前記
第２金属ライナ２１７のＡｌライナは図３で説明した金
属プラグ１１７を形成するための選択的ＭＯＣＶＤ工
程、即ちＡｌプラグを形成するための選択的ＭＯＣＶＤ
方法で形成する。しかし、この時前記第２金属ライナ２
１７の成長厚さは図３のＡｌプラグとは異なって第１金
属ライナ２１５により形成されたホールの直径の１／２
より小さいべきである。ここで、前記Ｃｕ膜２１０を形
成する工程は必要に応じて省ける。
１実施形態のように単一金属ライナ、例えばＣｕライ
ナ、または本発明の第１実施形態と異なって順次に形成
された第１金属ライナ２１５及び第２金属ライナ２１７
で構成された２重金属ライナである。ここで、前記第１
及び第２金属ライナ２１５、２１７は各々Ｃｕライナ及
びＡｌライナで形成することが望ましい。この際、前記
Ｃｕライナを形成する方法は図２の方法と同一な工程、
即ちＣｕ+1（ｈｆａｃ）ＴＭＶＳを金属ソースとして使
用する選択的ＭＯＣＶＤ工程で形成する。そして、前記
第２金属ライナ２１７のＡｌライナは図３で説明した金
属プラグ１１７を形成するための選択的ＭＯＣＶＤ工
程、即ちＡｌプラグを形成するための選択的ＭＯＣＶＤ
方法で形成する。しかし、この時前記第２金属ライナ２
１７の成長厚さは図３のＡｌプラグとは異なって第１金
属ライナ２１５により形成されたホールの直径の１／２
より小さいべきである。ここで、前記Ｃｕ膜２１０を形
成する工程は必要に応じて省ける。
【００５２】一方、前記Ｃｕライナを選択的に形成する
ための工程温度は下部膜、即ちリセス領域内に露出され
た膜の種類に応じて決定される。例えば、チタン窒化膜
の表面にＣｕライナを選択的に形成する場合、Ｃｕライ
ナの蒸着温度は１５０℃乃至３５０℃であることが望ま
しい。そして、この時Ｃｕライナは１０Ｔｏｒｒの圧力
下で形成することが望ましく、金属ソース、即ちＣｕ+1
（ｈｆａｃ）ＴＭＶＳの温度は４０℃乃至５０℃に保た
せることが望ましい。
ための工程温度は下部膜、即ちリセス領域内に露出され
た膜の種類に応じて決定される。例えば、チタン窒化膜
の表面にＣｕライナを選択的に形成する場合、Ｃｕライ
ナの蒸着温度は１５０℃乃至３５０℃であることが望ま
しい。そして、この時Ｃｕライナは１０Ｔｏｒｒの圧力
下で形成することが望ましく、金属ソース、即ちＣｕ+1
（ｈｆａｃ）ＴＭＶＳの温度は４０℃乃至５０℃に保た
せることが望ましい。
【００５３】図８は金属膜２１９を形成する段階を説明
するための断面図である。具体的に、前記金属ライナ２
１８の形成された結果物の全面に化学気相蒸着工程及び
スパッタリング工程の組合を通じて金属膜２１９、例え
ばＡｌ膜またはＡｌ合金膜を形成する。この際、前記Ａ
ｌ膜またはＡｌ合金膜はリフロー温度より低温で形成さ
れることが望ましい。これは、Ａｌ膜またはＡｌ合金膜
を２００℃以下の低温で形成すると、滑らかな表面モフ
ォロジを有するだけでなく、緻密な膜質を有するからで
ある。また、この時前記金属膜２１９の蒸着厚さは金属
膜２１９が金属ライナ２１８により取囲まれた領域内部
を完全に充填しないように調節することが望ましい。こ
れは、前記金属膜２１９をリフロー工程で平坦化させる
後続工程を行う時、金属膜の内部にボイドが形成される
ことを防止するためである。
するための断面図である。具体的に、前記金属ライナ２
１８の形成された結果物の全面に化学気相蒸着工程及び
スパッタリング工程の組合を通じて金属膜２１９、例え
ばＡｌ膜またはＡｌ合金膜を形成する。この際、前記Ａ
ｌ膜またはＡｌ合金膜はリフロー温度より低温で形成さ
れることが望ましい。これは、Ａｌ膜またはＡｌ合金膜
を２００℃以下の低温で形成すると、滑らかな表面モフ
ォロジを有するだけでなく、緻密な膜質を有するからで
ある。また、この時前記金属膜２１９の蒸着厚さは金属
膜２１９が金属ライナ２１８により取囲まれた領域内部
を完全に充填しないように調節することが望ましい。こ
れは、前記金属膜２１９をリフロー工程で平坦化させる
後続工程を行う時、金属膜の内部にボイドが形成される
ことを防止するためである。
【００５４】図９は平坦化された金属合金膜２１９ａを
形成する段階を説明するための断面図である。詳しく説
明すれば、前記金属膜２１９の形成された結果物を所定
の温度でアニーリングさせて前記金属膜２１９をリフロ
ーさせる。この際、前記金属膜２１９がＡｌ膜またはＡ
ｌ合金膜である場合に前記アニーリング温度は３５０℃
乃至５００℃であることが望ましい。このように前記金
属膜２１９をアニーリングさせてリフローさせると、前
記金属ライナ２１８及び前記金属膜２１９が相互混合さ
れ、表面が平坦化された金属合金膜２１９ａが形成され
る。前記平坦化された金属合金膜２１９ａはリフロー工
程の代りに３５０℃乃至５００℃の温度で金属膜２１９
をさらに形成する工程を用いて形成することもできる。
形成する段階を説明するための断面図である。詳しく説
明すれば、前記金属膜２１９の形成された結果物を所定
の温度でアニーリングさせて前記金属膜２１９をリフロ
ーさせる。この際、前記金属膜２１９がＡｌ膜またはＡ
ｌ合金膜である場合に前記アニーリング温度は３５０℃
乃至５００℃であることが望ましい。このように前記金
属膜２１９をアニーリングさせてリフローさせると、前
記金属ライナ２１８及び前記金属膜２１９が相互混合さ
れ、表面が平坦化された金属合金膜２１９ａが形成され
る。前記平坦化された金属合金膜２１９ａはリフロー工
程の代りに３５０℃乃至５００℃の温度で金属膜２１９
をさらに形成する工程を用いて形成することもできる。
【００５５】前述した本発明の第２実施形態は本発明の
第１実施形態とは異なって金属配線を形成するに当って
金属プラグを形成する工程が不要である。従って、金属
プラグを平坦化させる工程も省ける。
第１実施形態とは異なって金属配線を形成するに当って
金属プラグを形成する工程が不要である。従って、金属
プラグを平坦化させる工程も省ける。
【００５６】なお、本発明は以上説明した各実施形態に
限定されず、当業者の水準でその変形及び改良が可能で
ある。
限定されず、当業者の水準でその変形及び改良が可能で
ある。
【００５７】
【発明の効果】以上説明した本発明によれば、縦横比の
高い高集積半導体素子のコンタクトホールまたは溝の内
部を露出させる金属蒸着防止膜を選択的に形成すること
により、高集積半導体素子のコンタクトホールまたは溝
を完全に充填し、かつ信頼性を改善させる金属配線を具
現しうる。
高い高集積半導体素子のコンタクトホールまたは溝の内
部を露出させる金属蒸着防止膜を選択的に形成すること
により、高集積半導体素子のコンタクトホールまたは溝
を完全に充填し、かつ信頼性を改善させる金属配線を具
現しうる。
【図１】 本発明の第１実施形態による金属配線形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図２】 図１に続く、本発明の第１実施形態による金
属配線形成方法を説明するための断面図である。
属配線形成方法を説明するための断面図である。
【図３】 図２に続く、本発明の第１実施形態による金
属配線形成方法を説明するための断面図である。
属配線形成方法を説明するための断面図である。
【図４】 図３に続く、本発明の第１実施形態による金
属配線形成方法を説明するための断面図である。
属配線形成方法を説明するための断面図である。
【図５】 図４に続く、本発明の第１実施形態による金
属配線形成方法を説明するための断面図である。
属配線形成方法を説明するための断面図である。
【図６】 本発明の第２実施形態による金属配線形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図７】 図６に続く、本発明の第２実施形態による金
属配線形成方法を説明するための断面図である。
属配線形成方法を説明するための断面図である。
【図８】 図７に続く、本発明の第２実施形態による金
属配線形成方法を説明するための断面図である。
属配線形成方法を説明するための断面図である。
【図９】 図８に続く、本発明の第２実施形態による金
属配線形成方法を説明するための断面図である。
属配線形成方法を説明するための断面図である。
１０１．．．半導体基板 １０５．．．層間絶縁膜パターン １０９．．．障壁金属膜 １０３．．．不純物層 １０７．．．抵抗性金属膜
Claims (84)
- 【請求項１】 半導体基板上に層間絶縁膜を形成する段
階と、 前記層間絶縁膜の所定領域を蝕刻してリセス領域を具備
する層間絶縁膜パターンを形成する段階と、 前記層間絶縁膜パターンの形成された前記半導体基板上
の全面に障壁金属膜を形成する段階と、 前記リセス領域内の障壁金属膜を露出させる金属蒸着防
止膜をリセスされない領域上にのみ選択的に形成する段
階と、 前記露出された障壁金属膜により取囲まれた領域を充填
する金属プラグを選択的に形成する段階とを含むことを
特徴とする金属配線形成方法。 - 【請求項２】 前記リセス領域は前記半導体基板の所定
領域を露出させるコンタクトホールであることを特徴と
する請求項１に記載の金属配線形成方法。 - 【請求項３】 前記リセス領域は前記層間絶縁膜の厚さ
より浅く形成された溝であることを特徴とする請求項１
に記載の金属配線形成方法。 - 【請求項４】 前記障壁金属膜を形成する段階の前に、 前記層間絶縁膜パターンの形成された前記半導体基板上
の全面に抵抗性金属膜を形成する段階をさらに具備する
ことを特徴とする請求項１に記載の金属配線形成方法。 - 【請求項５】 前記抵抗性金属膜はチタン膜であること
を特徴とする請求項４に記載の金属配線形成方法。 - 【請求項６】 前記障壁金属膜はチタン窒化膜であるこ
とを特徴とする請求項１に記載の金属配線形成方法。 - 【請求項７】 前記障壁金属膜を形成する段階後に、 前記障壁金属膜の全面にＣｕ膜を形成する段階をさらに
具備することを特徴とする請求項１に記載の金属配線形
成方法。 - 【請求項８】 前記障壁金属膜を形成する段階後に、 前記障壁金属膜を熱処理する段階をさらに具備すること
を特徴とする請求項１に記載の金属配線形成方法。 - 【請求項９】 前記金属蒸着防止膜は絶縁体膜であるこ
とを特徴とする請求項１に記載の金属配線形成方法。 - 【請求項１０】 前記絶縁体膜は金属酸化膜、金属窒化
膜、ＳｉＣ、ＢＮ、ＳｉＮ、ＴａＳｉＯ膜、及びＴｉＳ
ｉＯ膜よりなる一群から選択された何れか一つであるこ
とを特徴とする請求項９に記載の金属配線形成方法。 - 【請求項１１】 前記金属酸化膜を形成する段階は、 前記リセス領域内の障壁金属膜を露出させる金属膜を前
記リセスされない領域上に選択的に形成する段階と、 前記金属膜を酸化させて金属酸化膜を形成する段階とを
含むことを特徴とする請求項１０に記載の金属配線形成
方法。 - 【請求項１２】 前記金属膜はＡｌ膜、Ｃｕ膜、Ａｇ、
Ａｕ、Ｗ膜、Ｍｏ膜、Ｔａ膜、及びチタン膜よりなる一
群から選択された何れか一つであることを特徴とする請
求項１１に記載の金属配線形成方法。 - 【請求項１３】 前記金属膜はＡｌ、Ａｇ、Ａｕ、Ｗ、
Ｍｏ、及びＴａよりなる一群から選択された何れか一つ
の元素と、Ｃｕ、Ｓｉ、Ｇｅ、Ｔｉ、及びＭｇよりなる
一群から少なくとも何れか一つ以上の元素を含有する金
属合金膜であることを特徴とする請求項１１に記載の金
属配線形成方法。 - 【請求項１４】 前記金属膜はスパッタリング工程、化
学気相蒸着工程、及びメッキ工程よりなる一群から選択
された何れか一つで形成することを特徴とする請求項１
１に記載の金属配線形成方法。 - 【請求項１５】 前記スパッタリング工程はコリメータ
の装着されない直流マグネトロンスパッターを使用して
行うことを特徴とする請求項１４に記載の金属配線形成
方法。 - 【請求項１６】 前記化学気相蒸着工程は大量移動領域
に該当する工程条件で行うことを特徴とする請求項１４
に記載の金属配線形成方法。 - 【請求項１７】 前記金属酸化膜は前記金属膜を大気中
に露出させることにより形成することを特徴とする請求
項１１に記載の金属配線形成方法。 - 【請求項１８】 前記金属酸化膜は前記金属膜を酸素プ
ラズマに露出させることにより形成することを特徴とす
る請求項１１に記載の金属配線形成方法。 - 【請求項１９】 前記金属酸化膜は酸素反応性スパッタ
リング工程で形成することを特徴とする請求項１０に記
載の金属配線形成方法。 - 【請求項２０】 前記金属窒化膜はＡｌ窒化膜であるこ
とを特徴とする請求項１０に記載の金属配線形成方法。 - 【請求項２１】 前記Ａｌ窒化膜を形成する段階は、 前記リセス領域内の障壁金属膜を露出させるＡｌ膜を前
記リセスされない領域上に選択的に形成する段階と、 前記Ａｌ膜を窒化させる段階とを含むことを特徴とする
請求項２０に記載の金属配線形成方法。 - 【請求項２２】 前記Ａｌ膜はスパッタリング工程、化
学気相蒸着工程及びメッキ工程よりなる一群から選択さ
れた何れか一つで形成することを特徴とする請求項２１
に記載の金属配線形成方法。 - 【請求項２３】 前記スパッタリング工程はコリメータ
の装着されない直流マグネトロンスパッターを使用して
行うことを特徴とする請求項２２に記載の金属配線形成
方法。 - 【請求項２４】 前記化学気相蒸着工程は大量移動領域
に該当する工程条件で行うことを特徴とする請求項２２
に記載の金属配線形成方法。 - 【請求項２５】 前記Ａｌ膜は窒素プラズマにより窒化
されることを特徴とする請求項２１に記載の金属配線形
成方法。 - 【請求項２６】 前記Ａｌ膜はアンモニアまたは窒素雰
囲気で行われる急速熱処理工程により窒化されることを
特徴とする請求項２１に記載の金属配線形成方法。 - 【請求項２７】 前記Ａｌ窒化膜は窒素反応性スパッタ
リング工程で形成することを特徴とする請求項２０に記
載の金属配線形成方法。 - 【請求項２８】 前記シリコン炭化膜はアルゴンガス及
びＣＨ4 ガス雰囲気でシリコンターゲットを使用する反
応性スパッタリング工程で形成することを特徴とする請
求項１０に記載の金属配線形成方法。 - 【請求項２９】 前記露出された障壁金属膜及び前記金
属プラグの間に金属ライナを選択的に形成する段階をさ
らに具備することを特徴とする請求項１に記載の金属配
線形成方法。 - 【請求項３０】 前記金属ライナはＡｌライナ、Ｃｕラ
イナ、銀ライナ、金ライナ、Ｗライナ、Ｍｏライナ、及
びＴａライナよりなる一群から選択された何れか一つで
あることを特徴とする請求項２９に記載の金属配線形成
方法。 - 【請求項３１】 前記金属ライナはＡｌ、銀、金、Ｗ、
Ｍｏ、及びＴａよりなる一群から選択された何れか一つ
の元素と、Ｃｕ、Ｓｉ、Ｇｅ、Ｔｉ、及びＭｇよりなる
一群から少なくとも１つ以上の元素を含有する金属合金
膜で形成することを特徴とする請求項２９に記載の金属
配線形成方法。 - 【請求項３２】 前記Ｃｕライナは選択的ＭＯＣＶＤ工
程で形成することを特徴とする請求項３０に記載の金属
配線形成方法。 - 【請求項３３】 前記選択的ＭＯＣＶＤ工程はＣｕ原子
を含有する金属ソースを使用して実施することを特徴と
する請求項３２に記載の金属配線形成方法。 - 【請求項３４】 前記Ｃｕ原子を含有する金属ソースは
Ｃｕ+1（ｈｆａｃ）ＴＭＶＳであることを特徴とする請
求項３３に記載の金属配線形成方法。 - 【請求項３５】 前記金属プラグはＡｌプラグ、Ｃｕプ
ラグ、及びＷプラグよりなる一群から選択された何れか
一つであることを特徴とする請求項１に記載の金属配線
形成方法。 - 【請求項３６】 前記Ａｌプラグは選択的ＭＯＣＶＤ工
程で形成することを特徴とする請求項３５に記載の金属
配線形成方法。 - 【請求項３７】 前記選択的ＭＯＣＶＤ工程はＡｌを含
有する前駆体を使用してＡｌの表面反応制限領域に該当
する温度で行うことを特徴とする請求項３６に記載の金
属配線形成方法。 - 【請求項３８】 前記Ａｌを含有する前駆体はトリメチ
ルアルミニウム、トリエチルアルミニウム、トリイソブ
チルアルミニウム、ジメチルアルミニウムヒドリド、ジ
メチルエチルアミンアラン、トリテルシアリブチルアル
ミニウムよりなる一群から選択された何れか１つである
ことを特徴とする請求項３７に記載の金属配線形成方
法。 - 【請求項３９】 前記選択的ＭＯＣＶＤ工程はアルゴン
運送ガス及び水素還元ガスを使用することを特徴とする
請求項３７に記載の金属配線形成方法。 - 【請求項４０】 前記金属プラグを形成する段階後に、 前記金属プラグを平坦化させる段階をさらに具備するこ
とを特徴とする請求項１に記載の金属配線形成方法。 - 【請求項４１】 前記金属プラグを平坦化させる段階は
スパッター蝕刻工程、リフロー工程または化学機械的研
磨工程を用いて行うことを特徴とする請求項４０に記載
の金属配線形成方法。 - 【請求項４２】 前記リフロー工程は３５０℃乃至５０
０℃の温度で３０秒乃至１８０秒間行うことを特徴とす
る請求項４１に記載の金属配線形成方法。 - 【請求項４３】 前記金属プラグを形成する段階後に、 前記金属プラグを覆う金属膜を形成する段階をさらに具
備することを特徴とする請求項１に記載の金属配線形成
方法。 - 【請求項４４】 前記金属膜はＡｌ膜、Ｗ膜、Ｃｕ膜、
及びＡｌ合金膜よりなる一群から選択された何れか一つ
であることを特徴とする請求項４３に記載の金属配線形
成方法。 - 【請求項４５】 半導体基板上に層間絶縁膜を形成する
段階と、 前記層間絶縁膜の所定領域を蝕刻してリセス領域を具備
する層間絶縁膜パターンを形成する段階と、 前記層間絶縁膜パターンの形成された前記半導体基板上
の全面に障壁金属膜を形成する段階と、 前記リセス領域内の障壁金属膜を露出させる金属蒸着防
止膜をリセスされない領域上に選択的に形成する段階
と、 前記露出された障壁金属膜の表面に金属ライナを形成す
る段階と、 前記金属ライナの形成された前記半導体基板上の全面に
前記金属ライナと反応された平坦化された金属合金膜を
形成する段階とを含むことを特徴とする金属配線形成方
法。 - 【請求項４６】 前記リセス領域は前記半導体基板の所
定領域を露出させるコンタクトホールであることを特徴
とする請求項４５に記載の金属配線形成方法。 - 【請求項４７】 前記リセス領域は前記層間絶縁膜の厚
さより浅く形成された溝であることを特徴とする請求項
４５に記載の金属配線形成方法。 - 【請求項４８】 前記障壁金属膜を形成する段階の前
に、 前記層間絶縁膜パターンの形成された前記半導体基板上
の全面に抵抗性金属膜を形成する段階をさらに具備する
ことを特徴とする請求項４５に記載の金属配線形成方
法。 - 【請求項４９】 前記抵抗性金属膜はチタン膜であるこ
とを特徴とする請求項４８に記載の金属配線形成方法。 - 【請求項５０】 前記障壁金属膜はチタン窒化膜である
ことを特徴とする請求項４５に記載の金属配線形成方
法。 - 【請求項５１】 前記障壁金属膜を形成する段階後に、 前記障壁金属膜全面にＣｕ膜を形成する段階をさらに具
備することを特徴とする請求項４５に記載の金属配線形
成方法。 - 【請求項５２】 前記障壁金属膜を形成する段階後に、 前記障壁金属膜を熱処理する段階をさらに具備すること
を特徴とする請求項４５に記載の金属配線形成方法。 - 【請求項５３】 前記金属蒸着防止膜は絶縁体膜である
ことを特徴とする請求項４５に記載の金属配線形成方
法。 - 【請求項５４】 前記絶縁体膜は金属酸化膜、金属窒化
膜、ＳｉＣ、ＢＮ、ＳｉＮ、ＴａＳｉＯ膜、及びＴｉＳ
ｉＯ膜よりなる一群から選択された何れか一つであるこ
とを特徴とする請求項５３に記載の金属配線形成方法。 - 【請求項５５】 前記金属酸化膜を形成する段階は、 前記障壁金属膜上に前記リセス領域内の障壁金属膜を露
出させる金属膜を選択的に形成する段階と、 前記金属膜を酸化させて金属酸化膜を形成する段階とを
含むことを特徴とする請求項５４に記載の金属配線形成
方法。 - 【請求項５６】 前記金属膜はＡｌ膜、Ｃｕ膜、Ａｇ
膜、Ａｕ膜、Ｗ膜、Ｍｏ膜、Ｔａ膜、及びチタン膜より
なる一群から選択された何れか一つであることを特徴と
する請求項５５に記載の金属配線形成方法。 - 【請求項５７】 前記金属膜はＡｌ、Ａｇ、Ａｕ、Ｗ、
Ｍｏ、及びＴａよりなる一群から選択された何れか一つ
の元素と、Ｃｕ、Ｓｉ、Ｇｅ、Ｔｉ、及びＭｇよりなる
一群から少なくとも何れか一つ以上の元素を含有する金
属合金膜であることを特徴とする請求項５５に記載の金
属配線形成方法。 - 【請求項５８】 前記金属膜はスパッタリング工程、化
学気相蒸着工程、及びメッキ工程よりなる一群から選択
された何れか一つで形成することを特徴とする請求項５
５に記載の金属配線形成方法。 - 【請求項５９】 前記スパッタリング工程はコリメータ
の装着されない直流マグネトロンスパッターを使用して
行うことを特徴とする請求項５８に記載の金属配線形成
方法。 - 【請求項６０】 前記化学気相蒸着工程は大量移動領域
に該当する温度で行うことを特徴とする請求項５８に記
載の金属配線形成方法。 - 【請求項６１】 前記金属酸化膜を酸化させる方法は前
記金属膜の形成された前記半導体基板を大気中に露出さ
せることを特徴とする請求項５５に記載の金属配線形成
方法。 - 【請求項６２】 前記金属酸化膜を酸化させる方法は前
記金属膜の形成された前記半導体基板を酸素プラズマに
露出させることを特徴とする請求項５５に記載の金属配
線形成方法。 - 【請求項６３】 前記金属酸化膜は酸素反応性スパッタ
リング工程で形成することを特徴とする請求項５４に記
載の金属配線形成方法。 - 【請求項６４】 前記金属窒化膜はＡｌ窒化膜であるこ
とを特徴とする請求項５４に記載の金属配線形成方法。 - 【請求項６５】 前記Ａｌ窒化膜を形成する段階は、 前記障壁金属膜上に前記リセス領域内の障壁金属膜を露
出させるＡｌ膜を選択的に形成する段階と、 前記Ａｌ膜を窒化させてＡｌ窒化膜を形成する段階とを
含むことを特徴とする請求項６４に記載の金属配線形成
方法。 - 【請求項６６】 前記Ａｌ膜はスパッタリング工程、化
学気相蒸着工程及びメッキ工程よりなる一群から選択さ
れた何れか一つで形成することを特徴とする請求項６５
に記載の金属配線形成方法。 - 【請求項６７】 前記スパッタリング工程はコリメータ
の装着されない直流マグネトロンスパッターを使用して
行うことを特徴とする請求項６６に記載の金属配線形成
方法。 - 【請求項６８】 前記化学気相蒸着工程は大量移動領域
に該当する工程条件で行うことを特徴とする請求項６６
に記載の金属配線形成方法。 - 【請求項６９】 前記Ａｌ膜を窒化させる方法は前記Ａ
ｌ膜の形成された前記半導体基板を窒素プラズマに露出
させることを特徴とする請求項６５に記載の金属配線形
成方法。 - 【請求項７０】 前記Ａｌ窒化膜を窒化させる方法は前
記Ａｌ膜の形成された前記半導体基板をアンモニア雰囲
気で急速熱処理することを特徴とする請求項６５に記載
の金属配線形成方法。 - 【請求項７１】 前記Ａｌ窒化膜は窒素反応性スパッタ
リング工程で形成することを特徴とする請求項６４に記
載の金属配線形成方法。 - 【請求項７２】 前記シリコン炭化膜はアルゴンガス及
びＣＨ4 ガス雰囲気でシリコンターゲットを使用する反
応性スパッタリング工程で形成することを特徴とする請
求項５４に記載の金属配線形成方法。 - 【請求項７３】 前記金属ライナは単一金属ライナまた
は第１及び第２金属ライナが順次に積層された２重金属
ライナであることを特徴とする請求項４５に記載の金属
配線形成方法。 - 【請求項７４】 前記単一金属ライナはＣｕライナ、Ａ
ｌライナ、銀ライナ、金ライナ、Ｗライナ、Ｍｏライ
ナ、及びＴａライナよりなる一群から選択された何れか
一つであることを特徴とする請求項７３に記載の金属配
線形成方法。 - 【請求項７５】 前記単一金属ライナはＡｌ、銀、金、
Ｗ、Ｍｏ、及びＴａよりなる一群から選択された何れか
一つの元素と、Ｃｕ、Ｓｉ、Ｇｅ、Ｔｉ、及びＭｇより
なる一群から少なくとも何れか一つ以上の元素とを含有
する金属合金膜で形成することを特徴とする請求項７３
に記載の金属配線形成方法。 - 【請求項７６】 前記第１及び第２金属ライナは各々Ｃ
ｕライナ及びＡｌライナであることを特徴とする請求項
７３に記載の金属配線形成方法。 - 【請求項７７】 前記Ｃｕライナは選択的ＭＯＣＶＤ工
程で形成することを特徴とする請求項７４または７６に
記載の金属配線形成方法。 - 【請求項７８】 前記選択的ＭＯＣＶＤ工程はＣｕを含
有する前駆体を使用してＣｕの表面反応制限領域に該当
する温度で行うことを特徴とする請求項７７に記載の金
属配線形成方法。 - 【請求項７９】 前記Ｃｕを含有する前駆体はＣｕ
+1（ｈｆａｃ）ＴＭＶＳであることを特徴とする請求項
７８に記載の金属配線形成方法。 - 【請求項８０】 前記Ａｌライナは選択的ＭＯＣＶＤ工
程で形成することを特徴とする請求項７６に記載の金属
配線形成方法。 - 【請求項８１】 前記選択的ＭＯＣＶＤ工程はＡｌを含
有する前駆体を使用してＡｌの表面反応制限領域に該当
する温度で行うことを特徴とする請求項８０に記載の金
属配線形成方法。 - 【請求項８２】 前記Ａｌを含有する前駆体はトリメチ
ルアルミニウム、トリエチルアルミニウム、トリイソブ
チルアルミニウム、ジメチルアルミニウムヒドリド、ジ
メチルエチルアミンアラン、トリテルシアリブチルアル
ミニウムよりなる一群から選択された何れか１つである
ことを特徴とする請求項８１に記載の金属配線形成方
法。 - 【請求項８３】 前記平坦化された金属合金膜を形成す
る段階は、 前記金属ライナの形成された前記半導体基板上に金属膜
を化学気相蒸着工程及びスパッタリング工程の組合を通
じて形成する段階と、 前記金属膜を３５０℃乃至５００℃の温度でアニーリン
グさせることにより前記金属ライナと前記金属膜との混
合された平坦化された金属合金膜を形成する段階とを含
むことを特徴とする請求項４５に記載の金属配線形成方
法。 - 【請求項８４】 前記金属膜はＡｌ膜、Ｗ膜、Ｃｕ膜、
及びＡｌ合金膜よりなる一群から選択された何れか一つ
であることを特徴とする請求項８３に記載の金属配線形
成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR97P40236 | 1997-08-22 | ||
| KR1019970040236A KR100269878B1 (ko) | 1997-08-22 | 1997-08-22 | 반도체소자의금속배선형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174272A true JPH1174272A (ja) | 1999-03-16 |
Family
ID=19518206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10132253A Pending JPH1174272A (ja) | 1997-08-22 | 1998-05-14 | 半導体素子の金属配線形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6376355B1 (ja) |
| EP (1) | EP0898308A3 (ja) |
| JP (1) | JPH1174272A (ja) |
| KR (1) | KR100269878B1 (ja) |
| TW (1) | TW415058B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253268A (ja) * | 2008-04-03 | 2009-10-29 | Samsung Electronics Co Ltd | 基板構造及びその形成方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344413B1 (en) * | 1997-12-22 | 2002-02-05 | Motorola Inc. | Method for forming a semiconductor device |
| US6555455B1 (en) * | 1998-09-03 | 2003-04-29 | Micron Technology, Inc. | Methods of passivating an oxide surface subjected to a conductive material anneal |
| US7381638B1 (en) * | 1999-06-09 | 2008-06-03 | National Semiconductor Corporation | Fabrication technique using sputter etch and vacuum transfer |
| DE19959711A1 (de) * | 1999-12-10 | 2001-06-21 | Infineon Technologies Ag | Verfahren zur Herstellung einer strukturierten Metallschicht |
| GB2397947B (en) * | 1999-12-22 | 2004-10-06 | Hyundai Electronics Ind | Method of forming a copper wiring in a semiconductor device |
| KR100358045B1 (ko) * | 1999-12-22 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| US6602782B2 (en) * | 2000-05-31 | 2003-08-05 | Samsung Electronics Co., Ltd. | Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby |
| KR100604805B1 (ko) * | 2000-06-05 | 2006-07-26 | 삼성전자주식회사 | 반도체 소자의 금속배선 형성방법 |
| US7192827B2 (en) * | 2001-01-05 | 2007-03-20 | Micron Technology, Inc. | Methods of forming capacitor structures |
| KR100399417B1 (ko) * | 2001-01-08 | 2003-09-26 | 삼성전자주식회사 | 반도체 집적 회로의 제조 방법 |
| KR100396891B1 (ko) * | 2001-03-21 | 2003-09-03 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100400248B1 (ko) * | 2001-04-06 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
| US20030104680A1 (en) * | 2001-11-13 | 2003-06-05 | Memc Electronic Materials, Inc. | Process for the removal of copper from polished boron-doped silicon wafers |
| KR100420598B1 (ko) * | 2001-11-28 | 2004-03-02 | 동부전자 주식회사 | 알루미늄을 이용한 구리 확산 방지 막 형성방법 |
| KR100455382B1 (ko) * | 2002-03-12 | 2004-11-06 | 삼성전자주식회사 | 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법 |
| KR100446300B1 (ko) * | 2002-05-30 | 2004-08-30 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US20080070405A1 (en) * | 2002-05-30 | 2008-03-20 | Park Jae-Hwa | Methods of forming metal wiring layers for semiconductor devices |
| KR100564605B1 (ko) * | 2004-01-14 | 2006-03-28 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100457057B1 (ko) * | 2002-09-14 | 2004-11-10 | 삼성전자주식회사 | 금속막 형성 방법 |
| KR100542740B1 (ko) | 2002-11-11 | 2006-01-11 | 삼성전자주식회사 | 가스 플라즈마 생성 방법 및 장치, 플라즈마 생성용 가스조성물 및 이를 이용한 반도체 장치의 제조 방법 |
| US6673718B1 (en) * | 2002-11-27 | 2004-01-06 | Samsung Electronics Co., Ltd. | Methods for forming aluminum metal wirings |
| KR100599434B1 (ko) * | 2003-10-20 | 2006-07-14 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR100688055B1 (ko) | 2004-05-10 | 2007-02-28 | 주식회사 하이닉스반도체 | 저온 장벽금속층을 이용한 금속배선 제조 방법 |
| US7205176B2 (en) * | 2004-05-24 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company | Surface MEMS mirrors with oxide spacers |
| US20060110842A1 (en) * | 2004-11-23 | 2006-05-25 | Yuh-Hwa Chang | Method and apparatus for preventing metal/silicon spiking in MEMS devices |
| US20080265377A1 (en) * | 2007-04-30 | 2008-10-30 | International Business Machines Corporation | Air gap with selective pinchoff using an anti-nucleation layer |
| KR100870271B1 (ko) * | 2007-06-28 | 2008-11-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 및 그의 형성 방법 |
| US8183145B2 (en) * | 2007-10-11 | 2012-05-22 | International Business Machines Corporation | Structure and methods of forming contact structures |
| CN104347476B (zh) * | 2013-07-23 | 2018-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| US10270033B2 (en) | 2015-10-26 | 2019-04-23 | Oti Lumionics Inc. | Method for patterning a coating on a surface and device including a patterned coating |
| US10049980B1 (en) | 2017-02-10 | 2018-08-14 | International Business Machines Corporation | Low resistance seed enhancement spacers for voidless interconnect structures |
| US10964590B2 (en) * | 2017-11-15 | 2021-03-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact metallization process |
| KR20220034337A (ko) | 2020-09-11 | 2022-03-18 | 삼성전자주식회사 | 반도체 장치 |
| US11424215B2 (en) | 2020-11-10 | 2022-08-23 | Sandisk Technologies Llc | Bonded assembly formed by hybrid wafer bonding using selectively deposited metal liners |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US568177A (en) * | 1896-09-22 | Tesla Nikola | Apparatus For Producing Ozone | |
| US4687552A (en) * | 1985-12-02 | 1987-08-18 | Tektronix, Inc. | Rhodium capped gold IC metallization |
| US5055423A (en) * | 1987-12-28 | 1991-10-08 | Texas Instruments Incorporated | Planarized selective tungsten metallization system |
| US5151168A (en) * | 1990-09-24 | 1992-09-29 | Micron Technology, Inc. | Process for metallizing integrated circuits with electrolytically-deposited copper |
| KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| JPH07107565A (ja) * | 1993-10-08 | 1995-04-21 | Sony Corp | Ａｖシステム |
| KR970007837B1 (en) * | 1993-12-29 | 1997-05-17 | Hyundai Electronics Ind | Metalizing method of semiconductor device |
| KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
| US5633199A (en) * | 1995-11-02 | 1997-05-27 | Motorola Inc. | Process for fabricating a metallized interconnect structure in a semiconductor device |
| KR100186509B1 (ko) * | 1996-05-16 | 1999-04-15 | 문정환 | 반도체장치의 배선 형성방법 |
| US6001420A (en) * | 1996-09-23 | 1999-12-14 | Applied Materials, Inc. | Semi-selective chemical vapor deposition |
| US6080665A (en) * | 1997-04-11 | 2000-06-27 | Applied Materials, Inc. | Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum |
-
1997
- 1997-08-22 KR KR1019970040236A patent/KR100269878B1/ko not_active IP Right Cessation
-
1998
- 1998-03-20 TW TW087104169A patent/TW415058B/zh not_active IP Right Cessation
- 1998-04-02 EP EP98302581A patent/EP0898308A3/en not_active Ceased
- 1998-05-14 JP JP10132253A patent/JPH1174272A/ja active Pending
- 1998-08-19 US US09/136,798 patent/US6376355B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253268A (ja) * | 2008-04-03 | 2009-10-29 | Samsung Electronics Co Ltd | 基板構造及びその形成方法 |
| KR101433899B1 (ko) * | 2008-04-03 | 2014-08-29 | 삼성전자주식회사 | 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0898308A2 (en) | 1999-02-24 |
| TW415058B (en) | 2000-12-11 |
| KR19990017335A (ko) | 1999-03-15 |
| US6376355B1 (en) | 2002-04-23 |
| KR100269878B1 (ko) | 2000-12-01 |
| EP0898308A3 (en) | 2000-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376355B1 (en) | Method for forming metal interconnection in semiconductor device | |
| US6391769B1 (en) | Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby | |
| KR100446300B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| KR101468241B1 (ko) | 상호접속 구조체 및 다마신 구조체의 제조 방법 | |
| KR100455382B1 (ko) | 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법 | |
| US7217661B2 (en) | Small grain size, conformal aluminum interconnects and method for their formation | |
| US6602782B2 (en) | Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby | |
| KR100396891B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH11204523A (ja) | 半導体装置の製造方法 | |
| US20020132469A1 (en) | Method for forming metal wiring layer | |
| KR100363086B1 (ko) | 반도체소자의 금속배선 형성방법 및 그에 의해 제조된콘택 구조체 | |
| JPH08181212A (ja) | 半導体装置およびその製造方法 | |
| US6048794A (en) | Selective W CVD plug process with a RTA self-aligned W-silicide barrier layer | |
| JP2004319862A (ja) | 半導体装置の製造方法 | |
| JPH0629404A (ja) | 半導体装置の製造方法 | |
| JPH053171A (ja) | タングステンプラグの形成方法 | |
| JPH04290425A (ja) | 耐熱性配線の形成方法 | |
| KR20030002143A (ko) | 금속배선 형성 방법 | |
| KR20040059836A (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH07130850A (ja) | 配線の形成方法 | |
| JP2002110783A (ja) | 半導体基板、半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |