JP2002110783A - 半導体基板、半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 トレンチ、ホール等の凹部に形成された金属
配線の導電特性の低下を十分に防止できる半導体基板等
を提供する。 【解決手段】 本発明による半導体基板１は、Ｓｉ等か
ら成る基層１００上に、凹部を成すトレンチ５０（第１
の凹部）が形成された単層のＳｉＯ₂等から成る絶縁層
１０１が設けられたものである。また、トレンチ５０
は、断面が略台形状を成しており、Ｄ１＜Ｄmax（Ｄ１
は、トレンチ５０の延在方向に直交する方向の開口幅を
示し、Ｄmaxは、トレンチ５０内の空間における最大
幅、つまり図１においてはトレンチ５０の延在方向に直
交する方向の底面幅を示す）で表される関係を満たすよ
うに設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板、半導
体装置の製造方法及びその半導体装置に関する。

【０００２】

【従来の技術】近年、半導体基板上への素子の高集積化
がこれまでにも増して加速され、半導体基板及び半導体
装置の微細化及び多層化が更に一段と進んでいる。これ
に伴い、半導体基板においては、各素子間の導電経路と
なる接続溝（トレンチ）、コンタクトホール、スルーホ
ール、ヴィアホール、等の凹部の幅が縮小され、アスペ
クト比が増大される傾向にある。よって、各素子間を接
続する電極配線の技術も微細化且つ多層化へと向かって
いる。

【０００３】このような従来の半導体基板に設けられた
トレンチ等の凹部としては、断面が矩形を成しその開口
部から底壁に至る幅が略同じであるいわゆるプレーナタ
イプのもの、叉は、開口部から底壁に向かって幅が徐々
に狭くなるテーパタイプのものが一般的である。

【０００４】また、このような凹部を有する半導体基板
に配線を施す技術としては、アルミニウム（Ａｌ）材料
を成膜する方法が公知である。具体的には、凹部に加熱
したＡｌを埋め込むと同時に基板表面のＡｌの平坦化を
図るリフロースパッタ法が挙げられ、また、アルペクト
比の増大に対応して化学的気相堆積（ＣＶＤ）法、或い
はＣＶＤ法及び物理的気相堆積（ＰＶＤ）法の組み合わ
せによる方法等が挙げられる。なお、通常、配線として
のＡｌ層の下地膜として、窒化チタン（ＴｉＮ）等から
成るバリア層、及び、そのバリア層の成膜時の濡れ性を
改善するためのチタン（Ｔｉ）層等が形成される。

【０００５】

【発明が解決しようとする課題】ところで、本発明者
は、上記形状の凹部を有する従来の半導体基板及びその
基板を用いて製造された半導体装置について詳細に検討
したところ、以下に示すような問題点があることを見出
した。すなわち；

【０００６】（１）トレンチやホールへのＣＶＤ法によ
るＡｌの埋め込みは、ステップカバレッジ、ボトムカバ
レッジ等に優れ、つまり凹部の埋め込み性が十分に満足
のいくものであり、しかもリフロースパッタ法に比して
Ａｌ成膜時における低温化が可能である。しかし、その
後の処理工程において半導体基板が高温に曝された場
合、下地層であるＴｉＮ層及び／叉はＴｉ層中のＴｉと
Ａｌとが反応するおそれがある。こうなると、Ａｌ配線
の抵抗が増大する傾向にある。

【０００７】（２）また、隣設された凹部に形成された
金属層は言わば一種のキャパシタとして機能し、このた
めに高集積化された素子では、線間容量（寄生容量）が
必ずしも十分に低減されず、いわゆる配線遅延が生じ易
くなる不都合があった。そして、これらの（１）叉は
（２）の事象が生じると、Ａｌ配線の導電特性ひいては
素子間の電気信号の伝送特性が低下する一因となるおそ
れがあった。

【０００８】そこで、本発明はこのような事情に鑑みて
なされたものであり、トレンチ、ホール等の凹部に形成
された金属配線の導電特性の低下を十分に防止できる半
導体基板、その半導体基板を用いた半導体装置の製造方
法、及び、その半導体装置を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、本発明による半導体基板は、ＣＶＤ法により金属、
具体的にはＡｌが埋め込まれて金属層（Ａｌの場合はＡ
ｌ層）の少なくとも一部が形成される第１の凹部を有す
るものであって、この第１の凹部が下記式（１）； Ｄ１＜Ｄmax …（１）、 で表される関係を満たすように設けられたものであるこ
とを特徴とする。ここで、式中、Ｄ１は第１の凹部の開
口幅、Ｄmaxは第１の凹部内の空間における最大幅を示
す。

【００１０】このように構成された半導体基板では、例
えば、以下に示す方法により金属層が形成される。ま
ず、半導体基板にＴｉがＰＶＤ法により堆積されてＴｉ
層が形成される。このとき、第１の凹部の開口幅が式
（１）で示すようにその凹部内の空間より狭められてい
るので、第１の凹部の底壁上には、Ｔｉ層が全面に堆積
されず一部に形成される。また、第１の凹部の内側壁に
はＴｉが堆積し難い。次に、このＴｉ層上にＴｉＮがＣ
ＶＤ法により堆積される。これにより、第１の凹部の内
壁全面にＴｉＮ層が形成される。

【００１１】さらに、このＴｉＮ層上にＡｌをＣＶＤ法
により堆積させて第１の凹部内にＡｌ膜が成膜される。
このとき、第１の凹部が式（１）で表されるように開口
部が内部に比べて狭められていても、第１の凹部の底壁
及び側壁はＡｌで十分に覆われ得る。更に、このＡｌ膜
上にＰＶＤ法によりＡｌが堆積される。この際には、濡
れ性に優れる同種のＡｌ膜が既に第１の凹部上に形成さ
れているので、第１の凹部はＡｌで十分に埋め込まれ、
ボイド（空隙）等を殆ど含まず且つ第１の凹部に対する
カバレッジに優れた金属配線層としてのＡｌ層が形成さ
れ得る。

【００１２】このとき、凹部の開口幅Ｄ１が凹部内の空
間における最大幅Ｄmaxよりも狭められているので、Ｔ
ｉＮ層と接触するＡｌ層の容積が、テーパタイプやプレ
ーナタイプといった従来の凹部に比して小さくされ得
る。よって、Ａｌ層形成後に高温プロセスが実施されて
もＴｉとＡｌとの反応生成物の生成が抑制される。ま
た、第１の凹部の内側壁にＴｉが堆積し難く且つ底壁に
おけるＴｉＮ層下のＴｉ量が従来よりも軽減され得るの
で、Ｔｉ層中のＴｉとＡｌとの反応による反応生成物の
生成量も軽減される。

【００１３】しかも、第１の凹部の開口部が内部よりも
狭められているので、第１の凹部が半導体基板上に複数
設けられた場合に、第１の凹部間の距離、特に、開口部
間の距離が従来に比して増大される。これは、第１の凹
部に形成される金属層で擬制されるキャパシタの電極間
距離が増大することに相当する。よって、金属層間の容
量（寄生容量）が低減される。

【００１４】また、第１の凹部の底壁に開口した第２の
凹部を更に有しており、第２の凹部が下記式（２）； Ｄ２＜Ｄ１ …（２）、 で表される関係を満たすように設けられたものであって
も好ましい。ここで、式中、Ｄ１は第１の凹部の開口幅
を示し、Ｄ２は第２の凹部の底壁幅を示す。

【００１５】このようにすれば、第２の凹部の底壁幅が
第１の凹部の開口幅よりも大きくされているので、上述
のＰＶＤ法によるＴｉの堆積の際に、第１の凹部の底壁
における第２の凹部の開口部の周縁にのみＴｉが堆積さ
れ易い。よって、いわゆるデュアルダマシン法で形成さ
れた配線パターンを用いた場合に、第１の凹部内のＴｉ
層のＴｉ量を減少させ得る。よって、Ｔｉ層中のＴｉと
Ａｌとの反応が抑制される。また、Ｄ２がＤ１より小さ
くされるので、第２の凹部の底壁の略全面が十分にＴｉ
で覆われる。よって、第２の凹部に形成される金属層か
ら成る配線の信頼性を好適に維持できる。

【００１６】また、本発明による半導体装置の製造方法
は、本発明の半導体基板を使用して半導体装置を生産す
るのに有効であり、半導体基板上に金属層が形成されて
成る半導体装置の製造方法であって、本発明の半導体基
板上にバリア層を形成せしめるバリア層形成工程と、バ
リア層上に金属層を形成せしめる金属層形成工程とを備
えることを特徴とする。

【００１７】さらに、バリア層形成工程は、チタン層を
ＰＶＤ法、特に好ましくはＩＭＰ（Ionized Metal Plas
ma）法等の指向性スパッタ法により半導体基板上に形成
せしめるＰＶＤ−Ｔｉステップと、バリア層としての窒
化チタン層をＣＶＤ法によりそのチタン層上に形成せし
めるＣＶＤ−ＴｉＮステップとを有しており、金属層形
成工程は、アルミニウム層をＣＶＤ法により窒化チタン
層上に形成せしめるＣＶＤ−Ａｌステップを有すること
が望ましい。加えて、ＣＶＤ−Ａｌステップで形成され
たＡｌ層上に更なるＡｌ層をＰＶＤ法により形成せしめ
るＰＶＤ−Ａｌステップを有すると好適である。

【００１８】また、本発明による半導体装置は、本発明
の半導体装置の製造方法によって有効に製造されるもの
であって、上記式（１）で表される関係を満たす第１の
凹部上、叉は、その第１の凹部及び上記式（２）で表さ
れる関係を満たす第２の凹部上、に形成されており、且
つ、チタン層及びこのチタン層上に形成された窒化チタ
ン層を含むバリア層と、このバリア層上に形成されたア
ルミニウム層とを有するものである。

【００１９】なお、本発明における「半導体装置」と
は、半導体（半導体化合物を含む）を含むものであれば
特に限定されるものではなく、形態としては、例えば、
半導体単体又はその単層からなるもの、二種類以上の半
導体を含有して成るもの、二層以上の半導体層が積層さ
れたもの、所定の半導体以外の基体又は基層に半導体が
設けられたもの等が挙げられ、より具体的には、半導体
基板（ウェハ）そのもの、叉は、液晶基板等を挙げるこ
とができる。

【００２０】

【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。なお、同一の要素には同一の符号を付
し、重複する説明を省略する。また、上下左右等の位置
関係は、特に断らない限り、図面に示す位置関係に基づ
くものとする。また、図面の寸法比率は、図示の比率に
限られるものではない。

【００２１】図１は、本発明による半導体基板の第１実
施形態を模式的に示す斜視図である。半導体基板１は、
ケイ素（Ｓｉ）等から成る基層１００上に、凹部を成す
トレンチ５０（第１の凹部）が形成された単層のＳｉＯ
₂等から成る絶縁層１０１が設けられたものである。こ
のトレンチ５０には、後述するようにＣＶＤ法及びＰＶ
Ｄ法によってアルミニウム等の金属が埋め込まれ、配線
層としてのアルミニウム層（金属層）が形成される。

【００２２】また、トレンチ５０は、断面が略台形状を
成しており、下記式（１）； Ｄ１＜Ｄmax …（１）、 で表される関係を満たすように設けられている。式中、
Ｄ１はトレンチ５０の延在方向に直交する方向の開口幅
を示し、Ｄmaxはトレンチ５０内の空間における最大
幅、つまり図１においてはトレンチ５０の延在方向に直
交する方向の底面幅を示す。このような断面形状を有す
るトレンチ５０は、例えば、いわゆるダマシン法（プロ
セス）によって形成されたものであり、基層１００上に
成膜されたＳｉＯ₂膜に対するエッチングにおいて、等
方性エッチと異方性エッチとを適宜所定の割合で且つ所
定の順序で実施することにより、所望の断面形状を得る
ことが可能である。

【００２３】図２は、本発明による半導体基板の第２実
施形態を模式的に示す斜視図である。半導体基板２は、
ケイ素（Ｓｉ）等から成る基層２００上に、凹部を成す
トレンチ６０（第１の凹部）が形成された単層のＳｉＯ
₂等から成る絶縁層２０１が設けられたものである。ト
レンチ６０には、例えばＣＶＤ法及びＰＶＤ法によって
アルミニウム等の金属が埋め込まれ、配線層としてのア
ルミニウム層（金属層）が形成され得る。また、トレン
チ６０は、断面が略長円叉は略楕円状を成しており、上
記式（１）で表される関係を満たすように設けられてい
る。なお、図２においては、式（１）中のＤmaxは、ト
レンチ６０の延在方向に直交する方向の長径幅を示す。

【００２４】このような断面形状を有するトレンチ６０
は、図１に示す半導体基板１のトレンチ５０と同様に、
いわゆるダマシン法によって形成されたものであり、基
層２００上に成膜されたＳｉＯ₂膜に対するエッチング
において、等方性エッチと異方性エッチとを適宜所定の
割合で且つ所定の順序で実施することにより、所望の断
面形状を得ることができる。特に、トレンチ６０を形成
する際には、等方性エッチの割合を比較的多くすると好
適である。

【００２５】図３は、本発明による半導体基板の第３実
施形態を模式的に示す斜視図である。半導体基板３は、
ケイ素（Ｓｉ）等から成る基層３００上に、凹部を成す
トレンチ７０（第１の凹部）が形成された単層のＳｉＯ
₂等から成る絶縁層３０１が設けられたものである。ま
た、トレンチ７０は、断面が略台形状を成しており、上
記式（１）で表される関係を満たすように設けられてい
る。

【００２６】さらに、絶縁層３０１には、トレンチ７０
の底壁から基層３００上に達するヴィアホール７１（第
２の凹部）が設けられている。このヴィアホール７１
は、いわゆるプレーナータイプの接続孔であり、下記式
（２）； Ｄ２＜Ｄ１ …（２）、 で表される関係を満たすように設けられたものである。
ここで、式中、Ｄ１はトレンチ７０の延在方向に直交す
る方向の開口幅を示し、Ｄ２はヴィアホール７１におい
て上記Ｄ１に沿う方向の開口幅を示す。

【００２７】このような断面形状を有するトレンチ７０
及びヴィアホール７１は、例えば、いわゆるデュアルダ
マシン法によって形成されたものであり、基層３００上
に成膜されたＳｉＯ₂膜に対するエッチングにおいて、
等方性エッチと異方性エッチとを適宜所定の割合で且つ
所定の順序で実施することにより、所望の断面形状を得
ることが可能である。また、トレンチ７０及びヴィアホ
ール７１には、ＣＶＤ法及びＰＶＤ法によってアルミニ
ウム等の金属が同時に叉は順次埋め込まれ、配線層とし
てのアルミニウム層（金属層）が形成され得る。

【００２８】次に、半導体基板１〜３に対して金属層か
ら成る配線層を形成するのに好適な成膜装置の一例につ
いて説明する。図４は、本発明の半導体基板を使用して
半導体装置を生産するための成膜装置の一実施形態を示
す構成図である。

【００２９】成膜装置１０は、半導体基板１〜３にＡｌ
材料を成膜する装置であって、図４に示すように、モノ
リスフレームと呼ばれるＡｌの一体成形物から成るメイ
ンフレーム１２を備えるものである。このメインフレー
ム１２は、バッファチャンバ１４及びトランスファチャ
ンバ１６を備えている。また、バッファチャンバ１４及
びトランスファチャンバ１６のそれぞれの内部には、半
導体基板１〜３を後述する所定の各チャンバへ減圧下で
搬送するための搬送用ロボットアーム３０，３２が設け
られている

【００３０】さらに、バッファチャンバ１４の周りに
は、半導体基板１〜３にＣＶＤ法によるＴｉＮ膜を形成
させるＣＶＤ−ＴｉＮチャンバ２６と、半導体基板にＣ
ＶＤ法によるＡｌ膜を形成させるためのＣＶＤ−Ａｌチ
ャンバ２８とが取り付けられている。ＣＶＤ−ＴｉＮチ
ャンバ２６には、ＴｉＮ膜の原料であるテトラジメチル
アミノチタン（ＴＤＭＡＴ）ガスを供給するための原料
ガス供給系２７ａが接続されている。また、この原料ガ
ス供給系２７ａにはＴＤＭＡＴガスの供給量を調節する
ための開閉弁、その駆動装置及び流量計（いずれも図示
せず）が設けられている。

【００３１】また、ＣＶＤ−Ａｌチャンバ２８には、ジ
メチルアルミニウムハイドライド（ＤＭＡＨ）ガスを供
給するための原料ガス供給系２９ａが接続されている。
そして、この原料ガス供給系２９ａにはＤＭＡＨガスの
供給量を調節するための開閉弁、その駆動装置及び流量
計（いずれも図示せず）が設けられている。さらに、Ｃ
ＶＤ−ＴｉＮチャンバ２６及びＣＶＤ−Ａｌチャンバ２
８には、それぞれのチャンバ２６，２８に収容された半
導体基板１〜３を加熱するための加熱装置２６ａ，２８
ａが設けられている。

【００３２】また、バッファチャンバ１４の周りには、
バッファチャンバ１４及びトランスファチャンバ１６が
大気に開放されないように所定の真空度を保持するため
の２つのロードロックチャンバ３４ａ，３４ｂが配置さ
れている。このロードロックチャンバ３４ａに隣接する
位置には、半導体基板１〜３の脱ガス及びオリエンテー
ションフラット（以下、「オリフラ」という）の調整が
行われるデガスオリエンタチャンバ３６が配置されてい
る。

【００３３】また、ロードロックチャンバ３４ｂに隣接
する位置には、水冷式のクールダウンチャンバ３８が配
置されている。さらに、バッファチャンバ１４とトラン
スファチャンバ１６との間には、水冷式のクールダウン
チャンバ４０、及び、半導体基板の表面に自然に形成さ
れた酸化薄膜や窒化薄膜が除去されるプレクリーンチャ
ンバ４２が設けられている。

【００３４】一方、トランスファチャンバ１６の周りに
は、半導体基板１〜３にＡｌ膜をスパッタリング法とい
ったＰＶＤ法によって形成させるＰＶＤ−Ａｌチャンバ
１８と、半導体基板１〜３にＰＶＤ法の一種であるＩＭ
Ｐ法によってＴｉ膜を形成させるＩＭＰ−Ｔｉチャンバ
２０とが取り付けられている。また、トランスファチャ
ンバ１６の周りには、半導体基板１〜３にＡｌ合金膜を
スパッタリング法によって形成させる別のＰＶＤ−Ａｌ
チャンバ２２、及び、半導体基板１〜３を高温で加熱処
理するための加熱装置２４ａを有するデガスチャンバ２
４も取り付けられている。

【００３５】さらに、上記各チャンバは、半導体基板１
〜３を載置させるためのサセプタ等の基板支持部を内部
に有しており、ＰＶＤ−Ａｌチャンバ１８，２２及びＩ
ＭＰ−Ｔｉチャンバ２０には、それぞれの内部に配置さ
れたサセプタを加熱するための加熱装置１８ｂ，２２ｂ
及び２０ｂが設けられている。なお、Ａｌ合金膜を形成
させるためのスパッタターゲットとしては、Ａｌを９０
％以上、好ましくは９５％以上含み、残部として、Ａｌ
以外の金属、例えばＣｕ（銅）、ケイ素（Ｓｉ）等、及
び、不可避不純物を含有する合金が例示される。

【００３６】また、上述した各チャンバは全て連通して
設けられており、各連通部分は開閉可能なシャッタ（図
示せず）で仕切られている。これらシャッタによって、
各チャンバの内部圧力を互いに異なる圧力に保持でき、
そうすることにより、多段の圧力ステージが分割形成さ
れる。また、ＣＶＤ−ＴｉＮチャンバ２６及びＣＶＤ−
Ａｌチャンバ２８は、バッファチャンバ１４及びトラン
スファチャンバ１６に比して内部圧力が低くされる。

【００３７】これにより、バッファチャンバ１４及びト
ランスファチャンバ１６の間を仕切るシャッタが開いて
いるときにも、ＣＶＤ−ＴｉＮチャンバ２６及びＣＶＤ
−Ａｌチャンバ２８内でそれぞれ用いられるＴＤＭＡＴ
ガス及びＤＭＡＨガスが、バッファチャンバ１４からト
ランスファチャンバ１６を通って、ＰＶＤ−Ａｌチャン
バ１８，２２、ＩＭＰ−Ｔｉチャンバ２０及びデガスチ
ャンバ２４に流入しないようになっており、各チャンバ
間のクロスコンタミネーションが防止される。

【００３８】さらに、成膜装置１０には、ＣＶＤ−Ｔｉ
Ｎチャンバ２６、ＣＶＤ−Ａｌチャンバ２８、ＰＶＤ−
Ａｌチャンバ１８，２２、ＩＭＰ−Ｔｉチャンバ２０、
及び、デガスチャンバ２４内における成膜温度、並び
に、ＴＤＭＡＴガス及びＤＭＡＨガスの流量を調節する
ための図示しない制御部が設けられている。この制御部
により、原料ガスの流量及び各チャンバにおける成膜温
度のフィードバック制御が行われるようになっている。

【００３９】以上のように構成された成膜装置１０を用
いた本発明による半導体装置の製造方法の好適な実施形
態について、図５（Ａ）〜（Ｄ）及び図６（Ａ）〜
（Ｄ）を参照して説明する。

【００４０】図５（Ａ）〜（Ｄ）は、本発明による半導
体装置の製造方法の第１実施形態によって半導体装置を
製造している状態を示す工程図であり、具体的には、半
導体基板１にＡｌを含んで成る金属層を成膜する工程を
順次示す模式断面図である。この場合には、まず、図４
に示すロードロックチャンバ３４ａ，３４ｂ、バッファ
チャンバ１４、プレクリーンチャンバ４２、トランスフ
ァチャンバ１６、ＣＶＤ−ＴｉＮチャンバ２６、ＣＶＤ
−Ａｌチャンバ２８、ＰＶＤ−Ａｌチャンバ１８，２
２、ＩＭＰ−Ｔｉチャンバ２０、デガスオリエンタチャ
ンバ３６、及び、クールダウンチャンバ３８の内部を図
示しない真空ポンプにより減圧し、各チャンバ内を高真
空度、且つ、各チャンバ間で互いに異なる所定の圧力と
する。

【００４１】次に、ロードロックチャンバ３４ａ，３４
ｂとバッファチャンバ１４との連通部分をシャッタで閉
じ、ロードロックチャンバ３４ａ，３４ｂの内部を大気
圧に開放する。そして、図５（Ａ）に示す半導体基板１
をサセプタ上の所定の位置に載置する。このとき、半導
体基板１のオリフラは予め調整されている。

【００４２】その後、ロードロックチャンバ３４ａ，３
４ｂを閉じて内部を排気し所定の減圧状態（真空度）と
する。そして、図４に示す搬送用ロボットアーム３０を
用いて半導体基板１をデガスオリエンタチャンバ３６内
のサセプタに移載した後、半導体基板１表面の脱ガス及
びオリフラの微調整を行なう。その後、その半導体基板
１を搬送用ロボットアーム３０でプレクリーンチャンバ
４２内に移動し、半導体基板１の表面に形成された自然
酸化膜等の不要な膜を取り除く。

【００４３】次いで、搬送用ロボットアーム３２を用い
てこの半導体基板１をＩＭＰ−Ｔｉチャンバ２０内のサ
セプタに移載する。この状態で、ＩＭＰ法によって半導
体基板１上にＴｉ層１０２（図５（Ｂ）参照）を形成さ
せる（ＰＶＤ−Ｔｉステップ）。このとき、トレンチ５
０の開口部が式（１）を満たすように狭められているの
で、図示の如く、主に絶縁層１０１面上、及び、トレン
チ５０の底壁上の一部にＴｉが堆積する。この工程にお
けるＴｉ層１０２の成膜条件としては、例えば以下の条
件が挙げられる。 〈ＰＶＤ−ＴｉステップにおけるＴｉ層の成膜条件〉 ・チャンバ内圧力：1.3〜4.0Pa(0.01〜0.03Torr) ・成膜温度：100〜200℃、より好ましくは140〜190℃ ・Ｔｉ層厚：例えば10〜100nm

【００４４】次に、搬送用ロボットアーム３２，３０を
使用し、Ｔｉ層１０２が形成された半導体基板１ｂを、
トランスファチャンバ１６及びバッファチャンバ１４を
経由して、ＣＶＤ−ＴｉＮチャンバ２６内のサセプタに
移載する。そして、原料ガス供給系２７ａから所要量の
ＴＤＭＡＴガスをＣＶＤ−ＴｉＮチャンバ２６内に導入
する。この状態で、ＣＶＤ法によってＴｉ層１０２の上
にＴｉＮ層１０３（バリア層；図３（Ｃ）参照）を形成
させる（ＣＶＤ−ＴｉＮステップ）。この工程における
ＴｉＮ層１０３の成膜条件としては、例えば以下の条件
が挙げられる。

【００４５】〈ＣＶＤ−ＴｉＮステップにおけるＴｉＮ
層の成膜条件〉 ・チャンバ内圧力：0.2〜13kPa(1.5〜10Torr） ・成膜温度：350〜450℃、より好ましくは400〜430℃ ・ＴｉＮ層厚：例えば2〜20nm ・バブリングガス及びガス流量：ヘリウム（Ｈｅ）、0.
1〜2.0Ｌ/min

【００４６】さらに、搬送用ロボットアーム３０を使用
して、ＴｉＮ層１０３が形成された半導体基板１ｃをＣ
ＶＤ−Ａｌチャンバ２８内のサセプタに移載する。そし
て、原料ガス供給系２９ａから所要量のＤＭＡＨガスを
ＣＶＤ−Ａｌチャンバ２８内に導入する。この状態で、
ＣＶＤ法によってＴｉＮ層１０３上に、Ａｌ膜を形成さ
せる（ＣＶＤ−Ａｌステップ）。この工程におけるＡｌ
膜の成膜条件としては、例えば以下の条件が挙げられ
る。 〈ＣＶＤ−Ａｌ工程におけるＡｌ膜の成膜条件〉 ・チャンバ内圧力：0.067〜5.3kPa(0.5〜40Torr) ・成膜温度：180〜240℃、より好ましくは210〜220℃ ・Ａｌ膜厚：例えば20〜100nm ・バブリングガス及びガス流量：アルゴン（Ａｒ）、0.
1〜2.0Ｌ/min

【００４７】さらに、ＣＶＤ法により成膜されたＡｌ膜
を有する半導体基板を、再びバッファチャンバ１４及び
トランスファチャンバ１６を経由して、今度はＰＶＤ−
Ａｌチャンバ１８，２２のうちいずれか一方のサセプタ
に移載する。ここで、ＰＶＤ−Ａｌチャンバ１８を用い
た場合には、Ａｌ膜の上にスパッタリング法によって更
なるＡｌ膜を堆積せしめ（ＰＶＤ−Ａｌステップ）、Ｔ
ｉＮ層１０３上に金属層としてのＡｌ層１０４を形成せ
しめる（金属層形成工程；図５（Ｄ）参照）。こうし
て、Ａｌ層１０４から成る金属層が形成された半導体基
板１ｄ（半導体装置）を得る。なお、ＰＶＤ−Ａｌチャ
ンバ２２を用いた場合には、Ａｌ層１０４としてＡｌ合
金から成る層を形成させることができる（ＰＶＤ−Ａｌ
ステップ）。

【００４８】この工程におけるＡｌ層１０４の成膜条件
としては、好ましくは以下の条件が挙げられる。 〈ＰＶＤ−ＡｌステップにおけるＡｌ層の成膜条件〉 ・チャンバ内圧力：0.67〜4.0Pa（0.005〜0.03Torr） ・成膜温度：380〜420℃、より好ましくは390〜400℃ ・Ａｌ層厚：例えば100〜1500ｎｍ

【００４９】図６（Ａ）〜（Ｄ）は、本発明による半導
体装置の製造方法の第２実施形態によって半導体装置を
製造している状態を示す工程図であり、具体的には、半
導体基板３にＡｌを含んで成る金属層を成膜する工程を
順次示す模式断面図である。本実施形態では、半導体基
板１の代りに半導体基板３を用いること以外は、上述し
た製造方法と同等であり、チャンバ間の半導体基板３の
移送方法、成膜条件の例示等についてはここでの説明を
省略する。

【００５０】まず、半導体基板３のオリフラの調整、表
面の脱ガス、自然酸化膜の除去等の成膜準備を行った
後、半導体基板３をＩＭＰ−Ｔｉチャンバ２０内に導入
し、ＩＭＰ法によって半導体基板３上にＴｉ層３０２
（図６（Ｂ）参照）を形成させる（ＰＶＤ−Ｔｉステッ
プ）。このとき、トレンチ７０の開口部が式（１）を満
たすように狭められており、更に式（２）で表される関
係を満たすようにヴィアホール７１がトレンチ７０の底
壁に開口しているので、図示の如く、主に絶縁層３０１
面上及びヴィアホール７１の底壁上にＴｉが堆積する。
また、ヴィアホール７１の開口部の縁部にもＴｉが堆積
し得る。

【００５１】次に、Ｔｉ層３０２が形成された半導体基
板３ｂ上に、ＣＶＤ−ＴｉＮチャンバ２６内でＣＶＤ法
によってＴｉＮ層３０３（バリア層；図６（Ｃ）参照）
を形成させる（ＣＶＤ−ＴｉＮステップ）。次いで、Ｔ
ｉＮ層３０３が形成された半導体基板３ｃ上に、ＣＶＤ
−Ａｌチャンバ２８内でＣＶＤ法によってＡｌ膜を形成
させる（ＣＶＤ−Ａｌステップ）。さらに、ＣＶＤ法に
より成膜されたＡｌ膜を有する半導体基板上に、ＰＶＤ
−Ａｌチャンバ１８，２２のうちいずれか一方でＰＶＤ
法により更にＡｌ叉はＡｌ合金を堆積させてＡｌ層３０
４（金属層）を形成させる（金属層形成工程；図６
（Ｄ）参照）。こうして、Ａｌ層３０４から成る金属層
が形成された半導体基板３ｄ（半導体装置）を得る。

【００５２】このように構成された半導体基板１〜３、
それらを用いた半導体装置の製造方法及びその半導体装
置（半導体基板１ｄ，３ｄ）によれば、トレンチ５０，
６０，７０の開口部が式（１）で表されるように内部に
比べて狭められていても、ＣＶＤ法によりＴｉＮ層１０
３，３０３及びＡｌ膜が形成されるので、トレンチ５
０，６０，７０の底壁及び側壁がＴｉＮ及びＡｌで十分
に覆われる。また、このＣＶＤ法によるＡｌ膜上にＰＶ
Ｄ法によりＡｌが堆積されるので、同種材料によって言
わば濡れ性が高められ、これにより、トレンチ５０，６
０，７０はＡｌで十分に埋め込まれる。よって、ボイド
（空隙）等を殆ど含まず且つトレンチ５０，６０，７０
のカバレッジに優れたＡｌ層１０４，３０４を形成でき
る。

【００５３】また、トレンチ５０，６０，７０の開口幅
Ｄ１が内部の空間における最大幅Ｄmaxよりも狭められ
ているので、ＴｉＮ層１０３，３０３と接触するＡｌ層
１０４，３０４の容積を、テーパタイプやプレーナタイ
プといった従来のトレンチ等に比して低減できる。よっ
て、Ａｌ層１０４，３０４の形成後に高温プロセスが実
施されてもＴｉとＡｌとの反応生成物（Ａｌ₃Ｔｉ等）
の生成を抑制できる。よって、Ａｌ層１０４，３０４の
抵抗の増大を十分に抑制でき、金属配線の導電特性の低
下をひいては素子間の伝送特性の低下を十分に防止でき
る。

【００５４】さらに、トレンチ５０，６０，７０の開口
幅Ｄ１が従来よりも狭められ得るので、それらの底壁に
おけるＴｉＮ層１０３，３０３下のＴｉ量を従来に比し
て軽減できる。その結果、Ｔｉ層１０２，３０２中のＴ
ｉとＡｌとの反応による反応生成物の生成量をも低減で
きる。したがって、Ａｌ層１０４，３０４の抵抗の増大
を一層抑制でき、金属配線の導電特性の低下を更に防止
できる。

【００５５】またさらに、トレンチ５０，６０，７０の
開口部が内部よりも狭められているので、トレンチ５
０，６０，７０が半導体基板１〜３に複数設けられてい
る場合に、トレンチ５０，６０，７０間の距離、特に、
開口部間の距離を従来に比して大きくできる。その結
果、トレンチ５０，６０，７０内に形成されたＡｌ層１
０４，３０４によって擬似的に形成されるキャパシタの
電極間距離が増大されたのと同じ効果が得られる。よっ
て、Ａｌ層１０４，３０４から成る配線間の容量（寄生
容量）を低減できる。したがって、半導体基板１ｄ，３
ｄにおける配線遅延の発生を十分に抑止でき、金属配線
の導電特性の低下を更に一層防止できる。

【００５６】また、従来のプレーナータイプ叉はテーパ
タイプのトレンチでは、埋め込まれたＡｌ等が化学機械
研磨（ＣＭＰ）等で研磨されたときにＡｌ層に残留する
ストレス（内部応力）により、場合によっては、後工程
で高温に曝されたときに凸状に隆起してしまうことがあ
った。これに対し、半導体基板１〜３では、トレンチ５
０，６０，７０の内容積を従来に比して少量とし得るの
で、同様な高温工程においてもＡｌ層１０４．３０４の
隆起が起こり難くなる利点もある。

【００５７】さらに、ヴィアホール７１の底壁幅Ｄ２が
トレンチ７０の開口幅Ｄ１よりも大きくされているの
で、ＰＶＤ法によるＴｉの堆積の際に、トレンチ７０の
底壁におけるヴィアホール７１の開口部周縁にＴｉが堆
積される。よって、デュアルダマシン法で形成された配
線パターンを有する半導体基板３に対し、トレンチ７０
内のＴｉ層３０２中のＴｉ量を軽減できる。よって、Ｔ
ｉ層３０２中のＴｉとＡｌとの反応をより一層抑制でき
る。したがって、Ａｌ層３０４の抵抗の増大ひいては金
属配線の導電特性の低下を更に一層防止できる。

【００５８】さらにまた、ヴィアホール７１の開口幅
（底壁幅）Ｄ２がトレンチ７０の開口幅Ｄ１よりも小さ
くされるので、ＰＶＤ法によるＴｉの堆積に際し、ヴィ
アホール７１の底壁の略全面をＴｉで覆うことが可能で
ある。よって、ヴィアホール７１に形成されるＡｌ層３
０４の信頼性の低下を十分に防止できる利点がある。

【００５９】また、ＴｉＮ層１０３，３０３の原料とし
てＴＤＭＡＴガスを用いているので、原料となり得る他
のガス、例えばテトラジエチルアミノチタン（ＴＤＥＡ
Ｔ）等の他のＴｉの有機化合物を用いた場合に比して、
解離反応における活性化エネルギーが小さく、且つ、Ｔ
ｉ層１０２，３０２上への選択成長性に優れており、Ｃ
ＶＤにおける反応効率が高められる利点がある。よっ
て、開口部が狭められたトレンチ５０，６０，７０にお
いても、ＴｉＮ層１０３，３０３の成膜速度が高められ
ると共に、内壁面のカバレッジを更に向上させることが
可能となる。

【００６０】さらに、ＣＶＤ法によるＡｌ膜の原料とし
てＤＭＡＨガスを用いるので、例えば、ジメチルアルミ
ニウム、トリメチルアルミニウム、トリイソブチルアル
ミニウム等のＡｌの有機金属化合物やアラン（Ａｌ
₃Ｈ）等の水素化物といった他の原料ガスを用いた場合
に比して、解離反応における活性化エネルギーが小さ
く、且つ、ＴｉＮ層１０３，３０３上への選択成長性に
優れており、ＣＶＤにおける反応効率が高められる利点
がある。よって、開口部が狭められたトレンチ５０，６
０，７０においても、Ａｌ膜の成膜速度が高められると
共に、内壁面のカバレッジを更に向上させることが可能
となる。

【００６１】またさらに、Ａｌ層１０４，３０４をＣＶ
Ｄ法のみならずＰＶＤ法を併用して形成せしめるので、
Ａｌ層１０４，３０４の生成速度を高めることができ
る。よって、ＣＶＤ法のみでＡｌ層１０４，３０４を形
成させるよりも、スループットを向上させることがで
き、半導体装置の生産性が向上される。

【００６２】なお、上述した本発明の実施形態において
は、絶縁層１０１，２０１，３０１は単層からなる場合
に限定されない。また、ＣＶＤ−Ａｌチャンバ２６，２
８は、バッファチャンバ１４に隣接して設けられるが、
使用圧力に応じてトランスファチャンバ１６に隣接して
設けてもよい。また、各チャンバの設置位置及び互いの
位置関係は、図４に示す配置に限られるものではなく、
各チャンバはどの位置に設置されてもよい。このとき、
必要に応じて、チャンバ間の半導体基板１〜３３の移動
が最小限となるように各チャンバを配置すると好適であ
る。

【００６３】さらに、ＰＶＤ−Ａｌチャンバ１８，２２
は必ずしも必要ではなく、或いはいずれか一方のみでも
よい。前者の場合、条件等によってはＣＶＤ法のみによ
ってＡｌ層１０４，３０４を形成せしめても構わない。
さらに、ＣＶＤ法を用いた工程では、成膜後の膜をプラ
ズマによって表面処理してもよく、例えば、上述したＣ
ＶＤ−ＴｉＮチャンバ２６においてＤＭＡＴガスによっ
て成膜されたＴｉＮ層１０３，３０３を、プロセスガス
として例えばＨ₂ガス及びＮ₂ガスを供給しながらプラズ
マ処理してもよい。この場合、ＴｉＮ層１０３，３０３
の改質が行われ、一層安定した膜が得られる。

【００６４】

【発明の効果】以上説明したように、本発明の半導体基
板、その半導体基板を用いた半導体装置の製造方法、及
び、その半導体装置によれば、トレンチ、ホール等の凹
部に形成された金属配線の導電特性の低下を十分に防止
することが可能となる。

【図面の簡単な説明】

【図１】本発明による半導体基板の第１実施形態を模式
的に示す斜視図である。

【図２】本発明による半導体基板の第２実施形態を模式
的に示す斜視図である。

【図３】本発明による半導体基板の第３実施形態を模式
的に示す斜視図である。

【図４】本発明の半導体基板を使用して半導体装置を生
産するための成膜装置の一実施形態を示す構成図であ
る。

【図５】図５（Ａ）〜（Ｄ）は、本発明による半導体装
置の製造方法の第１実施形態によって半導体装置を製造
している状態を示す工程図であり、具体的には、半導体
基板１にＡｌを含んで成る金属層を成膜する工程を順次
示す模式断面図である。

【図６】図６（Ａ）〜（Ｄ）は、本発明による半導体装
置の製造方法の第２実施形態によって半導体装置を製造
している状態を示す工程図であり、具体的には、半導体
基板３にＡｌを含んで成る金属層を成膜する工程を順次
示す模式断面図である。

【符号の説明】

１，２，３…半導体基板、１ｄ，３ｄ…半導体基板（半
導体装置）、１０…成膜装置、５０，６０，７０…トレ
ンチ（第１の凹部）、７１…ヴィアホール（第２の凹
部）、１０２，３０２…Ｔｉ層、１０３，３０３…Ｔｉ
Ｎ層（バリア層）、１０４，３０４…Ａｌ層（金属
層）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｎ Ｒ (72)発明者 後藤 恭二 千葉県成田市新泉14−３野毛平工業団地内 アプライド マテリアルズ ジャパン 株式会社内 Ｆターム(参考） 4M104 AA01 BB02 BB14 BB30 CC01 DD07 DD16 DD23 DD33 DD37 DD43 FF08 FF18 FF22 HH16 5F033 HH08 HH18 HH33 JJ08 JJ18 JJ33 KK01 MM01 MM02 MM12 MM13 MM17 MM19 NN06 NN07 NN30 PP06 PP14 PP15 PP33 QQ09 QQ22 QQ37 QQ48 QQ90 QQ92 QQ94 RR04 XX10 XX25 5F103 AA02 AA08 DD28 HH03 LL14 NN01 NN04

Claims (6)

【特許請求の範囲】
1. 【請求項１】 化学気相堆積法により金属が埋め込まれ
   て金属層の少なくとも一部が形成される第１の凹部を有
   する半導体基板であって、 前記第１の凹部が下記式（１）； Ｄ１＜Ｄmax …（１）、 Ｄ１：該第１の凹部の開口幅、 Ｄmax：該第１の凹部内の空間における最大幅、 で表される関係を満たすように設けられたものである、
   ことを特徴とする半導体基板。
2. 【請求項２】 前記第１の凹部の底壁に開口した第２の
   凹部を更に有しており、 前記第２の凹部が下記式（２）； Ｄ２＜Ｄ１ …（２）、 Ｄ１：前記第１の凹部の開口幅、 Ｄ２：該第２の凹部の底壁幅、 で表される関係を満たすように設けられたものである、
   ことを特徴とする請求項１記載の半導体基板。
3. 【請求項３】 前記第１の凹部は、前記金属としてアル
   ミニウムが埋め込まれ、前記金属層としてアルミニウム
   層が形成されるものである、ことを特徴とする請求項１
   叉は２に記載の半導体基板。
4. 【請求項４】 半導体基板上に金属層が形成されて成る
   半導体装置の製造方法であって、 前記半導体基板として、請求項１〜３のいずれか一項に
   記載の半導体基板上にバリア層を形成せしめるバリア層
   形成工程と、 前記バリア層上に前記金属層を形成せしめる金属層形成
   工程と、を備えることを特徴とする半導体装置の製造方
   法。
5. 【請求項５】 前記バリア層形成工程は、チタン層をＰ
   ＶＤ法により前記半導体基板上に形成せしめるＰＶＤ−
   Ｔｉステップと、前記バリア層としての窒化チタン層を
   化学的気相堆積法により該チタン層上に形成せしめるＣ
   ＶＤ−ＴｉＮステップと、を有しており、 前記金属層形成工程は、アルミニウム層を化学的気相堆
   積法により前記窒化チタン層上に形成せしめるＣＶＤ−
   Ａｌステップを有する、ことを特徴とする請求項４記載
   の半導体装置の製造方法。
6. 【請求項６】 下記式（１）； Ｄ１＜Ｄmax …（１）、 Ｄ１：第１の凹部の開口幅、 Ｄmax：該第１の凹部内の空間における最大幅、 で表される関係を満たす該第１の凹部上、叉は、該第１
   の凹部及び下記式（２）； Ｄ２＜Ｄ１ …（２）、 Ｄ１：前記第１の凹部の開口幅、 Ｄ２：第２の凹部の底壁幅、 で表される関係を満たす該第２の凹部上、に形成されて
   おり、且つ、チタン層及び該チタン層上に形成された窒
   化チタン層を含むバリア層と、 前記バリア層上に形成されたアルミニウム層と、を有す
   ることを特徴とする半導体装置。