TW415058B - Method for forming metal interconnection in semiconductor device - Google Patents

Method for forming metal interconnection in semiconductor device Download PDF

Info

Publication number
TW415058B
TW415058B TW087104169A TW87104169A TW415058B TW 415058 B TW415058 B TW 415058B TW 087104169 A TW087104169 A TW 087104169A TW 87104169 A TW87104169 A TW 87104169A TW 415058 B TW415058 B TW 415058B
Authority
TW
Taiwan
Prior art keywords
layer
metal
patent application
metal layer
lining
Prior art date
Application number
TW087104169A
Other languages
English (en)
Inventor
Mee-Yong Yoon
Sang-In Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW415058B publication Critical patent/TW415058B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

415058 五、發明說明（） 本發明之背蜃 1. 本發明之領域 本發明係關於一種半導體積體電路之製造方法，且尤 指在一種在半導體元件中之形成金屬內連線之方法。 2. 相關技術之描述 通常’一種半導體元件係包括電晶體、電阻器以及電 容器。金屬內連線對於在一半導體基板上之實現半導體元 件係爲必要的。該傳送電氣信號的金屬內連線必須有低的 電阻’且必須經濟可靠。鋁已廣泛地用作爲一種金屬內連 線。 同時，當該半導體元件之積集度增加時，金屬內連線之 寬度或厚度係減小，且進一步地接點孔之尺寸亦減小。因此 ，接點孔之高寬比增加，使得一種用於以金屬內連線完全地 塡充該接點孔之方法是必要的。一種選擇性的化學氣相沉積 (CVD)製程已被提出供作爲以金屬內連線完全地塡充具有高 的高寬比之接點孔的方法。該選擇性的化學氣相沉積製程係 利用一種特性爲在絕緣層上金屬層之生長率係不同於在導電 層上之生長率。然而，當該半導體元件之積集度增加時，電 晶體之源極/汲極區域之接面深度係縮小。於是，被用作金屬 內連線之鋁層係穿透至該淺的源極/汲極區域而擴散至半導體 基板，因而產生一種接面出現尖峰(spiking)之現象。因此’ 一種用以在該鋁層與該源極/汲極區域之間插入阻障金屬層的 方法已被用於抑制該鋁層之鋁原子與源極/汲極區域之矽原子 之反應。此時，該阻障金屬層係形成於該接點孔所形成之最 (請先閱讀背面之注意事項再填寫本頁〉 '裝--------訂------ > 線. 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 415058 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 終結構之整個表面上。因此，不可能藉由使用選擇性之化學 氣相沉積製程而選擇性地僅在接點孔裡形成金屬內連線，因 爲一覆蓋用的阻障金屬層存在之故。 本發明之槪要 爲解決上述問題，本發明之一目的係提供一種用以形 成金屬內連線之方法，其係能夠選擇性地形成用於內連線 之金屬層於接點孔或凹槽中。 根據用以達成上述目的之本發明之一實施例，一內介 電層係形成於該半導體基板之上。之後，對該內介電層之 一預選定的區域進行蝕刻，以形成一具有一凹陷區域的內 介電層圖樣。在此，該凹陷區域可爲一用以露出該半導體 基板之預選定區域的接點孔，或是比內介電層之厚度還薄 的凹槽。當該凹陷區域是該凹槽時，該金屬內連線是經由 —種金屬鑲嵌(damascene)製程加以形成。其後，一種阻障 金屬層，亦即氮化鈦層(TiN)，係在該內介電層圓樣在其上 形成的最終結構之整個表面之上加以形成。在此，當該凹 陷區域係該用以露出該半導體基板之預_定區域，亦即電 晶體之源極/汲極區域的接點孔時，一歐姆性金屬層必須在 形成該阻障金屬層之前，在該內介電層圖樣於其上形成的 最終結構之整個表面上加以形成。隨後，若需要的話，該 阻障金屬層在一預選定之溫度下加以回火，以氧原子塡充 該阻障金屬層之晶粒(grain)邊界區域。此係用於避免該半 導體基板之矽原子經由該阻障金屬層擴散。其後，一反成 核層，例如一絕緣層，只選擇性地在該非凹陷區域上所形 5 _1:---------k--------訂---------線01 rtf先閱讀背面之注意事項再填寫本頁〕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 415058 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 成之該阻障金屬層之上加以形成’藉以僅露出形成在該凹 陷區域的側壁以及底部之上的阻障金屬層。該絕緣層係用 以使得金屬內連線在隨後進行的製程中_擇性地只形成在 該凹陷區域之內。亦即，在利用該金屬層不沉積在該絕緣 層上之特性下，用於該金屬內連線之金屬層係以化學氣相 沉積製程來加以形成。較佳地，該絕緣層係從一組包含金 屬氧化物層、金屬氮化物層、SiC層、gN層、SiN層、
TaSiO層以及TiSiO層之群組中選擇其一。 該金屬氧化物層可藉由選擇性地形成一具有優異的氧 化特性之層，亦即只有在該非凹陷區域上所形成之阻障金 屬層上的金屬層，而隨後暴露該金屬層於空氣或是氧氣的 電漿中來加以形成。同樣地，該金屬氧化物層係可藉由載 入或氧化該最終結構來加以形成，其中該金屬層在爐中具 有優異的氧化特性。該金屬氮化物層，例如氮化錦層，可 藉由僅選擇性地在該非凹陷區域上所形萌之阻障金屬層上 形成一鋁層，而隨後暴露該鋁層於氮氣或氨氣的電漿中、 或是在氨氣及/或氮氣之氣體下使用快速熱製程來加以形成 〇 較佳地，用於形成該金屬氧化物層之金屬層係由鋁層 、銅層 '金層、銀層、鎢層、鉬層、鉬層或鈦層所形成的 °再者’該金屬層可由金屬合金薄膜形成，其係包含從由 錦、金、銀、鎢、鉬及鉬所組成之群組中選擇其一，以及 從由銅、Ϊ夕、鍺、鈦及鎂所組成之群組中選擇至少一種。 該金屬靥可透過濺鍍、化學氣相沉積(CVD)或是電鍍 6 本紙張尺度過用宁國國豕標準（CNS)A4規格（21〇 χ 297公釐） (請先閱讀背面之沒意事項再填寫本頁) W--------訂---------線( 經濟部智慧財產局員工消費合作杜印製 A7 ___B7__ 五、發明說明（） 製程來加以形成。在此時，較佳地，該化學氣相沉積製程 之進行係在對應於該質量傳遞區域、而非表面反應限制區 域之溫虔範圍內，且在5 Torr或更高之壓力下，使得該金 屬層不在該凹陷區域上形成。較佳的是0氬氣與氫氣分別 用作爲載送氣體及還原氣體。該氫氣可當成載送氣體使用 。再者，用以形成該金屬層之濺鍍製程係加以進行來使得 來自靶所濺鍍出的原子失去方向性，以避免該反成核層彤 成於該凹陷區域之內。亦即，用以形成該反成核層之濺鍍 製程係較佳地在數個mTorr下施行，其係使用無準直管的 直流磁控管濺鍍設備，以利用其不良之階梯覆蓋。 同時，該反成核層可經由一種反應性濺鍍製程加以形 成。在此，該金屬氧化物層可經由一種反應性氧氣濺鍍製 程而形成，且該金屬氮化物層，亦即氮化鋁層可經由一種 反應性氮氣濺鍍製程而形成。 如上所述，用於露出在該凹陷區域內所形成之阻障金 屬層的反成核層係具有絕緣層之特性，使得一金屬層，亦 即一鋁層或是一銅層可被選擇性地形成在該凹陷區域內。 此係由於形成金屬核子在本身爲絕緣層的反核層所需之時 間比在本身爲金屬層的阻障金屬層之上形成金屬核子所需 之時間長數十至數千倍。因此，一種用以塡充由露出的阻 障金屬層所包圍之區域的金屬插塞，例如鋁插塞，係透過 選擇性的MOCVD製程形成。該金屬插塞可由銅或鎢所構 成’以取代鋁。較佳地，該鋁插塞係透過一種使用含鋁之 先質(precursor)的選擇性MOCVD製程來加以形成。同時 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) >4--------訂---------^3. 415058 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） ，用以形成該鋁插塞之選擇性MOCVD製程最好是在對應 錯的表面反應限制區域之溫度下施行，例如在低於300°C 之溫度下。含鋁之先質最好是從由三甲基鋁、三乙基鋁、 三異丁基鋁、二甲基氫化鋁、二甲基乙胺鋁烷以及三叔丁 基鋁所構成之群組中擇一。再者’該選擇性MOCVD製程 係使用氬氣爲載送氣體以及氫氣爲還原氣體。 在形成該金屬插塞之前，一金屬襯料可選擇性地在該 露出之阻障金屬層之一表面上形成。較佳地，該金屬襯料 係從鋁、銅、金、銀、鎢、鉬及鉬所組成之群組中選擇一 種來加以形成。同樣地，該金屬襯料可由包含鋁、銀、金 、鶴 '飽及組之群組中擇一以及從銅、砍、錯、欽及錶之 群組中選擇至少一種的金屬合金薄膜來加以形成。該金屬 襯料，例如銅襯料之形成最好是藉由選擇性CVD製程，例 如是選擇性MOCVD製程。用以形成該銅襯料之選擇性 MOCVD製程之施行係使用一種包含銅之金屬源，例如 Cu+1(hfac)TMVS。當銅襯料形成時，該金屬插塞及銅襯料 在回火的製程期間加以混合，藉以形成一含銅之金屬內連 線。因此，該金屬內連線之可靠度，亦即其電子遷移特性 係加以改善。 當該金屬插塞，亦即鋁插塞過度生長時，在該金屬插 塞之表面可能形成尖銳的突起。此係由於該鋁層具有面心 立方的（FCC)結構之故。因此’當該金屬插塞過度生長時 ，則透過一種濺射蝕刻製程或化學機械硏磨製程(CMP)以 將該金屬插塞平坦化是較佳的。上述之製程係具有一種形 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 一裝 II 訂 - - - -----線. 415058 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 成金屬鑲嵌之內連線的製程。若需要時，該金屬內連線可 藉由額外地形成一用以覆蓋該平坦化後之金屬插塞之金屬 層而加以形成，亦即鋁層、鎢層、銅層爽是鋁合金層。 根據本發明爲達成上述目的之另一(第二）實施例’具 有一凹陷區域之一內介電層圖樣、一阻障金屬層圖樣以及 一反成核層均用與該第一實施例相同之方式來加以形成’ 藉以露出形成在該凹陷區域的側壁以及底部上之阻障金屬 層。另外，如同第一實施例，在形成該阻障金屬層之前， 一歐姆性金屬層可形成於該內介電層圖樣所形成之處的最 後結構之整個表面上，且該阻障金屬層可在形成該阻障金 屬層之後進行回火。隨後，該金屬襯料係選擇性地形成在 露出之阻障金屬層之表面上。在此，該金屬襯料可爲單一 金屬襯料或雙重金屬襯料，其藉由依序形成第一及第二金 屬襯料而得。該單一金屬襯料最好是由銅、鋁、銀、金、 鎢、鉬及鉅所組成之群組中選擇一種所構成的金屬層。同 樣地，該單一金屬襯料可爲含有由鋁、金、銀、鎢、鉬及 钽所組成之群組中選擇一種以及從銅、矽、鍺、鈦以及鎂 所組成之群組中選擇至少一種的金屬合金層。該雙重金屬 襯料之第一及第二金屬襯料係最好分別爲銅襯料及鋁襯料 。該銅襯料係透過一種利用一含銅的先質，例如 Cu+l(hfac)TMVS作爲金屬來源的選擇性MOCVD製程而 加以形成，而該鋁襯料則透過一種利用一含鋁的先質作爲 金屬來源的選擇性MOCVD製程而加以形成。在此，該銅 襯料以及該鋁襯料係在對應銅以及鋁之表面反應限制範圍 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） (請先閱讀背面之注意事項再填寫本頁) ----訂---------線、 經濟部智慧財產局員工消費合作社印製 415058" A7 ------- B7 五、發明說明（) 內之溫度範圍下形成。較佳地，該含鋁的先質係爲由三甲 基鋁、三乙基鋁、三異丁基鋁、二甲基氧化鋁、二甲基乙 胺鋁烷以及三叔丁基鋁所組成之群組中選擇一種。 其後，一金屬層，例如鋁層、鎢層、銅層或是鋁合金 層係透過CVD以及濺鍍的製程之組合而被形成於該金屬襯 料所形成之處的最終結構之上。隨後，該金屬層於 350〜500°C再熱流以形成一平坦化後的金屬層，用以完全塡 充該金屬襯料所圍繞之區域。此時，該平坦化後的金屬層 係轉變成一金屬合金層，其中該金屬襯料，例如該銅襯料 以及該金屬層係於進行再熱流製程時加以混合。因此，該 金屬內連線之可靠度，亦即其電子遷移特性可加以改善。 根據本發明，該反成核層係選擇性地僅形成在該形成 於非凹陷區域上之阻障金屬層之上，藉以選擇性地在該凹 陷區域內形成該金屬插塞或該金屬襯料，且進一步地形成 該金屬內連線，以完全塡充具有高的高寬比之接點孔以及 凹槽。 圖示之簡要說明 上述本發明之目的及優點將藉由參考附圖詳細地描述 本發明之較佳實施例而顯得更明白，其中： 圖1至圖5係截面視圖，其顯示根據本發明之一實施 例之用以形成金屬內連線之方法：並且 圖6至圖9係截面視圖，其顯示根據本發明之另一實 施例之用以形成金屬內連線之方法。 牛要元件圖號之簡要說明 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝------II訂·! !線( 415058 A7 B7 五、發明說明（） 101半導體基板 103雜質層 105內介電層圖樣 107歐姆性金屬層 117a平坦化後金屬插塞 109阻障金屬層 110銅層 111材料層 113反成核層 115金屬襯料 1Π金屬插塞 119內連線金屬層 119a金屬合金層 203雜質層 205內介電層圖樣 209阻障金屬層 210銅層 213反成核層 215第一金屬襯料 217第二金屬襯料 218金屬襯料 219金屬層 219a平坦化後的金屬合金層 較佳實施例之說明 於圖1至圖5中，參考字母“a”表示一接點孔區域，而 參考字母“b”表示一凹槽區域，其中爲金屬鑲嵌之金屬內連 線所形成之處。於圖式之中，該層及區域之厚度爲了淸楚 顯示而加以放大。 圖1係一截面視圖，其用以顯示形成一具有凹陷區域 的內介電層圖樣105以及一阻障金屬層109之步驟。在此 ，該凹陷區域可爲一用以露出半導體基板之一預定區域’ 亦即一雜質區域的接點孔、或是一具有深度小於該內介電 層之厚度的凹槽。在形成該接點孔之步驟中，一用N型或 P型雜質進行摻雜之雜質層103係形成於該半導體基板101 之接點孔區域“a”之一表面上，並且一內介電層，亦即一硼 11 (請先閱讀背面之注意事項再填寫本頁) /裝--------訂---------線 J1 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 415058 A7 ^ B7 s、發明說明（）
磷矽玻璃層或未摻雜之矽氧化物層係形成於該雜質層103 所形成的最終結構之整個表面上。隨後，對在該接點孔區 域“a”中之該內介電層進行蝕刻，以形成一接點孔用以露出 該雜質層103。同樣地，一甩以形成該金屬鑲嵌之內連線 之凹槽係透過對該凹槽區域“b”上之內介電層進行一預定深 度之蝕刻而形成。此時，該凹槽之深度係小於該內介電層 之厚度。在形成該接點孔或是凹槽之後，該在其表面上具 有一凹陷區域的介電層圖樣105係加以形成。隨後，一歐 姆性金屬層107以及一阻障金屬層109依序地形成於該凹 陷區域所形成的最終結構之整個表面之上。此時，該歐姆 性金屬層107以及該阻障金屬層109最好分別是由鈦層及 氮化鈦層所組成。隨後，該阻障金屬層109係在一預先選 定之溫度下進行處理，以使用氧原子塡充該阻障金屬層之 晶粒邊界區域，其係爲一種塡充製程。此時，該歐姆性金 屬層107之金屬原子係與雜質層103之矽原子作用以形成 一金屬矽化物層。當該阻障金屬層109進行回火時，該接 觸電阻係因爲形成在雜質層103與阻障金屬層109之間之 金屬矽化物層而改善，並且在該雜質層103內的矽原子之 擴散現象以及在後續製程中擴散於金屬層內之鋁原子可藉 由該塡充後的阻障金屬層109來加以抑制。因此，在僅形 成金屬鑲嵌內連線之情況中，形成該歐姆性金屬層107以 及對該阻障金屬層109進行回火之製程可以省略。回火該 阻障金屬層109之製程係於400〜55〇°C以及氮氣之氣體下 進行30至60分鐘、或是經由快速熱製程(RTP)在650°C 12 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 (請先閱讀背面之注意事項再填窝本頁) <裝 經濟部智慧財產局員工消費合作社印製 297公釐） 415058 A7 _ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 〜850°C及氨氣之氣體下進行。在此，該快速熱製程最好是 進行30〜120秒。 圖2係用以顯示形成一銅層110、一反成核層H3以 及一金屬襯料115步驟之截面視圖。詳細地說’該銅層 Π0係形成於該回火後的阻障金屬層1〇9之整個表面至 10〜300A厚度。隨後，一經由物理氣相沉積製程(濺鍍製程 )而獲得之厚度20〜300 A之材料層111係，亦即鋁層、鈦 層或鉬層係形成於該銅層所形成之最終結構之上。此時’ 該材料層111較佳地係利用無準直管之声流磁控管濺鍍設 備來加以形成。同樣地，該直流磁控管濺鍍製程較佳地係 在10〜30°C、壓力爲3~10 mTorr之下加以進行。當該金屬 層在壓力3〜lOmTorr、更佳的是在5~10 mTorr之下，使用 無準直管之直流磁控管濺鍍設備而加以形成時，濺鍍出的 金屬原子之方向性係消失，藉以避免在該凹陷區域內形成 金屬層。因此，如圖2所示，該材料層111，亦即該金屬 層係選擇性地僅在該內介電層圖樣105之上形成，因而形 成於該凹陷區域內之銅層110係被露出來。該半導體基板 被冷卻至對應於表面反應限制區域之溫度，亦即10〜3(TC( 在該鋁層中）、較佳的是25°C，藉以形成一鋁層。當該金屬 層在低溫下形成時，可獲得具有均勻厚度的金屬層，即使 是20A或以下之超薄的薄膜之形成亦可獲得。同時，該金 屬層Π1可透過化學氣相沉積的製程來加以形成。此時， 該金屬層111較佳地係由一具有優異氧化特性之金屬層所 構成’例如鋁(Α1)層、鈦(Ti)層或是鉅(Ta)層。用以形成該 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 ：< 297公釐） (請先間讀背面之注意事項再填寫本頁) :裝 ----訂i!
I I 415058 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（） 材料層111之化學氣相沉積的製程較佳地係在對應於該質 量傳遞區域、而非表面反應限制區域之溫度範圍內，且在 5 Torr或更高之壓力下加以進行，以避免該材料層111形 成於該凹陷區域之內。例如，在該材料層111係透過化學 氣相沉積製程而以鋁層加以形成之情況下，當該鋁層係形 成係在對應於鋁之質量傳遞區域之溫度範圍，亦即大約 180°C或以上’來避免該鋁層形成於該凹陷區域內。較佳的 是使用氬氣及氫氣分別爲載送氣氣以及還原氣體。當該凹 陷區域之高寬比增加時，選擇性地僅在該內介電層圖樣 105上形成該材料層之效應係增加。因此，當需要一個高 的高寬比之凹陷區域的半導體元件之積集度增加時，該材 料層111可更加選擇性地形成。較佳地，用作爲材料層 ill之鋁層係形成爲厚度25〜ιοοΑ。形成該銅層11〇之製 程可以依情況需要而省略。此時，該材料層ill係選擇性 地僅在該內介電層圖樣105之上的阻障金屬層109之上形 成。形成於該凹陷區域之阻障金屬層109係加以露出。隨 後’該材料層111所形成之最終結構係被露出於空氣或氧 氣電漿之中’且因此該材料層111被氧化，藉以形成一反 成核層113 ’亦即氧化鋁(Al2〇3)層、氧化鈦(Ti〇2)層或是氧 化鉅(Ta2〇5)層。此時’當該材料係藉由露出於空氣中進行 氧化時，如圖2所示，該材料層m可部份地轉變成該反 成核層113。此外，當該材料層ηι係由鋁層所構成時， 該反成核層1U可以由氮化鋁層所構成。此時，該氮化鋁 層可藉由露出該鋁層而選擇性地僅在該內介電層圖樣1〇5 (請先閱讀背面之注意事項再填寫本頁) /一裝-------訂---------姨 14 415058 A7 ____B7_ 五、發明說明（） 之上的最終結構於氮氣電漿中、藉由在氨氣之氣體中施加 快速熱製程於該最終結構上來加以形成。用以形成該氮化 鋁層之該快速熱製程（RTP)較佳的是在500〜850 °c進行 30-180秒。當該鋁層被氮化以形成該反成核層113時，係 得到將露出於該凹陷區域之阻障金屬層1〇9回火之效果’ 藉以強化該阻障金屬層之特性。 同時，該反成核層Π3，亦即氧化鋁層、氮化鋁層、 氧化鈦層或是氧化鉅層，係可透過一種氧氣反應性濺鍍製 程或氮氣反應性濺鍍製程來加以形成。詳細地說， 20〜200A之反成核層113係形成於該阻障金屬層109所形 成的、或是該阻障金屬層109以及該銅層110所形成的最 終結構之上，其係透過使用射頻電源(RF power)之反應性 濺鍍製程。此時，當金屬鑲嵌之金屬內連線被形成時，該 反成核層113較佳地係形成爲1〇〇〜200A之厚度。此係由 於在一種用以平坦化該金屬層之化學機械硏磨製程係在形 成該金屬鑲嵌的內連線中被進行之情況裡，該反成核層 113係供作硏磨限制物(stopper)之用。該反應性濺鍍製程較 佳地係在壓力2〜8 mTorr下進行。在此，當進行反應性濺 鍍製程時，若氬氣以及氧氣係用於反應氣體並且鋁靶材係 用於金屬靶材，則該氧化鋁層係加以形成。類似地，當氬 氣及氧氣被用於反應氣體並且鈦靶材或鉬靶材係用於金屬 靶材時，該氧化鈦層或氧化鉬層係加以彤成。同樣地，當 氬氣及氮氣係用於反應氣體，並且該鋁靶材係用於該金屬 靶材時，該氮化鋁層係加以形成。 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) L°裝—II 訂--------- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 415058 A7 _____B7 _ 五、發明說明（） 同樣地，該反成核層113可由碳化矽層形成。此時， 該碳化矽層係經由該利用RF電源的反應性濺鍍製程而彤 成。該氬氣及甲烷氣係用於該反應性氣體並且該矽靶材係 用於該靶。 再者，該金屬襯料115，亦即該銅襯料，係選擇性地 僅在該露出的銅層110或該露出的阻障金屬層109之表面 上形成，其厚度小於10A。在此，當該銅層110被肜成時 ，該金屬襯裡115，亦即該銅襯料是不需要的。再者，根 據情況而定，該銅層110以及該金屬襯料115可能不加以 形成。該銅襯料係透過一種使用Cu+1(hfac)TMVS爲金屬來 源的選擇性MOCVD製程來加以形成。此時，該用以形成 該銅襯料之選擇性MOCVD製程係在100 mTorr〜10 Torr以 及150~350°C下施行較佳。該銅層110或該銅襯料之形成 係用於改進該包括待形成的金屬插塞之內連線之可靠度， 亦即該金屬內連線之電子遷移特性。 圖3係用以描述形成一金屬插塞117之步驟之一截面 視圖。詳細地說，該用以塡充一個由該金屬襯料115所圍 繞的區域之金屬插塞117，亦即鋁插塞，係經由一種選擇 性M0CVD製程來加以形成。此時，該用以形成該鋁插塞 的選擇性MOCVD製程係使用二甲基乙胺鋁烷(DMEAA)作 爲該金屬來源、在l〇〇°C〜20(TC之沉積溫度、以120°c較佳 、以及在0.5〜5Torr之壓力，以ITorr較佳之下加以形成。 一種發泡器係保持在室溫之下，該發泡器係一種用以供應 作爲金屬來源的DMEAA進入該MOCVD設備之製程室的 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝------ 訂！1 o 415058 A7 B7 五、發明說明（） 裝置。當該用以選擇性地形成該鋁插塞的MOCVD製程時 ，氬氣係用作爲傳送金屬源之氣體，亦即載送氣體，而氫 氣係用於還原該金屬源之氣體。由於在該絕緣層’亦即反 成核層113的表面上之金屬成核時間比在該凹陷區域之中 的露出金屬襯料Π5、銅層110或是阻障金屬層109長數 十到數百倍，因此該金屬插塞II7係選擇性地僅在一凹陷 區域之內形成。控制該金麕插塞117厚度之生長到一個對 應由該金屬襯料Π5所形成之孔半徑之1〇〇%~11〇%的厚度 係爲較佳的，以形成該用以完全塡充由該金屬襯料115所 圍繞之區域的金屬插塞。然而，當該金屬插塞117係根據 最寬的凹陷區域來形成時，則形成在窄的凹陷區域之金屬 插塞117係過度生長。於是，突起係形成於該金屬插塞 117之表面上。特別地，當該金屬插塞117係以鋁層形成 時，如圖3所示，該突起可能尖銳地形成。此係由於該鋁 層係以一種面心立方的(FCC)結構加以形成之緣故。該金屬 插塞117(在此實施例中係由鋁層形成)可以用銅、銀或是金 加以形成。再者，當形成該銅層110或該銅襯料之製程省 略時，該金屬插塞Π7係以含銅的鋁合金形成爲較佳的， 例如，鋁-矽-銅層或是鋁-銅層。 圖4係顯示用以形成一平坦化後之金屬插塞117a以 及一內連線金屬層119之步驟的截面視圖。詳細地說，當 突起係形成於該過度生長之金屬插塞1Π之表面上時，該 金屬插塞117之突起係被移除，以形成一平坦化後金屬插 塞117a。此時，可利用一種濺射蝕刻製程或是一種化學機 17 (請先閱讀背面之注意事項再填寫本頁) '.裝--------訂---------竣、 經濟部智慧財產局員工消費合作社印製 \紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 415058 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 械硏磨製程。同時，該金屬插塞117可藉由再熱流該金屬 插塞117，亦即一鋁插塞，在350〜500°C、以450°C較佳、 持續30〜180秒、以60秒較佳之下加以平坦化。此時，當 金屬插塞117由其他金屬層形成，而非該鋁層時，該金屬 插塞在0.6XTm或以上之溫度下再熱流係爲較佳的。在此 ，Tm係表示用以形成金屬插塞117之金屬層之熔點。天然 之氧化層不可以存在於該金屬插塞Π7之表面來進行該再 熱流製程。因此，在利用二種包括一MOCVD室以及一濺 鍍室的群集式(cluster)之裝置來形成該金屬插塞117之情況 中，該金屬插塞117較佳地係透過再熱流製程來加以平坦 化。此係由於該金屬插塞117所形成的最終結構係可於真 空中被傳送至一濺鍍室。當銅襯料或是銅層係形成於該金 屬插塞Π7，亦即該鋁插塞之下時，該鋁插塞係透過再熱 流製程來加以平坦化，該平坦化後之金屬插塞H7a，亦即 平坦化後之鋁插塞係藉由與銅襯料或是靖1層no反應而包 含有銅。於是，由該阻障金屬層109及該平坦化後之金屬 插塞117所組成之金屬鑲嵌內連線的可靠度可被增進。當 該金屬插塞Π7生長不致太大時，形成該平坦化後金屬插 塞117a之步驟可省略。金屬層119，亦即鋁層、鋁合金層 或是銅層，係在溫度爲200°C或以下而被形成於該平坦化 後之金屬插塞117a所形成的最終結構之表面上。此係用於 得到一平滑表面形態以及一緊密薄膜品質。 圖5係用以顯示形成一金屬合金層119a之步驟的一 截面視圖。形成該金屬合金層119a之步驟對於透過該濺射 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) • n a— ----訂----- 經濟部智慧財產局員工消費合作杜印製 ：415058 A7 尨 ___ B7 五、發明說明（） 蝕刻製程或是該化學機械硏磨製程而對該金屬插塞117進 行平坦化之情況、或是省略平坦化該金屬插塞Π7之步驟 之情況是有用的。詳細地說，該濺射蝕刺製程或該化學機 .械硏磨製程係在300°c或以下加以進行。因此，該金屬插 塞117並不與該銅層110或是銅襯料產生反應。當一金屬 層119，亦即鋁層，在200°C或以下形成於該金屬插塞1Π 或是平坦化後之金屬插塞U7a所形成之最終結構的表面上 ，且隨後該鋁層係在350~500°C之下回火時，可得該金屬 合金層119a，亦即該含銅之鋁合金層。此時，該金屬層 119，亦即該鋁層，可額外地在350~500°C之下加以形成， 而非回火該金屬層119。 在圖6至圖9中，參考字母‘a’及‘b’如同圖1 一般地分 別代表接點區域及凹槽區域。 圖6係用以顯示形成一內介電層圖樣205之步驟的截 面視圖，該圖樣205係具有一凹陷區域以及一阻障金屬層 209。在此，該凹陷區域可以是用以露出該雜質層203的接 點孔、或是小於該內介電層厚度之凹槽。形成該具有凹陷 區域以及該阻障金屬層209的內介電層圖樣205之步驟係 以和第一實施例相同之方式加以進行。再者，對該接點孔 區域‘a’之雜質層203、歐姆性金屬層207以及阻障金屬層 209進行回火的步驟係以和第一實施例相同之方式加以進 行。在形成該金屬鑲嵌內連線之情況中，形成該歐姆性金 屬層207以及回火該阻障金屬層209可如同第一實施例地 加以省略。 19 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) j裝---！_丨—訂！---綠^· 415058 A7 ----- B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（) 圖7係顯示形成銅層210、反成核層213以及金屬襯 料218之步驟的截面視圖。該銅層210以及該反成核層 213係以與參考圖2之第一實施例相同之方式加以形成。 詳細地說，當一層僅選擇性地形成於該內介電層圖樣2〇5 之上的材料層211被氧化或是氮化，以形成該反成核層 213時，該選擇性地形成之材料層211可與第一實施例相 同而部份地保持。 同時，該金屬襯料218如同在第一實施例中，可爲單 —金屬襯料，亦即銅襯料，或是雙重的金屬襯料，其藉由 依序地形成一第一金屬襯料215以及一第二金屬襯料217 而得到。在此，該第一及第二金屬襯料分別由銅襯料以及 鋁襯料所形成係爲較佳的。在此時，該銅襯料係透過與參 考圖2所描述之方法相同的製程，亦即其中以 Cu+1(hfac)TMVS爲金屬來源的選擇性MOCVD製程來加以 形成。該作爲第二金屬襯料217的鋁襯料係透過一種用以 形成圖3之金屬插塞117，亦即該鋁插塞的選擇性MOCVD 製程來加以形成。然而，該第二金屬襯料217之生長厚度 係小於由該第一金屬襯料215所彤成的孔半徑，其係不同 於圖3之鋁插塞。在此，形成該銅層210之製程若必要時 可加以省略。 同時，用以選擇性地形成該銅襯料之製程溫度係視下 層之材料，亦即該凹陷區域內露出之薄膜材料而定。例如 ，當該銅襯料選擇性地形成於氮化鈦層的表面時，該銅襯 料之沉積溫度係以〇〜350°C爲較佳的。較佳地，該銅襯料 20 <請先閱讀背面之注意事項再填寫本頁) ----訂----
I Λν. 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公楚） A7 415058 __B7__ 五、發明說明（） 係於10 Torr之壓力下形成，並且該金屬源，亦即 Cu+1Chfac)TMVS的溫度係維持在40〜50°C之下。 圖8係顯示形成該金屬層219之步驟的截面視圖。詳 細地說，該金屬層219，亦即鋁層或是鋁合金層，係形成 於該金屬襯料218所形成之最終結構之整個表面上’其係 透過一種化學氣相沉積以及濺鍍的製程之組合來加以形成 。此時，該鋁層或是鋁合金層係在低於再熱流溫度之溫度 下加以形成。此係爲了在透過再熱流製程來平坦化該金屬 層219的期間，避免該金屬層中形成空洞。 圖9係顯示形成一平坦化後的金屬合金層219a之步 驟的截面視圖。詳細地說，該金屬層219所形成之最終結 構係在一個預定之溫度下進行回火，藉以再熱流該金屬層 219。此時，由鋁層或是鋁合金層所形成之金屬層219之回 火溫度係以350〜500°C爲較佳的。當該金屬層219係經由 回火而被再熱流時，該金屬襯料218及該金屬層219混合 以形成該具有平坦化後之表面的金屬合金層219a。該平坦 化後之金屬合金層219a可透過額外地在350〜500°C形成該 金屬層219之製程而形成，而非該再熱流的製程。 j 在本發明所敘述之第二實施例中，在該金屬內連線之 形成期間爲第一實施例所必需之形成該金屬插塞之製程並 不需要。因此，平坦化該金屬插塞之製程亦可省略。 根據本發明之該實施例，該用以露出具有高的高寬比 之接點孔或是凹槽的反成核層係選擇性地加以形成，藉以 完全地塡充高積集度之半導體緣的接點孔或是凹槽，並且 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝------訂----- 3. 經濟部智慧財產局員Η消費合作社印製 415058 A7 _B7_ 五、發明說明（） 實現了一種能夠改善其可靠度之金屬內連線。 本發明並非限於所顯示之實施例，而是在本發明的範 疇之內許多變化與修改可由熟習此項技術者加以達成。 (請先閱讀背面之注意事項再填寫本頁) -裝---ill 訂----- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. ^15058 A8 B8 C8 D8 更正/補充 夂、申請專利範圍 1]一種用以形成一金屬內連線之方法，其係包括步驟 有： '(a)在一半導體基板上形成一內介電層； .(b)形成一具有藉由對該內介電層之一預定區域進行蝕 刻而得的凹陷區域之內介電層圖·樣； (c) 在該內介電層圖樣所形成之最終結構之整個表面上 形成一阻障金屬層； (d) 選擇性地僅在一個非凹陷區域上形成一反成核層， 其係露出該凹陷區域內之阻障金屬層；並且 (e) 選擇性地形成一用以塡充由該露出的阻障金屬層所 圍繞之區域的金屬插塞.。 2. 如申請專利範圍第1項之方法，其中該凹陷區域係 爲一用以露出該半導體基板之一預定區域的接點孔。 3. 如申請專利範圍第1項之方法，其中該凹陷區域係 爲一比該內介電層之厚度淺的凹槽。 4. 如申請專利範圍第1項之方法，其中在形成該阻障 金屬層的步驟(c)之前，一歐姆性金屬層係進一步地在該內 介電層圖樣所形成的最終結構之整個表面上加以形成。. 5. 如申請專利範圍第4項之方锛，其中該阻障金屬層 係爲一鈦層。 6. 如申請專利範圍第1項之方法，其中該阻障金屬層 係爲一氮化駄層。 7·如申請專利範圔第1項之方法’其中在形成該阻障 金屬層的步驟(c)之後，一銅層係進一步地在該阻障金屬層 本紙条尺度逋用中國囷家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 --------------广.'裝--^----Ϊ.Τ-----IO-----1:--^—— ^15058 A8 B8 C8 D8 更正/補充 夂、申請專利範圍 1]一種用以形成一金屬內連線之方法，其係包括步驟 有： '(a)在一半導體基板上形成一內介電層； .(b)形成一具有藉由對該內介電層之一預定區域進行蝕 刻而得的凹陷區域之內介電層圖·樣； (c) 在該內介電層圖樣所形成之最終結構之整個表面上 形成一阻障金屬層； (d) 選擇性地僅在一個非凹陷區域上形成一反成核層， 其係露出該凹陷區域內之阻障金屬層；並且 (e) 選擇性地形成一用以塡充由該露出的阻障金屬層所 圍繞之區域的金屬插塞.。 2. 如申請專利範圍第1項之方法，其中該凹陷區域係 爲一用以露出該半導體基板之一預定區域的接點孔。 3. 如申請專利範圍第1項之方法，其中該凹陷區域係 爲一比該內介電層之厚度淺的凹槽。 4. 如申請專利範圍第1項之方法，其中在形成該阻障 金屬層的步驟(c)之前，一歐姆性金屬層係進一步地在該內 介電層圖樣所形成的最終結構之整個表面上加以形成。. 5. 如申請專利範圍第4項之方锛，其中該阻障金屬層 係爲一鈦層。 6. 如申請專利範圍第1項之方法，其中該阻障金屬層 係爲一氮化駄層。 7·如申請專利範圔第1項之方法’其中在形成該阻障 金屬層的步驟(c)之後，一銅層係進一步地在該阻障金屬層 本紙条尺度逋用中國囷家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 --------------广.'裝--^----Ϊ.Τ-----IO-----1:--^—— 415058 8888 ABCD 六、申請專利範圍 之整個表面上加以形成。 8. 如申請專利範圍第1項之方法，其中在形成該阻障 (請先閲讀背面之注意事項再填寫本頁) 金屬層的步驟(c)之後，該阻障金屬層係進一步地加以回火 〇 9. 如申請專利範圍第1項之方法，其中該反成核層係 爲一絕緣層。 10. 如申請專利範圍第9項之方法，其中該絕緣層係從 一個由一金屬氧化物層、一金屬氮化物層、一 SiC層、一 BN層、一 SiN層、一TaSiO層以及一 TiSiO層所組成之 群組中選擇其一。 11. 如申請專利範圍第10項之方法，其中該金屬氧化 物層係經由以下步驟形成： 選擇性地在該非凹陷區域之上形成^露出在該凹陷區 域內的阻障金屬層之金屬層；並且 藉由氧化該金屬層來形成該金屬氧化物層。. 12. 如申請專利範圍第11項之方法，其中該金屬層係 從一個由一銘層、一銅層、一銀層、一金層 '一鎢層、一· 鉬層、一鉅層以及一鈦層所組成之.群組中選擇其一。 經濟部智慧財產局員工消費合作社印製 13. 如申請專利範圍第Η項之方法’其中該金屬層係 爲一金屬合金薄膜，其含有從一個由鋁、銀、金、鎢、鉬 以及組所組成之群組中選擇其一之成份以及從由銅、矽、 鍺、鈦以及鎂所組成之群組中至少選擇其一之成份。 14. 如申請專利範圍第11項之方法’其中該金屬層係 藉由濺鑛、化學氣相沉積或是電鍍製程而加以形成。 2 本紙張尺度適用中國國家揉準（CNS ) Μ規格（210X297公釐） 415058 AS BS C8 -~--、______D8 六、申請專利範圍 15.如申請專利範圍第u項之方法，其中該濺鍍製程 係使用一樓無準直管之直流磁控管濺鍍設備來加以進行。 -16·如申請專利範圍第〖4項之方法，其中該化學氣相 沉積製程係在一種對應於一質量傳遞區域之製程條件下加 以進行。 17‘如申請專利範圍第11項之方法，其中該金屬氧化 物層係藉由露出該金屬層於空氣而加以形成。 18,如申請專利範圍第u項之方法，其中該金屬氧化 牧I層係藉由露出該金屬層於氧氣電漿而加以形成。 19·如申請專利範圍第10項之方法，其中該金屬氧化 物層係藉由一種氧氣反應性濺鍍製程而力卩以形成》 2〇如申請專利範圍第10項之方法，其中該金屬氮化 物層係爲一氮化鋁層。 21. 如申請專利範圍第20項之方法，其中該金屬氮化 物層係經由以下步驟形成： 選擇性地在該非凹陷區域之上形成一露出在該凹陷區 域內的阻障金屬層之鋁層；並且 氮化該鋁層。 22. 如申請專利範圍第21項之方法，其中該鋁層係藉 由濺鍍、化學氣相沉積或是電鍍製程而加以形成。 23. 如申請專利範圍第22項之方铸，其中該濺鍍製程 係使用無準直管之直流磁控管濺鍍設備來加以進行。 24. 如申請專利範圍第22項之方法，其中該化學氣相 沉積製程係在一種對應於一質量傳遞區域之製程條件下加 3 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐） ABCD 經濟部智慧財產局員工消費合作社印製 415058 六、申請專利範圍 -以進行。 25. 如申請專利範圍第21項之方法，其中該鋁層係藉 由氮氣電漿來加以氮化。 26. 如申請專利範圍第21項之方法，其中該鋁層係在 氨氣或是氮氣的氣體中藉由快速熱製程來加以氮化。 27. 如申請專利範圍第2〇項之方法，其中該氮化鋁層 係透過氮氣反應性濺鍍製程來加以形成。 28. 如申請專利範圍第1〇項之方法，其中該SiC層係 透過一種使用一矽靶材、在氬氣和甲烷氧爲氣體中的反應 性濺鍍製程來加以形成。 29. 如申請專利範圍第1項之方法，其更包含在該露出 的阻障金屬層與該金屬插塞之間形成一金屬襯料的步驟》 30. 如申請專利範圍第29項之方法，其中該金屬襯料 係從一個由一鋁襯料、一銅襯料、一銀襯料、一金襯料、 一鎢襯料、一鉬襯料以及一鉬襯料所組成之群組中選擇其 31. 如申請專利範圍第29項之方法，其中該金屬襯料 係爲一金屬合金薄膜，其包含從—個由鋁、銀、金、鎢、 鉬以及組所組成之群組中選擇其一之成份以及從由銅'矽 、鍺、鈦以及鎂所組成之群組中至少選擇其一之成份。 32. 如申請專利範圍第30項之方法，其中該銅襯料係 透過一種選擇性金屬有機物化學氣相沉積製程來加以形成 〇 33. 如申請專利範圍第32項之方法，其中該選擇性金 4 本紙張尺度逍用中國國家揉準（CNS ) A4規格（210X297公釐） •言· (請先閲讀背面之注f項再填寫本頁)
    415058 A8 B8 C8 D8 六、申請專利範圍 屬有德物化學氣相沉積製程之進行係使用一種包含銅之金 屬源。 „34.如申請專利範圍第33項之方法，其中該包含銅之 金屬源係爲Cu+1(hfac)TMVS。 35. 如申請專利範圍第1項之方法，其中該金屬插塞係 從一個由一鋁插塞、一銅插塞以及一鎢插塞所組成之群組 .中選擇其一。. 36. 如申請專利範圍第35項之方法，其中該鋁插塞係 透過一種選擇性金屬有機化學氣相沉積(MOCVD)製程來加 以形成。 ~ 37. 如申請專利範圍第36項之方法，其中該選擇性金 屬有機物化學氣相沉積製程係在一個對應於鋁之表面反應 限制區域之溫度下、利用一種含鋁的先質來加以進行。 38. 如申請專利範圍第37項之方法，其中該含鋁之先 質係從一個由三甲基鋁、三乙基鋁、三異丁基鋁、二甲基 氫化鋁、二甲基乙胺鋁烷以及三叔丁基鋁所組成之群組中 xgs 培擇具一。 39. 如申請專利範圍第37項之方法，其中該選擇性金 屬有機物化學氣相沉積製程係使用氬氣爲載送氣體以及氫 氣爲還原氣體。 40. 如申請專利範圍第1項之方法，其更包含在形成該 金屬插塞之步驟後平坦化該金屬插塞之步驟。 41. 如申請專利範圍第4〇項之方法，其中該金屬插塞 係以濺射蝕刻、再熱流或是化學機械硏磨(CMP)製程來加 5 本紙張尺度逋用中國國家標率（CNS ) A4視格（210 X 297公釐） --------Γ裝丨— (請先閲讀背面之注意事項再填寫本頁) >tr 經濟部智慧財產局員工消費合作社印製 415058 A8 B8 C8 D8 、申請專利範園 以平坦化。 請 先 閲 讀 背 42.如申請專利範圍第41項之方法，其中該再熱流製 程係在3-5〇~5〇〇t：下進行3〇〜180秒。 .43·如申請專利範圍第1項之方法，在形成該金屬插塞 之步驟後，其更包含形成一用以覆蓋該金屬插塞的金屬層 之步驟。 44·如申請專利範圍第43項之方法，其中該金屬層係 從一個由一銘層、一鎢層、一銅層以及一銀合金層所組成 之群組中選擇其一。 45·—種用以形成一金屬內連線之方法，其係包括步驟 有： 訂 (a) 在一半導體基板上锻成一內介電層； (b) 形成一具有藉由對該內介電層之一預定區域進行鈾 刻而得的凹陷區域之內介電層圖樣； (c) 在該內介電層圖樣所形成之最終結構之整個表面上 形成一阻障金屬層； (d) 選擇性地在一個非凹陷區域上形成一反成核層，以 露出該凹陷區域內之阻障金屬層； 經濟部智慧財產局員工消費合作社印製 (e) 在該露出之阻障金屬層之表面上形成一金屬襯料； 並且 ⑴在該金屬襯料所形成之最終結構之整個表面上形成 一與該金屬襯料反應後之平坦化後的金屬合金層。 46.如申請專利範圍第45項之方法，其中該凹陷區域 係爲一用以露出該半導體基板上一預定區域之接點孔。 本紙張尺度適用中國國家梯準（CNS )八4规^格（210X297公釐） 415058 ABCD 六、申請專利範圍 ' -- 47·如申請__第Μ項之施，料細陷區域 係爲一比該內介電層之厚度淺的凹槽。 48.如申請專利範圍第45項之方法，其更包含在形成 該阻障金屬層的步驟(c)之前，在該內介電靥圖樣所形成的 最終結構之整個表面上形成一歐姆性金屬層之步驟。 、 49·如申請專利範圍第48項之方法，其中該歐姆性金 屬層係爲一駄層。 .50.如申請專利範圍第45項之方法，其中該阻障金屬 層係爲一氮化駄層。 51. 如申請專利範圍第45項之方法，其更包含在形成 該阻障金屬層的步驟(c)之後，在該阻障金屬層之整個表面 上形成一銅層之步驟。 52. 如申請專利範圍第45項之方法，其更包含在形成 該阻障金屬層的步驟(c)之後，回火該阻障金屬層之步驟。 53·如申請專利範圍第45項之方法’其中該反成核層 係爲一絕緣層。 54. 如申請專利範圍第53項之方法，其中該絕緣層係 從一個由一金屬氧化物層、一金屬氮化物層、一 SiC層、 —BN層、一SiN層、一 TaSiO層以及一TiSiO層所組成 之群組中選擇其一。 55. 如申請專利範圍第54項之方法，其中該金屬氧化 物層係經由以下步驟形成： 選擇性地形成一露出在該阻障金屬層之凹陷區域內的 阻障金屬層之金屬層；以及 7 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -V·'/裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 ★經濟部智慧財產局員工消費合作社印製 415058 AS . B8 C8 D8 六、申請專利範圍 藉由氧化該金屬層來形成該金屬氧化物層。 -n I —It I n n n n I (請先閲讀背面之注意事項再填寫本頁) 56. 如申請專利範圍第55項之方法，其中該金屬層係 從一個由一銘層、一銅層、一銀層、一金層、一鎢層、一 鉬贗、一钽層以及一鈦層所組成之群組中選擇其一。 57. 如申請專利範圍第55項之方法，其中該金屬層係 爲一金屬合金薄膜，其含有從一個由鋁、銀、金、鎢、鉬 以及鉅所組成之群組中選擇其一之成份以及從由銅、矽、 鍺·、鈦以及鎂所組成之群組中至少選擇其一之成份。 58.如申請專利範圍第55項之方法，其中該金屬層係 藉由濺鍍、化學氣相沉積或是電鍍製程而加以形成。 59.如申請專利範圍第58項之方法，其中該濺鍍製程 係使用一種無準直管之直流磁控管濺鍍設備來加以進行。 6〇·如申請專利範圍第58項之方法，其中該化學氣相 沉積製程係在一個對應於一質量傳遞區域之溫度下加以進 行。 61_如申請專利範圍第55項之方法，其中該金屬層係 藉由露出其中該金屬層所形成之最終結構於空氣中而被氧 化。 經濟部智慧財產局員工消費合作杜印製 62·如申請專利範圍第55項之方法，其中該金屬層係 胃ώ露出其中該金屬層所形成之最終結構於氧氣電漿中而 被氧化。 63·如申請專利範圍第54項之方法，其中該金屬氧化 物層係透過氧氣反應性濺鍍製程而加以形成。 64.如申請專利範圍第54項之方法，其中該金屬氮化 S 本紙張从適用中國國家襟準（CNS ) ( 2似撕公釐） 415058 A8 B8 C8 D8 六、申請專利範圍 物層係爲一氮化鋁層。 65. 如申請專利範圍第64項之方法，其中該金屬氮化 物層係藉由以下步驟形成： 、選擇性地形成一露出在該阻障金屬層之凹陷區域內的 I 阻障金屬層之鋁層；並且 氮化該錦層。 66. 如申請專利範圍第65項之方法，其中該鋁層係藉 由濺鍍、化學氣相沉積或是電鎞製程來加以形成。 • 67.如申請專利範圍第66項之方法，其中該濺鍍製程 係使用一種無準直管之直流磁控管濺鍍設備來加以進行。 68. 如申請專利範圍第66項之方法，其中該化學氣相 沉積製程係在一種對應於一質量傳遞區域之製程條件下加 以進行。 69. 如申請專利範圍第65項之方法~其中該鋁層係藉 由露出該鋁層所形成之最終結構於氮氣電漿中來加以氮化 〇 70. 如申請專利範圍第65項之方法，其中該氮化鋁層 係在氨氣的氣體中、藉由在該鋁層所形成之最終結構上進 行快速熱製程來加以氮化。 71. 如申請專利範圍第64項之方法，其中氮化鋁層係 透過一種氮氣反應性濺鍍製程來加以形成° 72. 如申請專利範圍第54項之方法’其中該SiC層係 透過一種使用一矽靶材、在氬氣和甲烷氣爲氣體中的反應 性濺鍍製程來加以形成。 9 (請先閱讀背面之注$項再填寫本頁) 裝· 訂_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS > A4規格（210X297公釐） 415058 AS B8 C8 D8 六、申請專利範圍 (請先閱讀背面之‘注意事項再填寫本頁) 73_如申請專利範圍第45項之方法，其中該金屬襯料 係爲單一金屬襯料奭是一種藉由依序堆疊第一及第二金屬 襯料而得之雙重金屬櫬料。 如申請專利範圍第73項之方法，其中該單一金屬 襯料係從一個由一銅襯料、一鋁襯料、~銀襯料、一金襯 料、一鎢襯料、一鉬襯料以及一鉬襯料所組成之群組中選 擇其一。 I • 75.如申請專利範圍第73項之方法，其中該單一金屬 襯料係一金屬合金層，其包含從一個由鋁、銀、金、鎢、 鉬以及鉬所組成之群組中選擇其一之成份以及從由銅、矽 、鍺、鈦以及鎂所組成之群組中至少選擇其一之成份。 76.如申請專利範圍第73項之方法，其中該第一及第 二金屬襯料係分別爲一銅襯料以及一鋁襯料。 77·如申請專利範圍第74項之方法’其中該銅襯料係 透過一種選擇性金屬有機物化學氣相沉積製程來加以形成 〇 78. 如申請專利範圍第76項之方法’其中該銅襯料係 透過一種選擇性金屬有機物化學氣相沉零製程來加以形成 經濟部智慧財產局員工消費合作社印製 〇 79. 如申請專利範圍第78項之方法，其中該選擇性金 屬有機物化學氣相沉積製程係在一個對應於銅之表面反應 限制區域之溫度下、利用一種含銅之先質加以進行。 80. 如申請專利範圍第79項之方法，其中該含銅之先 質係爲 Cu+1(hfac)TMVS。 10 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） 六、申請專利範圍 AS B8 CS D8 經濟部智慧財產局員工消費合作社印製 81.如申請專利範圍第76項之方法，其中該鋁襯料係 透過〜種選擇性金鞸有機物化學氣相沉積製程來加以形成 〇 - ' 82.如申請專利範圍第81項之方法，其中該選擇性金 屬有機物化學氣相沉積製程係在一個對應於鋁之表面反應 險制區域之溫度下、利用一種含鋁之先質來加以進行。 83. 如申請專利範圍第82項之方法，其中該含鋁之先 質係從一個由三甲基鋁、三乙基鋁、三異丁基鋁 '二甲基 氫化鋁、二甲基乙胺鋁烷以及三叔丁基學所組成之群組中 選擇其一。 84. 如申請專利範圍第45項之方法，其中形成該平坦 化後的合金層係包含以下之子步驟： 在該金屬襯料所形成之最終結構上形成一金屬層，其 係透過一種化學氣相沉積以及濺鍍製程之組合來加以形成 ;並且 在350~500°C之下回火該金屬層，以使該金屬襯料與 該金屬合金層混合。 85. 如申請專利範圍第84項之方法’其中該金屬層係 從—個由^銘層、一鶴層、一銅層以及錯合金層所組成 之群組中選擇其一 | Π 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝_
TW087104169A 1997-08-22 1998-03-20 Method for forming metal interconnection in semiconductor device TW415058B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040236A KR100269878B1 (ko) 1997-08-22 1997-08-22 반도체소자의금속배선형성방법

Publications (1)

Publication Number Publication Date
TW415058B true TW415058B (en) 2000-12-11

Family

ID=19518206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104169A TW415058B (en) 1997-08-22 1998-03-20 Method for forming metal interconnection in semiconductor device

Country Status (5)

Country Link
US (1) US6376355B1 (zh)
EP (1) EP0898308A3 (zh)
JP (1) JPH1174272A (zh)
KR (1) KR100269878B1 (zh)
TW (1) TW415058B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US6555455B1 (en) * 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
US7381638B1 (en) * 1999-06-09 2008-06-03 National Semiconductor Corporation Fabrication technique using sputter etch and vacuum transfer
DE19959711A1 (de) * 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
KR100358045B1 (ko) * 1999-12-22 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
GB2397947B (en) * 1999-12-22 2004-10-06 Hyundai Electronics Ind Method of forming a copper wiring in a semiconductor device
US6602782B2 (en) * 2000-05-31 2003-08-05 Samsung Electronics Co., Ltd. Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby
KR100604805B1 (ko) * 2000-06-05 2006-07-26 삼성전자주식회사 반도체 소자의 금속배선 형성방법
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
KR100399417B1 (ko) * 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
KR100396891B1 (ko) * 2001-03-21 2003-09-03 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100400248B1 (ko) * 2001-04-06 2003-10-01 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
US20030104680A1 (en) * 2001-11-13 2003-06-05 Memc Electronic Materials, Inc. Process for the removal of copper from polished boron-doped silicon wafers
KR100420598B1 (ko) * 2001-11-28 2004-03-02 동부전자 주식회사 알루미늄을 이용한 구리 확산 방지 막 형성방법
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100446300B1 (ko) 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법
KR100542740B1 (ko) 2002-11-11 2006-01-11 삼성전자주식회사 가스 플라즈마 생성 방법 및 장치, 플라즈마 생성용 가스조성물 및 이를 이용한 반도체 장치의 제조 방법
US6673718B1 (en) * 2002-11-27 2004-01-06 Samsung Electronics Co., Ltd. Methods for forming aluminum metal wirings
KR100599434B1 (ko) 2003-10-20 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100688055B1 (ko) 2004-05-10 2007-02-28 주식회사 하이닉스반도체 저온 장벽금속층을 이용한 금속배선 제조 방법
US7205176B2 (en) * 2004-05-24 2007-04-17 Taiwan Semiconductor Manufacturing Company Surface MEMS mirrors with oxide spacers
US20060110842A1 (en) * 2004-11-23 2006-05-25 Yuh-Hwa Chang Method and apparatus for preventing metal/silicon spiking in MEMS devices
US20080265377A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Air gap with selective pinchoff using an anti-nucleation layer
KR100870271B1 (ko) * 2007-06-28 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성 방법
US8183145B2 (en) * 2007-10-11 2012-05-22 International Business Machines Corporation Structure and methods of forming contact structures
KR101433899B1 (ko) * 2008-04-03 2014-08-29 삼성전자주식회사 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
CN104347476B (zh) * 2013-07-23 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP7016535B2 (ja) * 2015-10-26 2022-02-07 オーティーアイ ルミオニクス インコーポレーテッド パターン化されたコーティングを含む表面およびデバイス上のコーティングをパターン化する方法
US10049980B1 (en) 2017-02-10 2018-08-14 International Business Machines Corporation Low resistance seed enhancement spacers for voidless interconnect structures
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
KR20220034337A (ko) 2020-09-11 2022-03-18 삼성전자주식회사 반도체 장치
US11424215B2 (en) 2020-11-10 2022-08-23 Sandisk Technologies Llc Bonded assembly formed by hybrid wafer bonding using selectively deposited metal liners

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US568177A (en) * 1896-09-22 Tesla Nikola Apparatus For Producing Ozone
US4687552A (en) * 1985-12-02 1987-08-18 Tektronix, Inc. Rhodium capped gold IC metallization
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH07107565A (ja) * 1993-10-08 1995-04-21 Sony Corp Ａｖシステム
KR970007837B1 (en) * 1993-12-29 1997-05-17 Hyundai Electronics Ind Metalizing method of semiconductor device
KR0179827B1 (ko) * 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device
KR100186509B1 (ko) * 1996-05-16 1999-04-15 문정환 반도체장치의 배선 형성방법
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6080665A (en) * 1997-04-11 2000-06-27 Applied Materials, Inc. Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum

Also Published As

Publication number Publication date
KR19990017335A (ko) 1999-03-15
KR100269878B1 (ko) 2000-12-01
EP0898308A2 (en) 1999-02-24
EP0898308A3 (en) 2000-06-21
US6376355B1 (en) 2002-04-23
JPH1174272A (ja) 1999-03-16

Similar Documents

Publication Publication Date Title
TW415058B (en) Method for forming metal interconnection in semiconductor device
US6391769B1 (en) Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby
TW392201B (en) A method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
US6284646B1 (en) Methods of forming smooth conductive layers for integrated circuit devices
JP4180145B2 (ja) 半導体デバイス形成方法
US7217661B2 (en) Small grain size, conformal aluminum interconnects and method for their formation
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
JPH04280425A (ja) 配線形成方法
JP2002025944A (ja) 半導体素子の製造方法
US5985758A (en) Method for forming metal lines of semiconductor devices
JP3744554B2 (ja) 薄膜形成方法
TW452959B (en) A novel hole-filling technique using CVD aluminium and PVD aluminum integration
JP2542617B2 (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
KR100431325B1 (ko) 적층된 에스아이엔을 이용한 구리확산방지막 형성방법
JPH0629241A (ja) 半導体装置の製造方法
JPH03142883A (ja) 半導体装置及びその製造方法
US20030054637A1 (en) Method for forming silicide
TW455954B (en) Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure
JPH07321108A (ja) 半導体装置及びその製造方法
TW386298B (en) Process for forming selectivity tungsten CVD (chemical vapor deposition) plug having RTA (rapid thermal anneal) self-align tungsten silicide barrier
EP0800206A2 (en) Method of simultaneously forming a contact/via plug and an interconnect
TW302511B (en) Method of forming aluminum plug by selective chemical vapor deposition
JPH11238794A (ja) 配線の形成方法
TW412805B (en) Capping method of metal copper

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees