JP2009259996A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009259996A JP2009259996A JP2008106487A JP2008106487A JP2009259996A JP 2009259996 A JP2009259996 A JP 2009259996A JP 2008106487 A JP2008106487 A JP 2008106487A JP 2008106487 A JP2008106487 A JP 2008106487A JP 2009259996 A JP2009259996 A JP 2009259996A
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- silicide layer
- semiconductor device
- contact hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 78
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 58
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 142
- -1 silicide nitride Chemical class 0.000 claims description 41
- 239000011229 interlayer Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 14
- 238000000992 sputter etching Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010292 electrical insulation Methods 0.000 abstract 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 61
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 44
- 238000012545 processing Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000004380 ashing Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000009832 plasma treatment Methods 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910000480 nickel oxide Inorganic materials 0.000 description 4
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000921 elemental analysis Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】微細コンタクト孔の形状寸法を安定させつつ、コンタクト抵抗ばらつきを低減することができる、半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１１上にニッケルを含む金属シリサイド層１２を形成し、その最表面１２ａを窒化した半導体装置を構成する。この構造によれば、金属シリサイド層最表面１２ａの窒化により、金属シリサイド層１２中に存在するシリコンのダングリングボンドと窒素が結合するため、金属シリサイド層１２中への酸素の拡散を抑制することができる。したがって、金属シリサイド層１２の酸化による電気的絶縁を低減できるため、コンタクト抵抗を安定化することができる。
【選択図】図１
【解決手段】半導体基板１１上にニッケルを含む金属シリサイド層１２を形成し、その最表面１２ａを窒化した半導体装置を構成する。この構造によれば、金属シリサイド層最表面１２ａの窒化により、金属シリサイド層１２中に存在するシリコンのダングリングボンドと窒素が結合するため、金属シリサイド層１２中への酸素の拡散を抑制することができる。したがって、金属シリサイド層１２の酸化による電気的絶縁を低減できるため、コンタクト抵抗を安定化することができる。
【選択図】図１
Description
本発明は、半導体装置およびその製造方法に関し、特に、金属シリサイド層を含む半導体装置のコンタクト部分の構造およびその形成方法に関する。
近年、半導体集積回路では、集積度の向上および装置の特性向上のため、デザインルールが縮小されている。ここで、図５を参照して半導体装置における従来の製造方法について説明する。
図５は、従来技術による半導体装置の製造過程を示す工程断面図である。図５において、図５（ａ）は半導体基板上にニッケルシリサイド層を形成し、その上層に層間絶縁膜を形成した状態を示している。図５（ｂ）はエッチングマスク形成後に、ドライエッチングにより層間絶縁膜にコンタクト孔を形成した状態を示している。図５（ｃ）はアッシングおよび洗浄によりコンタクト孔のエッチング堆積物を除去した状態を示している。図５（ｄ）はニッケルシリサイド層上の自然酸化膜を除去した状態を示している。そして、図５（ｅ）は、コンタクト孔にＷ（タングステン）プラグを形成した状態を示している。
従来の半導体装置の製造工程では、まず、図５（ａ）に示すように、ニッケルシリサイド５２が形成された半導体基板５１上に、シリコン窒化膜からなるコンタクトエッチングストップ層５３、シリコン酸化膜からなる層間絶縁膜５４が下層から順に形成される。次いで、図５（ｂ）に示すように、層間絶縁膜５４上に、コンタクト孔形成位置に開口部５５ａを有するレジストパターン５５ｂがリソグラフィー技術により形成される。当該レジストパターン５５ｂをマスクとしたドライエッチングにより層間絶縁膜５４およびコンタクトエッチングストップ層５３にコンタクト孔５５が形成される。この際、ドライエッチングガスと層間絶縁膜５４の構成材料との反応により有機系のエッチング堆積物５６が生成し、コンタクト孔５５の内面に付着する。
続いて、図５（ｃ）に示すように、プラズマを用いたアッシングおよび硫酸・過酸化水素混合薬液により、レジストパターン５５ｂおよびエッチング堆積物５６が除去される。この際、コンタクト孔５５の底面に露出したニッケルシリサイド層５２上にはシリコン酸化膜およびニッケル酸化膜からなる自然酸化膜５７が５〜６ｎｍ程度の膜厚で形成される。当該自然酸化膜５７は、図５（ｄ）に示すように、Ａｒスパッタエッチング法もしくはＮＦ3によるケミカルエッチング法により除去される。その後、図５（ｅ）に示すように、コンタクト孔５５の底面および側面を含めて、Ｔｉを密着層としてＷを埋め込んだコンタクトプラグ５８が形成される。
特開２００７−２１４５３８号公報
上述のように、従来のコンタクトプラグ形成方法において、図５（ｄ）に示す自然酸化膜除去工程には、Ａｒスパッタエッチング法およびＮＦ3によるケミカルエッチング法を用いることが知られている。
しかしながら、Ａｒスパッタエッチング法を使用した場合、コンタクト孔５５の直径の微細化および高アスペクト比化によりコンタクト孔５５内下部へのＡｒイオンの入射確率が減少する。そのため、自然酸化膜５７の除去効率が低下し、５ｎｍ程度の自然酸化膜５７であっても、当該自然酸化膜５７の除去が困難になる。Ａｒスパッタエッチングによる処理時間を増大させることにより、自然酸化膜５７の除去量を増大させることができる。しかしながら、処理時間を増大させると、コンタクト孔５５の上部側壁を構成する層間絶縁膜５４の除去量が増大し、コンタクト孔５５の形状も変動してしまう。すなわち、Ａｒスパッタエッチングがコンタクト孔５５周辺部の加工形状に影響を及ぼさない範囲内で、自然酸化膜５７を除去することができず、コンタクト抵抗ばらつきが増大するという課題があった。ここでＮｉの比抵抗が６．８μΩｃｍに対してＮｉＯはほとんど絶縁物である。
一方、ＮＦ3を用いたケミカルエッチング法を使用した場合、自然酸化膜５７とシリコン酸化膜からなる層間絶縁膜５４も同時にエッチングされる。また、当該エッチングは等方的に進行するため、層間絶縁膜５４の水平面（上面）のみならず、コンタクト孔５５の側壁もエッチングされる。したがって、膜厚が５ｎｍの自然酸化膜５７を除去すると、コンタクト孔５５の側壁も横方向に５ｎｍエッチングされ、コンタクト孔５５の直径が１０ｎｍ拡大することになる。その結果、５０ｎｍ程度の微細コンタクト孔の形状寸法を安定させつつ、自然酸化膜５７を除去することが困難であるという課題があった。
本発明は上記従来の事情を鑑みて提案されたものであり、微細コンタクト孔の形状寸法を安定させつつ、コンタクト抵抗ばらつきを低減することができる、半導体装置およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、以下の技術的手段を採用している。まず、本発明に係る半導体装置は、半導体基板上に形成された金属シリサイド層と、前記金属シリサイド層上に形成された層間絶縁膜と、前記層間絶縁膜に形成された前記金属シリサイド層まで到達するコンタクト孔と、前記コンタクト孔内に埋め込まれた導電材料とを備えた半導体装置を前提としている。そして、本発明に係る半導体装置は、金属シリサイド層表面部の、少なくともコンタクト孔底面外周から一定の距離内にある領域に、金属シリサイド窒化層を備えたことを特徴とする。
当該構造は、コンタクト孔底面として、表面部が窒化された金属シリサイド層が露出した状態で、アッシング、薬液洗浄等を行い、その後にコンタクト孔底面に形成された酸化膜を除去した結果として形成される。例えば、コンタクト孔底面の酸化膜除去の際に、自然酸化膜とともに金属シリサイド窒化層が完全に除去された場合、コンタクト孔底面は金属シリサイド層で構成されることになる。また、コンタクト孔底面の金属シリサイド窒化層が完全に除去されなかった場合、コンタクト孔の底面領域の表面部には金属シリサイド窒化層が残存することになる。いずれの場合であっても、コンタクト孔内部のアッシングの際に、コンタクト孔底面に露出する金属シリサイドの表面に金属シリサイド窒化層が存在するため、アッシング中にコンタクト孔底面に形成される酸化膜の膜厚を従来に比べて低減される。その結果、当該酸化膜の除去を容易に行うことができ、低コンタクト抵抗のコンタクト構造を安定して形成することが可能となる。
一方、他の観点では、本発明は半導体装置の製造方法を提供することもできる。すなわち、本発明に係る半導体装置の製造方法では、まず、半導体基板上に金属シリサイド層が形成される。次いで、金属シリサイド層の表面部を金属シリサイド窒化層にする処理が行われる。当該処理がなされた金属シリサイド層の上層に層間絶縁膜が形成される。そして、当該層間絶縁膜にコンタクト孔が開口される。このとき、コンタクト孔の底面には、前記金属シリサイド層が露出する。
上記コンタクト孔を開口する工程は、例えば、層間絶縁膜上に形成したレジスト膜からなるパターンをマスクとしてドライエッチングにより選択的に前記層間絶縁膜を除去する処理とすることができる。この場合、レジスト膜およびドライエッチングによるエッチング堆積物は、少なくとも酸素を含むプラズマおよび酸化性の薬液を用いて除去される。
また、本発明に係る他の半導体装置の製造方法では、まず、半導体基板上に金属シリサイド層が形成される。次いで、金属シリサイド層の上層に層間絶縁膜が形成される。当該層間絶縁膜にコンタクト孔が開口される。このとき、当該コンタクト孔の底面に金属シリサイド層が露出する。そして、コンタクト孔の底面に露出した金属シリサイド層の表面部を金属シリサイド窒化層にする処理が行われる。
上記コンタクト孔を開口する工程は、例えば、層間絶縁膜上に形成したレジスト膜からなるパターンをマスクとしてドライエッチングにより選択的に前記層間絶縁膜を除去する処理とすることができる。この場合、金属シリサイド層の表面部を金属シリサイド窒化層にする処理が行われた後、レジスト膜およびドライエッチングによるエッチング堆積物が、少なくとも酸素を含むプラズマおよび酸化性の薬液を用いて除去される。
また、以上の製造方法において、上記レジスト膜および上記エッチング堆積物を除去する工程の後、コンタクト孔の底面をスパッタエッチングする工程と、当該コンタクト孔の内部に導電材料を埋め込む工程とをさらに含むことができる。
なお、以上の半導体装置および半導体装置の製造方法は、金属シリサイドを構成する金属がニッケルを含有する場合に好適である。また、金属シリサイド窒化層中の窒素濃度は１Ｅ１８ａｔｏｍｓ／ｃｍ3以上、かつ１Ｅ２１ａｔｏｍｓ／ｃｍ3以下であることが好ましい。
また、金属シリサイド層の表面部を金属シリサイド窒化層にする処理は、例えば、金属シリサイド層を窒素プラズマに曝す処理、金属シリサイド層に窒素イオンをイオン注入する処理、金属シリサイド層を窒素雰囲気下での加熱する処理等により実現することができる。
本発明では、半導体基板上にニッケル等を含む金属シリサイド層の最表面の窒化により、金属シリサイド層中に存在するシリコンのダングリングボンドに窒素が結合するため、金属シリサイド層中への酸素の拡散を抑制することができる。その結果、金属シリサイド層の酸化を抑制することができ、当該酸化に起因するコンタクト抵抗の増大を低減することができる。したがって、コンタクト抵抗を増大させることなく安定して微細なコンタクト構造を形成することができる。
以下、本発明の一実施形態に係る半導体装置について図面を参照しながら説明する。以下の実施形態では、金属シリサイド層がニッケルシリサイドからなる事例により本発明を具体化している。
図１は、本発明の第１の実施形態における半導体装置のコンタクト部の断面構造を示す概略図である。図１に示すように、本実施形態の半導体装置は、半導体基板（シリコン基板）１１上にニッケルシリサイド層１２が約２０ｎｍ程度の膜厚で形成されている。当該ニッケルシリサイド層１２の最表面１２ａは、窒素がニッケルシリサイド層１２中のＳｉと結合し、シリコン原子のダングリングボンドを終端している。また、このように窒化したニッケルシリサイド１２ａ（以下、ニッケルシリサイド窒化層１２ａという。）の上層には、シリコン窒化膜からなるコンタクトエッチングストップ層１３、およびシリコン酸化膜からなる層間絶縁膜１４が形成されている。
層間絶縁膜１４には、ニッケルシリサイド層１２の表面上に開口を有するコンタクト孔１５が形成されている。コンタクト孔１５の内部には、ニッケルシリサイド層１２と電気的に接続するため、ＴｉとＴｉＮを下層から順に積層した積層膜を密着層としてＣＶＤ（Chemical Vapor Deposition）法によりＷを埋め込んだコンタクトプラグ１８が形成されている。
次に、図１に示したコンタクト孔１５を有する半導体装置の製造方法について図面を参照しながら説明する。図２は、本実施形態に係る半導体装置の製造過程を示す工程断面図である。図２において、図２（ａ）は半導体基板上にニッケルシリサイド層を形成する工程を示している。図２（ｂ）はニッケルシリサイド層の表面部を窒素プラズマで窒化する工程を示している。図２（ｃ）はニッケルシリサイド窒化層の上層に層間絶縁膜を形成する工程を示している。図２（ｄ）はリソグラフィーにより、レジスト膜からなるエッチングマスクのパターニング後、ドライエッチングによりコンタクト孔を形成する工程を示している。図２（ｅ）は、レジスト膜などのアッシング、および薬液洗浄によりコンタクト孔のエッチング堆積物を除去する工程を示している。図２（ｆ）はＡｒスパッタエッチングによりニッケルシリサイド層上の自然酸化膜を除去する工程を示している。図２（ｇ）はコンタクト孔にＷプラグを形成する工程を示している。
本実施形態に係る半導体装置の製造方法では、まず、図２（ａ）に示すように、半導体基板（シリコン基板）１１上にニッケルシリサイド層１２が形成される。当該ニッケルシリサイド層１２は、例えば、半導体基板１１の表面部に形成された不純物領域の表面に形成される。なお、よく知られているように、ニッケルシリサイド層１２は、半導体基板上にニッケル膜を堆積し、所定の熱処理を実施することで形成できる。
次いで、図２（ｂ）に示すように、ニッケルシリサイド層１２の表面に対して、窒素プラズマ処理が実施される。当該窒素プラズマ処理により、ニッケルシリサイド層１２の表面が窒化され、ニッケルシリサイド層１２の表面部にニッケルシリサイド窒化層１２ａが形成される。この窒化処理（窒素プラズマ処理）は、例えば、並行平板型の高周波電力印加電極を有するプラズマ処理装置を用いて実施することができる。この場合、処理条件は、例えば、プラズマ励起用の高周波電力を、周波数１３．５６ｋＨｚ、ＲＦ電力１０００Ｗ、処理室内に導入するＮ2流量を５００ｓｃｃｍ（standard cc per minute）、処理室内の圧力を５Ｐａ、半導体基板温度あるいは基板設置する側の電極温度を２０℃、ニッケルシリサイド層１２を窒素プラズマに曝す窒化時間を３０ｓｅｃとすることができる。なお、プラズマ励起用の高周波電力の周波数は、１３．５６ｋＨｚに限らず２．４５ＧＨｚのマイクロ波電源等いずれの周波数を用いても同様の効果を得ることができる。また、基板温度は、特に限定されるものではなく、０〜１００℃であれば十分にニッケルシリサイド層の表面を窒化することができる。また、窒素プラズマ中に含まれる窒素イオンの平均自由工程が大きいと、窒素イオンが効率よく電界で加速しニッケルシリサイド層に打ち込まれるため、比較的低圧（０．１〜２００Ｐａ）でのプラズマ処理が望ましい。
続いて、図２（ｃ）に示すように、ニッケルシリサイド窒化層１２ａの上層にシリコン窒化膜からなるコンタクトエッチングストップ層１３、シリコン酸化膜からなる層間絶縁膜１４が下層から順に形成される。シリコン窒化膜の堆積には、例えば、プラズマＣＶＤ法を用いることができる。この場合、処理条件は、例えば、処理室に導入するプロセスガスを、ＳｉＨ4流量５０ｓｃｃｍ、ＮＨ3流量５００ｓｃｃｍ、Ｎ2流量５００ｓｃｃｍとし、ＲＦ電力を１００Ｗ、処理室内圧力を１０００Ｐａ、基板温度を３００℃とすることができる。また、シリコン酸化膜の堆積には、熱ＣＶＤ法を用いることができる。この場合、処理条件は、例えば、処理室内に導入するプロセスガスを、ＴＥＳＯ（Tetra Ethyl Ortho Silicate）流量２５００ｍｇ／ｍｉｎ、Ｏ3流量１００００ｓｃｃｍとし、処理室内圧力を６００Ｔｏｒｒ（８０ｋＰａ）、基板温度を４００℃とすることができる。
続いて、図２（ｄ）に示すように、開口部１５ａを有するレジストパターン１５ｂがリソグラフィー技術を適用して形成された後、レジストパターン１５ｂをマスクとして層間絶縁膜１４とコンタクトエッチングストップ層１３をドライエッチングにより開口し、コンタクト孔１５を形成する。このとき、コンタクト孔１５の底面として、ニッケルシリサイド窒化層１２ａ表面が露出する。当該コンタクト孔１５は、例えば、並行平板型のプラズマエッチング装置を用いて形成することができる。この場合、ドライエッチング条件は、例えば、ＲＦ電力を１０００Ｗ、処理室内圧力を５Ｐａ、処理室に導入するＣ5Ｆ8およびＯ2の流量をそれぞれ１５ｓｃｃｍとすることができる。この際、フロロカーボン系の有機物であるエッチング堆積物１６が生成し、コンタクト孔１５内に付着、堆積する。
次に、図２（ｅ）に示すように、酸素プラズマあるいは酸素を含むプラズマを用いてアッシング処理し、さらに高温の硫酸＋過酸化水素混合液により、レジストパターン１５ｂおよびエッチング堆積物１６が除去される。この際、アッシング工程と混合液（酸化性薬液）による除去工程によりニッケルシリサイド窒化層１２ａ上にはシリコン酸化膜およびニッケル酸化膜からなる自然酸化膜１７が微量（１〜２ｎｍ程度）形成された状態となる。
次に、図２（ｆ）に示すように、Ａｒスパッタエッチング法により自然酸化膜１７が除去される。この際、本実施形態によればニッケルシリサイド層１２上の自然酸化膜１７は１〜２ｎｍ程度と極めて微量にしか成長していないため、Ａｒスパッタエッチング法でも、コンタクト孔１５周辺部の加工形状に影響を及ぼさない範囲内で、十分に除去することが可能である。なお、ニッケルシリサイド窒化層１２ａの膜厚に依存するが、当該自然酸化膜１７を除去する際に、ニッケルシリサイド窒化層１２ａが完全に除去されてもよい。また、ニッケルシリサイド窒化層１２ａの一部が残存してもよい。ニッケルシリサイド窒化層１２ａはニッケルシリサイド層１２と同等の抵抗を有しているため、コンタクト抵抗がばらつくことがない。
次に図２（ｇ）に示すように、コンタクト孔１５の底面および側面を含めて、ＴｉとＴｉＮを下層から順に積層した膜を密着層として形成し、さらにＣＶＤ法によりＷを埋め込んだコンタクトプラグ１８が形成される。このとき、Ａｒスパッタエッチング工程からコンタクトプラグ用Ｗ形成工程までは大気解放せずに少なくとも真空に近い減圧状態の環境を維持して連続的に処理を行う。
本実施形態によると、従来の方法と比較してニッケルシリサイド層１２表面部の酸化を抑制することができる。したがって、ニッケルシリサイド層１２とコンタクトプラグ１８間に絶縁物であるシリコン酸化膜およびニッケル酸化膜がＴｉ／ＴｉＮ積層膜形成の直前には残存しないため、容易にオーミックコンタクトを得ることができる。
ここで、ニッケルシリサイド窒化層１２ａについてさらに説明する。図３は、ニッケルシリサイド層１２の最表面から半導体基板１１にかけての深さ方向の元素分析結果を示す図である。図３では、酸素および窒素のプロファイルを示している。図３において、実線３１、３２が本実施形態の構造に対応する結果であり、破線４１、４２が従来構造に対応する結果である。なお、実線３１および破線４１が酸素の分布であり、実線３２および破線４２が窒素の分布である。当該元素分析に用いた試料は、以上に説明したコンタクト孔形成、レジスト膜除去、エッチング堆積物除去までの工程を経て作成されたものであり、密着層およびＷプラグは形成されていない。
図３から、従来構造ではニッケルシリサイド表面には酸素のピークが多く存在しており、窒素のピークは存在しないことが理解できる。一方、本実施形態の構造では、ニッケルシリサイド表面に窒素が存在し、表面の酸素ピークが減少していることが理解できる。すなわち、本実施形態の構造では、ニッケルシリサイド層の酸化を従来構造に比べて抑制することができている。
これはニッケルシリサイド層１２中に存在しているシリコン原子のダングリングボンドと窒素とが結合してダングリングボンドが終端されるため、ニッケルシリサイド層１２中への酸素の拡散が防止される結果、ニッケルシリサイド層１２の酸化が抑制されると考えられる。これまでの実験結果から、ニッケルシリサイド窒化層１２ａの膜厚は、数原子層かつニッケルシリサイド窒化層１２ａ中のＮ濃度は１Ｅ１８ａｔｏｍｓ／ｃｍ3以上、１Ｅ２１ａｔｏｍｓ／ｃｍ3以下とすることが望ましい。この範囲の窒素濃度にすることによって４０ｎｍ以上の直径を有するコンタクト孔において、高速ＣＭＯＳ半導体集積回路特性を十分満足するコンタクト抵抗を安定して得ることができる。
図４は、本実施形態の構造と従来構造とのコンタクト抵抗ばらつきを比較した図である。図４において横軸はコンタクト抵抗に対応し、縦軸は累積度数に対応する。また、図４中に丸印で示すデータが本実施形態の構造のコンタクト抵抗であり、矩形で示すデータが従来構造のコンタクト抵抗である。
図４から理解できるように、従来構造ではコンタクト抵抗は高抵抗側にばらつきが大きいのに対し、本実施形態の構造によれば、累積度数が１になるコンタクト抵抗値では８５％程度、累積度数が０．５（中央値）になるコンタクト抵抗値では５０％程度、従来構造に比べてコンタクト抵抗が低減している。したがって、本実施形態の構造によれば、低抵抗域で安定したコンタクト抵抗が実現できることがわかる。
以上説明したように、本発明によると、ニッケルシリサイド層の最表面が窒化され、ニッケルシリサイド層の酸化を抑制することができる。したがって、ニッケルシリサイド層とコンタクトプラグの密着層間に介在する絶縁物であるシリコン酸化膜およびニッケル酸化膜の残留を防止できるため、容易に低抵抗なオーミックコンタクトを得ることができる。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の技術的思想を逸脱しない範囲において、種々の変形および応用が可能である。例えば、上記では、ニッケルシリサイド層形成直後に、ニッケルシリサイド層に窒素プラズマ処理を行うことで表面の窒化を実現したが、これに代えて、図２（ｄ）に示すコンタクト孔開口直後であって、酸素プラズマによるアッシングおよび硫酸＋過酸化水素水混合液などの酸化性薬液によるにレジスト膜、エッチング堆積物除去前に、ニッケルシリサイド層に窒素プラズマ処理を行っても同様の結果を得ることができる。この場合、窒素プラズマ処理によってコンタクト孔底面エッジからニッケルシリサイド層中を横方向に窒素がわずかに拡散する。したがって、完成した半導体装置のコンタクト孔底面の外周から一定の距離内にある領域にニッケルシリサイド窒化層１２ａが存在するようになる。特に、コンタクト孔底面に露出したニッケルシリサイド窒化層が完全にエッチング除去された場合には、コンタクト孔底面の外周から一定の距離内にある領域のみにニッケルシリサイド窒化層１２ａが存在するようになる。
また、ニッケルシリサイド層の表面窒化は、プラズマ処理法による表面窒化に限らず、窒素または窒素を含むイオンによるイオン注入、窒素または窒素を含む雰囲気での熱処理においても同様の効果が得られる。加えて、金属シリサイド層を構成する金属は、ニッケルに限らず他の金属であってもよい。
本発明は、ニッケル等を含む金属シリサイド層上に、低抵抗なコンタクト構造を安定して形成することができ半導体装置およびその製造方法として有用である。
１１ 半導体基板
１２ ニッケルシリサイド層（金属シリサイド層）
１２ａ ニッケルシリサイド窒化層（金属シリサイド窒化層）
１３ コンタクトエッチングストップ層
１４ 層間絶縁膜
１５ コンタクト孔
１５ａ 開口部
１５ｂ レジストパターン
１６ エッチング堆積物
１７ 自然酸化膜
１８ コンタクトプラグ
５１ 半導体基板
５２ 金属シリサイド層
５３ コンタクトエッチングストップ層
５４ 層間絶縁膜
５５ コンタクト孔
５５ａ 開口部
５５ｂ レジストパターン
５６ エッチング堆積物
５７ 自然酸化膜
５８ コンタクトプラグ
１２ ニッケルシリサイド層（金属シリサイド層）
１２ａ ニッケルシリサイド窒化層（金属シリサイド窒化層）
１３ コンタクトエッチングストップ層
１４ 層間絶縁膜
１５ コンタクト孔
１５ａ 開口部
１５ｂ レジストパターン
１６ エッチング堆積物
１７ 自然酸化膜
１８ コンタクトプラグ
５１ 半導体基板
５２ 金属シリサイド層
５３ コンタクトエッチングストップ層
５４ 層間絶縁膜
５５ コンタクト孔
５５ａ 開口部
５５ｂ レジストパターン
５６ エッチング堆積物
５７ 自然酸化膜
５８ コンタクトプラグ
Claims (13)
- 半導体基板上に形成された金属シリサイド層と、前記金属シリサイド層上に形成された層間絶縁膜と、前記層間絶縁膜に形成された、前記金属シリサイド層まで到達するコンタクト孔と、前記コンタクト孔内に埋め込まれた導電材料とを備えた半導体装置であって、
前記金属シリサイド層表面部の、少なくとも前記コンタクト孔底面の外周から一定の距離内にある領域に、金属シリサイド窒化層を備えたことを特徴とする半導体装置。 - 前記金属シリサイド層の前記コンタクト孔の底面領域において、その表面部が金属シリサイド窒化層を備える、請求項１記載の半導体装置。
- 前記金属シリサイド層を構成する金属がニッケルを含有する、請求項１または２記載の半導体装置。
- 前記金属シリサイド窒化層中の窒素濃度が、１Ｅ１８ａｔｏｍｓ／ｃｍ3以上、かつ１Ｅ２１ａｔｏｍｓ／ｃｍ3以下である請求項１から３のいずれか１項に記載の半導体装置。
- 半導体基板上に金属シリサイド層を形成する工程と、
前記金属シリサイド層の表面部を金属シリサイド窒化層にする処理を行う工程と、
前記処理がなされた前記金属シリサイド層の上層に層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクト孔を開口し、当該コンタクト孔の底面に前記金属シリサイド層を露出させる工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記コンタクト孔を開口する工程が、前記層間絶縁膜上に形成したレジスト膜からなるパターンをマスクとしてドライエッチングにより選択的に前記層間絶縁膜を除去する工程であり、
前記レジスト膜および前記ドライエッチングによるエッチング堆積物を、少なくとも酸素を含むプラズマおよび酸化性の薬液を用いて除去する工程をさらに含む、請求項５記載の半導体装置の製造方法。 - 半導体基板上に金属シリサイド層を形成する工程と、
前記金属シリサイド層の上層に層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクト孔を開口し、当該コンタクト孔の底面に前記金属シリサイド層を露出させる工程と、
前記コンタクト孔の底面に露出した前記金属シリサイド層の表面部を金属シリサイド窒化層にする処理を行う工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記コンタクト孔を開口する工程が、前記層間絶縁膜上に形成したレジスト膜からなるパターンをマスクとしてドライエッチングにより選択的に前記層間絶縁膜を除去する工程であり、
前記金属シリサイド層の表面部を金属シリサイド窒化層にする処理を行う工程の後、前記レジスト膜および前記ドライエッチングによるエッチング堆積物を、少なくとも酸素を含むプラズマおよび酸化性の薬液を用いて除去する工程をさらに含む、請求項７記載の半導体装置の製造方法。 - 前記レジスト膜および前記エッチング堆積物を除去する工程の後、
前記コンタクト孔の底面をスパッタエッチングする工程と、
前記コンタクト孔の内部に導電材料を埋め込む工程と、
をさらに含む、請求項６または８記載の半導体装置の製造方法。 - 前記金属シリサイドを構成する金属がニッケルを含有する、請求項５から９のいずれか１項に記載の半導体装置の製造方法。
- 前記金属シリサイド層の表面部を金属シリサイド窒化層にする処理が、前記金属シリサイド層を窒素プラズマに曝す処理である、請求項５から１０のいずれか１項に記載の半導体装置の製造方法。
- 前記金属シリサイド層の表面部を金属シリサイド窒化層にする処理が、前記金属シリサイド層に窒素イオンをイオン注入する処理である、請求項５から１０のいずれか１項に記載の半導体装置の製造方法。
- 前記金属シリサイド層の表面部を金属シリサイド窒化層にする処理が、前記金属シリサイド層を窒素雰囲気下で加熱する処理である、請求項５から１０のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008106487A JP2009259996A (ja) | 2008-04-16 | 2008-04-16 | 半導体装置およびその製造方法 |
| US12/415,154 US20090261478A1 (en) | 2008-04-16 | 2009-03-31 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008106487A JP2009259996A (ja) | 2008-04-16 | 2008-04-16 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009259996A true JP2009259996A (ja) | 2009-11-05 |
| JP2009259996A5 JP2009259996A5 (ja) | 2011-04-07 |
Family
ID=41200439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008106487A Withdrawn JP2009259996A (ja) | 2008-04-16 | 2008-04-16 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090261478A1 (ja) |
| JP (1) | JP2009259996A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10504834B2 (en) | 2018-03-01 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact structure and the method of forming the same |
| CN110211921B (zh) * | 2019-05-23 | 2021-08-10 | 上海华力集成电路制造有限公司 | 接触孔的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187120A (en) * | 1992-08-24 | 1993-02-16 | Hewlett-Packard Company | Selective deposition of metal on metal nitride to form interconnect |
| US5652180A (en) * | 1993-06-28 | 1997-07-29 | Kawasaki Steel Corporation | Method of manufacturing semiconductor device with contact structure |
| JPH09153616A (ja) * | 1995-09-28 | 1997-06-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100982420B1 (ko) * | 2003-09-30 | 2010-09-15 | 삼성전자주식회사 | 실리사이드 박막을 갖는 반도체 소자 및 그 제조 방법 |
| US7160800B2 (en) * | 2005-01-07 | 2007-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decreasing metal-silicide oxidation during wafer queue time |
-
2008
- 2008-04-16 JP JP2008106487A patent/JP2009259996A/ja not_active Withdrawn
-
2009
- 2009-03-31 US US12/415,154 patent/US20090261478A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20090261478A1 (en) | 2009-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI779063B (zh) | 半導體結構與其形成方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| TWI446486B (zh) | 在介電質層中產生氣隙以減少ｒｃ延遲之方法與設備 | |
| JP4819566B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011009636A (ja) | ビアホールの形成方法 | |
| JPWO2009107205A1 (ja) | 半導体装置及びその製造方法 | |
| TW201929059A (zh) | 用於可控制的金屬以及阻障物-襯墊凹部的方法 | |
| JP2007096002A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW201901760A (zh) | 製造半導體結構之方法 | |
| JP2000252278A (ja) | 半導体装置およびその製造方法 | |
| JP2009259996A (ja) | 半導体装置およびその製造方法 | |
| JPWO2008117430A1 (ja) | 半導体装置の製造方法、半導体装置 | |
| TWI235455B (en) | Method for manufacturing semiconductor device | |
| TW462084B (en) | Etching method for insulating film and formation method for wiring layer | |
| JP2011014699A (ja) | 半導体装置の製造方法 | |
| JP2705621B2 (ja) | 半導体装置の製造方法 | |
| JP2008305921A (ja) | 半導体装置及びその製造方法 | |
| CN104701242B (zh) | 接触孔的刻蚀方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| US6335282B1 (en) | Method of forming a titanium comprising layer and method of forming a conductive silicide contact | |
| JPH10270381A (ja) | 半導体装置の製造方法 | |
| US6911374B2 (en) | Fabrication method for shallow trench isolation region | |
| US7312150B2 (en) | Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same | |
| JP2004522315A (ja) | 半導体構造 | |
| JP3998937B2 (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110218 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110906 |