JPH04340712A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04340712A JPH04340712A JP11318391A JP11318391A JPH04340712A JP H04340712 A JPH04340712 A JP H04340712A JP 11318391 A JP11318391 A JP 11318391A JP 11318391 A JP11318391 A JP 11318391A JP H04340712 A JPH04340712 A JP H04340712A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- tin
- contact
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 238000003746 solid phase reaction Methods 0.000 claims abstract description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 21
- QYEXBYZXHDUPRC-UHFFFAOYSA-N B#[Ti]#B Chemical group B#[Ti]#B QYEXBYZXHDUPRC-UHFFFAOYSA-N 0.000 claims description 11
- 229910033181 TiB2 Inorganic materials 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 abstract description 19
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 238000005121 nitriding Methods 0.000 abstract 1
- 230000001131 transforming effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 72
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 23
- 239000010936 titanium Substances 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910008479 TiSi2 Inorganic materials 0.000 description 8
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical class [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
、特に半導体素子のコンタクト形成方法に関するもので
ある。
、特に半導体素子のコンタクト形成方法に関するもので
ある。
【０００２】
【従来の技術】半導体素子の各導電層間にＡｌ配線を行
う場合コンタクト部での接合方法としては露出したＳｉ
基板上の高濃度拡散層に直接Ｓｉを含有したスパッタＡ
ｌ膜を被覆する方法が従来一般的である。しかし、この
方法によるコンタクトは、接合形成後のデバイス形成や
使用条件による熱履歴によってＳｉ基板中へのＡｌの進
入（スパイク）や、接合界面での高抵抗なＳｉ塊の析出
によって、特性が劣化することが問題になっている。
う場合コンタクト部での接合方法としては露出したＳｉ
基板上の高濃度拡散層に直接Ｓｉを含有したスパッタＡ
ｌ膜を被覆する方法が従来一般的である。しかし、この
方法によるコンタクトは、接合形成後のデバイス形成や
使用条件による熱履歴によってＳｉ基板中へのＡｌの進
入（スパイク）や、接合界面での高抵抗なＳｉ塊の析出
によって、特性が劣化することが問題になっている。
【０００３】図２は、この問題を解決するために検討さ
れている高濃度拡散層とＡｌ膜との間に、夫々からのＡ
ｌ及びＳｉの拡散防止のための第２の金属膜（バリア金
属膜）を形成する方法を示す工程図である。
れている高濃度拡散層とＡｌ膜との間に、夫々からのＡ
ｌ及びＳｉの拡散防止のための第２の金属膜（バリア金
属膜）を形成する方法を示す工程図である。
【０００４】図２において、まず（ａ）に示すようにシ
リコン基板１において素子分離絶縁膜２により限定され
る高濃度拡散層３の上に形成された中間絶縁層４にコン
タクトホールを形成して拡散層３の必要部分を露出した
状態で図２ａに示すように全面にＴｉ膜６を形成し、次
に図２ｂに示すように窒素ガス雰囲気中で短時間熱処理
を行ってこのＴｉ膜６を窒素ガスと反応させてＴｉＮ膜
６′を形成し、これをバリア金属膜とし、次に図２ｃに
示すようにＡｌ配線７を形成した後、このＡｌ配線７と
不要なバリア金属膜６′の部分とをエッチングして除去
し、図２ｄに示すようにＡｌ配線７を形成する。すなわ
ち、高濃度拡散層３とＡｌ膜７との間にバリア金属膜６
′を形成するものである。
リコン基板１において素子分離絶縁膜２により限定され
る高濃度拡散層３の上に形成された中間絶縁層４にコン
タクトホールを形成して拡散層３の必要部分を露出した
状態で図２ａに示すように全面にＴｉ膜６を形成し、次
に図２ｂに示すように窒素ガス雰囲気中で短時間熱処理
を行ってこのＴｉ膜６を窒素ガスと反応させてＴｉＮ膜
６′を形成し、これをバリア金属膜とし、次に図２ｃに
示すようにＡｌ配線７を形成した後、このＡｌ配線７と
不要なバリア金属膜６′の部分とをエッチングして除去
し、図２ｄに示すようにＡｌ配線７を形成する。すなわ
ち、高濃度拡散層３とＡｌ膜７との間にバリア金属膜６
′を形成するものである。
【０００５】しかしながらこの方法においては、図２ｂ
に示す段階における窒素ガス中での熱処理によるＴｉ膜
６からのＴｉＮ膜６′の形成と同時に、高濃度拡散層３
と、このＴｉ膜６との間でシリサイド化反応が生じ、Ｔ
ｉＳｉ２ 層８が形成されてしまう。
に示す段階における窒素ガス中での熱処理によるＴｉ膜
６からのＴｉＮ膜６′の形成と同時に、高濃度拡散層３
と、このＴｉ膜６との間でシリサイド化反応が生じ、Ｔ
ｉＳｉ２ 層８が形成されてしまう。
【０００６】このシリサイド層８はＴｉＮ膜６′と比較
するとＡｌ配線７からのＡｌの拡散あるいは高濃度拡散
層３からのＳｉの拡散を制御する能力が低い。それとは
別にシリサイド層８の形成では拡散層３へのＴｉの拡散
を促進し、シリサイド層８の膜厚が大きい程接合特性は
劣化する。図３はこの第２の金属膜６の形成の一例を示
しており、バリア金属膜として窒化チタン（ＴｉＮ）膜
を高濃度拡散層３とＡｌ膜７の間に形成するものである
。図４によりこの方法を簡単に説明する。
するとＡｌ配線７からのＡｌの拡散あるいは高濃度拡散
層３からのＳｉの拡散を制御する能力が低い。それとは
別にシリサイド層８の形成では拡散層３へのＴｉの拡散
を促進し、シリサイド層８の膜厚が大きい程接合特性は
劣化する。図３はこの第２の金属膜６の形成の一例を示
しており、バリア金属膜として窒化チタン（ＴｉＮ）膜
を高濃度拡散層３とＡｌ膜７の間に形成するものである
。図４によりこの方法を簡単に説明する。
【０００７】この高濃度拡散層上のＴｉＮ膜とＴｉＳｉ
２ 膜の形成は図３に示すように進行する。まず図３（
ａ）に示すようにシリコン層１上に形成されたＴｉ膜６
をＮ２ 雰囲気中で熱処理することにより図３ｂに示す
ようにその表面がＮ２ との反応により、ＴｉＮ膜６と
なる。
２ 膜の形成は図３に示すように進行する。まず図３（
ａ）に示すようにシリコン層１上に形成されたＴｉ膜６
をＮ２ 雰囲気中で熱処理することにより図３ｂに示す
ようにその表面がＮ２ との反応により、ＴｉＮ膜６と
なる。
【０００８】一方シリコン層１との界面ではシリコンと
Ｔｉの反応によりＴｉＳｉ２ 膜８となる。これらの反
応は図３（ｂ）に矢印で示すようにそれぞれ進行し、図
３（ｃ）に示すように、両者の反応に必要なＴｉ膜が全
て消費された時反応が終了する。
Ｔｉの反応によりＴｉＳｉ２ 膜８となる。これらの反
応は図３（ｂ）に矢印で示すようにそれぞれ進行し、図
３（ｃ）に示すように、両者の反応に必要なＴｉ膜が全
て消費された時反応が終了する。
【０００９】
【発明が解決しようとする課題】ＴｉＮ膜形成に必要な
熱処理条件においては、シリコン層とＴｉの反応は両者
が接している以上少からずＴｉＮ膜の形成と同時に起る
もので、ＴｉＮ膜の形成に有利な条件でもＴｉＮ膜厚以
上のＴｉＳｉ２ 膜が形成される。ＴｉＳｉ２ 膜は接
合深さが同じであれば一般に反応によって形成される膜
厚が大きい程接合特性を悪化させ易い。
熱処理条件においては、シリコン層とＴｉの反応は両者
が接している以上少からずＴｉＮ膜の形成と同時に起る
もので、ＴｉＮ膜の形成に有利な条件でもＴｉＮ膜厚以
上のＴｉＳｉ２ 膜が形成される。ＴｉＳｉ２ 膜は接
合深さが同じであれば一般に反応によって形成される膜
厚が大きい程接合特性を悪化させ易い。
【００１０】これにより結果としてＴｉＮ膜厚が制御さ
れることになり、Ａｌ，Ｓｉの拡散の阻止能力が左右さ
れる。
れることになり、Ａｌ，Ｓｉの拡散の阻止能力が左右さ
れる。
【００１１】つまり十分な厚さのＴｉＮ膜を形成しよう
とすればＴｉＳｉ２膜は厚くなり接合特性を劣化させる
ことになる。
とすればＴｉＳｉ２膜は厚くなり接合特性を劣化させる
ことになる。
【００１２】さらにここで仮にＴｉＳｉ２ 形成時Ｔｉ
の拡散に帰因する接合特性の劣化を形成条件の最適化に
より抑制できたとしても、ＴｉＮ膜厚を厚くする必要が
あり、図３（ａ）のように被覆性よくコンタクト内にＴ
ｉ膜を形成することが可能な最少のコンタクト開口径は
大きくなり、微細なコンタクトを有する素子の形成が実
現しにくくなる。
の拡散に帰因する接合特性の劣化を形成条件の最適化に
より抑制できたとしても、ＴｉＮ膜厚を厚くする必要が
あり、図３（ａ）のように被覆性よくコンタクト内にＴ
ｉ膜を形成することが可能な最少のコンタクト開口径は
大きくなり、微細なコンタクトを有する素子の形成が実
現しにくくなる。
【００１３】本発明は以上述べた金属膜の熱反応によっ
てコンタクトバリア金属を形成する際に同時に生じる金
属膜と下地基板との固相反応を阻止し、コンタクトバリ
ア金属を有するコンタクト構造をより安定的に得ること
を目的とする。
てコンタクトバリア金属を形成する際に同時に生じる金
属膜と下地基板との固相反応を阻止し、コンタクトバリ
ア金属を有するコンタクト構造をより安定的に得ること
を目的とする。
【００１４】
【課題を解決するための手段】この発明は半導体装置の
バリア金属膜を有するコンタクト形成方法のうち、バリ
ア金属膜を金属膜と雰囲気ガスとの熱反応によって形成
する場合において第２の導電性薄膜を下地基板と金属膜
との間に上記熱反応に先立って形成するようにしたもの
である。
バリア金属膜を有するコンタクト形成方法のうち、バリ
ア金属膜を金属膜と雰囲気ガスとの熱反応によって形成
する場合において第２の導電性薄膜を下地基板と金属膜
との間に上記熱反応に先立って形成するようにしたもの
である。
【００１５】
【作用】この第２の導電性薄膜の存在により、金属膜の
熱窒化が下地基板に及ぼす影響は制御され、下地基板に
生ずべきシリサイド層は発生しない。
熱窒化が下地基板に及ぼす影響は制御され、下地基板に
生ずべきシリサイド層は発生しない。
【００１６】
【実施例】図１は本発明による熱窒化によって得たＴｉ
Ｎバリア金属層を持つコンタクト形成方法の一実施例を
示す工程図である。
Ｎバリア金属層を持つコンタクト形成方法の一実施例を
示す工程図である。
【００１７】まず図１（ａ）に示すように、シリコン基
板１の素子分離絶縁膜２により限定された高濃度拡散層
３の必要領域をコンタクトホール形成によって露出させ
、その表面に厚さ約１００ÅのＴｉＢ２ 膜５をスパッ
タ堆積し、続いてこのＴｉＢ２ 膜５の全面に厚さ約５
００ÅのＴｉ膜６をスパッタ堆積する。
板１の素子分離絶縁膜２により限定された高濃度拡散層
３の必要領域をコンタクトホール形成によって露出させ
、その表面に厚さ約１００ÅのＴｉＢ２ 膜５をスパッ
タ堆積し、続いてこのＴｉＢ２ 膜５の全面に厚さ約５
００ÅのＴｉ膜６をスパッタ堆積する。
【００１８】その後図１（ｂ）に示すようにＮ２ 雰囲
気中で７００℃３０秒程度の短時間熱処理を行い、Ｔｉ
層を全て窒化しＴｉＮ膜７とする。このとき図１（ａ）
で被覆したＴｉＢ２ 膜は被覆時と変らず存在する。
気中で７００℃３０秒程度の短時間熱処理を行い、Ｔｉ
層を全て窒化しＴｉＮ膜７とする。このとき図１（ａ）
で被覆したＴｉＢ２ 膜は被覆時と変らず存在する。
【００１９】その後図１（ｃ）に示すように全面にＡｌ
膜を形成し、不要領域をホトリソエッチングによってＴ
ｉＮ，ＴｉＢ２ 膜とともにパターニングする。
膜を形成し、不要領域をホトリソエッチングによってＴ
ｉＮ，ＴｉＢ２ 膜とともにパターニングする。
【００２０】以上のようにＴｉ膜と基板Ｓｉとの反応は
ＴｉＢ２ 膜で阻止され被覆したＴｉ膜を全てＴｉＮ化
することができる。ＴｉＢ２ はＴｉＳｉ２ ，ＴｉＮ
に比べて熱的に安定で、しかもＴｉＮと同程度の導電性
を有するため、基本的なＴｉＮによるバリア金属を有す
るコンタクト構造を変化させることなく良好なコンタク
ト特性が得られ、また高濃度拡散層の接合を劣化するこ
ともない。
ＴｉＢ２ 膜で阻止され被覆したＴｉ膜を全てＴｉＮ化
することができる。ＴｉＢ２ はＴｉＳｉ２ ，ＴｉＮ
に比べて熱的に安定で、しかもＴｉＮと同程度の導電性
を有するため、基本的なＴｉＮによるバリア金属を有す
るコンタクト構造を変化させることなく良好なコンタク
ト特性が得られ、また高濃度拡散層の接合を劣化するこ
ともない。
【００２１】ここでＴｉＳｉ２ 反応を阻止するために
用いたＴｉＢ２ 膜は結果としてＴｉＮのバリア金属を
有するコンタクト構造を維持するものであればこれに限
らない。またＴｉＢ２ 膜はスパッタ被覆に限らずＣＶ
Ｄ等によって被覆してよい。
用いたＴｉＢ２ 膜は結果としてＴｉＮのバリア金属を
有するコンタクト構造を維持するものであればこれに限
らない。またＴｉＢ２ 膜はスパッタ被覆に限らずＣＶ
Ｄ等によって被覆してよい。
【００２２】さらにＴｉＢ２ 膜は１００Å程度が望ま
しいがＴｉＳｉ２ 反応を阻止あるいは十分に抑制でき
ればこの厚さに限らない。
しいがＴｉＳｉ２ 反応を阻止あるいは十分に抑制でき
ればこの厚さに限らない。
【００２３】また、Ａｌ膜は低抵抗な素子間配線のため
に用いているものであり、他の材料でもよい。
に用いているものであり、他の材料でもよい。
【００２４】
【発明の効果】以上述べたようにこの発明によれば従来
コンタクト領域に金属膜の熱反応により導入するバリア
金属の形成方法において金属膜と下地基板との反応に帰
因するバリア金属膜厚の制限や、接合特性の劣化や、そ
れによるリーク電流の増大をなくすことができ、従来よ
り拡散バリア性能の高いコンタクト構造を形成すること
が可能となる。
コンタクト領域に金属膜の熱反応により導入するバリア
金属の形成方法において金属膜と下地基板との反応に帰
因するバリア金属膜厚の制限や、接合特性の劣化や、そ
れによるリーク電流の増大をなくすことができ、従来よ
り拡散バリア性能の高いコンタクト構造を形成すること
が可能となる。
【００２５】また必要なＴｉＮ膜を得るために必要なＴ
ｉ膜厚は従来例より大幅に薄くてすむことになりより被
覆性よく目的の構造を得ることができるため形成可能な
コンタクト開口径がより小さくなる、という利点がある
。
ｉ膜厚は従来例より大幅に薄くてすむことになりより被
覆性よく目的の構造を得ることができるため形成可能な
コンタクト開口径がより小さくなる、という利点がある
。
【図１】本発明の一実施例を示す工程図である。
【図２】従来の第２の金属膜を有する構造を形成するた
めの工程図である。
めの工程図である。
【図３】図２の方法におけるシリサイド膜の形成を説明
する図である。
する図である。
１ シリコン基板
２ 素子分離絶縁膜
３ 高濃度拡散層
４ 中間絶縁層
５ ＴｉＢ２ 膜
６ Ｔｉ膜
６′ ＴｉＮ膜
７ Ａｌ膜
Claims (5)
- 【請求項１】 少くともその１部がシリコン半導体基
板表面と接するように形成された金属膜を気体との熱処
理反応によってバリア金属膜に変換する半導体記憶装置
の製造方法において上記金属膜の形成前に、上記半導体
基板表面に上記金属膜との間に第２の膜を形成し、その
上に形成される、上記金属膜と上記半導体基板表面との
固相反応を阻止或は抑制することを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記金属膜がＴｉ，前記気体がＮ２
，前記バリア金属膜がＴｉＮであり、そして前記第２の
膜がＴｉＢ２ であることを特徴とする請求項１の方法
。 - 【請求項３】 前記第２の膜の厚さは約１００Åであ
ることを特徴とする請求項１または２の方法。 - 【請求項４】 前記第２の膜はスパッタリングにより
形成されることを特徴とする請求項１または２の方法。 - 【請求項５】 前記第２の膜はＣＶＤにより形成され
ることを特徴とする請求項１または２の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11318391A JPH04340712A (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11318391A JPH04340712A (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340712A true JPH04340712A (ja) | 1992-11-27 |
Family
ID=14605660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11318391A Pending JPH04340712A (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340712A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253268A (ja) * | 2008-04-03 | 2009-10-29 | Samsung Electronics Co Ltd | 基板構造及びその形成方法 |
-
1991
- 1991-05-17 JP JP11318391A patent/JPH04340712A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253268A (ja) * | 2008-04-03 | 2009-10-29 | Samsung Electronics Co Ltd | 基板構造及びその形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5913145A (en) | Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| JPH11145474A (ja) | 半導体装置のゲート電極形成方法 | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| KR0174878B1 (ko) | 확산 장벽층 형성방법 | |
| JPH08181212A (ja) | 半導体装置およびその製造方法 | |
| KR100480582B1 (ko) | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 | |
| JPH04340712A (ja) | 半導体装置の製造方法 | |
| JP2908774B2 (ja) | 半導体素子のビットライン及びその製造方法 | |
| JP2848333B2 (ja) | 半導体装置の製造方法 | |
| JPH04320029A (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JP2554634B2 (ja) | 半導体装置の製造方法 | |
| JPH02308569A (ja) | 半導体装置およびその製造方法 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| KR19990006062A (ko) | 반도체 소자의 비트라인 및 그 제조방법 | |
| JP2616733B2 (ja) | 半導体装置の製造方法 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| KR0176197B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| JPH05160068A (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPH0471231A (ja) | 半導体素子の製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 |