JPH02308569A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要コ 半導体装置およびその製造方法に関し、低抵抗かつ熱的
に安定で、信頼性の高いメタル／シリコンコンタクト構
造を簡略化したセルファラインプロセスで提供すること
を目的とし、半導体基板とシリコンとのコンタクト構造
を有する半導体装置において、前記コンタクト構造が、
活性領域に対して、自己整合的に順次形成された高融点
金属または遷移金属のメタルシリサイド層とメタルナイ
トライド層からな２、配線金属が前記メタルナイトライ
ド層の表面の一部に被着される構成とし、また半導体基
板とシリコンとのコンタクト構造を有する半導体装置の
製造方法において、半導体基板の活性領域を形成するた
めの拡散をシリコン基板に対して選択的に行ない、かく
して選択的に形成された領域上に該領域と自己整合的に
高融点金属または遷移金属の層（以下、メタル層という
）を形成し、当該金属とＳＬの化合物中数も安定なシリ
サイド（以下、安定シリサイドという〉よりも金属モル
比率が多いシリサイド（以下、メタルリッチシリサイド
という）をメタル層と半導体基板との反応により生成し
、必要により前記メタルリッチ層の表面の未反応高融点
金属または遷移金属を除去し、窒素含有雰囲気内でメタ
ルリッチシリサイドを加熱を行なって、該メタルリッチ
シリサイドの実質的全部を安定シリサイドに変換すると
ともにメタルナイトライドを生成させ、かくして加熱処
理されたメタルリッチ層の一部を表出する電極窓を形成
し、電極窓内に配線金属を埋め込む構成とする。

［産業上の利用分野］ 本発明は半導体装置に関するものであ２、さらに詳しく
述べるならばメタル／シリコン−コンタクト構造を改良
した半導体装置、ならびにその製造方法に関する。

ＬＳＩなどの半導体装置においては、素子上にメタル／
シリコン−コンタクト部分が多く存在し、低抵抗かつ信
頼性の高いメタル／シリコン−コンタクト構造が求めら
れている。

従来のメタル／シリコン−コンタクト部分に於ては金属
配線材料とシリコン基板が直接接している場合が多く、
素子の微細化が進むにつれて、ステップカバレジの低下
によるコンタクト不良や、熱処理時のメタル／シリコン
の反応が問題となっている。ステップカバレジの問題は
ＶＬＳ　Ｉ製造技術（日経ＰＢ社、１９８９年１月１４
日発行、１版１刷）、第１７４頁〜第１７８頁に概説さ
れている。また拡散などの熱処理時にアルミニウムがシ
リコン基板と反応し、シリコン基板表面の拡散層を突き
抜けてしまう問題がある。

従来のポリＳｉ配線の代わりに低抵抗率のシリサイドを
不使用する提案も多くなされてお２、その一つによると
、ソース・トレイン領域にＴｉを全面被着した後、ラン
プ加熱によりＴｉをシリサイド（Ｔ　ｉ　Ｓ　ｉ　２）
化し、ゲート電極と自己整合的にソース・ドレインコン
タクト構造を作る方法が知られている。またソース・ド
レインへの電極部の開口を行ないＴ　ｉ　Ｓ　ｉ　２を
表出しな後、Ｎ２雰囲気で熱処理することによ２、Ｔｉ
　Ｓ　ｉ２の表面をＴｉＮ化し、Ａ　Ｑ　／　Ｔ　ｉ　
Ｎ　／　Ｔ　ｉ　Ｓ　ｉ　２のコンタクト構造を作るこ
とも知られている（Ｈ。

Ｋａｏｃｋｏ　　ｅｔ　　ａｌ　　ＩＥＥＥ　　Ｔｒａ
ａｓ、Ｅｌｅｃｔｒｏｏ　　Ｄｅｖｉｃｅｓ、　　ＥＤ
−３３＋１９８６＋、１７０２．）。ＴｉＮはＡρとＳ
ｌに対し相互反応を防止する極めてよいバリアメタルで
ある。

上述のように、半導体素子においてはコンタクト不良、
熱的安定性などが問題とな２、また、素子の微細化に伴
うセルファラインプロセスも重要な課題である。

このため、メタルシリサイド（ＴｉＳｉ□）やバリアメ
タル（ＴｉＮ）の使用が考案されてきた。しかしながら
、Ｔｉシリサイドは、Ｔ　ｉ　Ｓ　ｉ　＊の生成がＳｉ
表面形状に依存して不安定であ２、波状になったり層の
一部で下地Ｓｉが局部的に露出されるなどの問題がある
。

また、コンタクトホール開口後にＴｉＮを形成する場合
、安定なグイシリサイド（Ｔ　ｉ　Ｓ　ｉ　ｚ′）を窒
化するため過剰Ｓｉの析出などの問題が考えられる。

従って、本発明は低抵抗かつ熱的に安定で信頼性の高い
メタル／シリコンコンタクト構造を簡略化したセルファ
ラインプロセスで提供することを目的とする。

［課題を解決するための手段］ 本発明の第１は、半導体基板のシリコンとのコンタクト
構造を有する半導体装置において、前記コンタクト構造
が、活性領域に対して、自己整合的に順次形成された高
融点金属または遷移金属のメタルシリサイド層とメタル
ナイトライド層からな２、配線金属が前記メタルナイト
ライド層の表面の一部に被着されていることを特徴とす
る半導体装置であ２、 本発明の第２は、半導体基板のシリコンとのコンタクト
構造を有する半導体装置の製造方法において、半導体基
板の活性領域を形成するための拡散をシリコン基板に対
して選択的に行ない、かくして選択的に形成された領域
上に該領域と自己整合的に高融点金属または遷移金属の
Ｎ（以下、メタル層という）を形成し、当該金属とＳｉ
の化合物生鰻も安定なシリサイド（以下、安定シリサイ
ドという）よりも金属モル比率が多いシリサイド（以下
、メタルリッチシリサイドという）を前記メタル層と前
記半導体基板との反応により生成し、必要により前記メ
タルリッチ層の表面の未反応高融点金属または遷移金属
を除去し、窒素含有雰囲気内で前記メタルリッチシリサ
イドを加熱を行なって、該メタルリッチシリサイドの実
質的全部を前記安定シリサイドに変換するとともにメタ
ルナイトライドを生成させ、かくして加熱処理されたメ
タルリッチ層の一部を表出する電極窓を形成し、前記電
極窓内に配線金属を埋め込む工程を有することを特徴と
する半導体装置の製造方法である。

以下本発明の詳細な説明する。

本発明において活性領域とは、特に、ＭＯＳトランジス
タのソースまたはドレイン、バイポーラトランジスタの
ベース、コレクタもしくはエミッタの何れか１種以上で
ある。

また、遷移金属、高融点金属としては特に、Ｔｉ、Ｃｏ
、Ｗ、Ｎｉ、Ｍｏなどのシリサイドを作りうるち金属が
用いられ、またＰｔ、Ｐｄなとの貴金属であってシリサ
イドを作りうるちのが用いられる０本発明の第１におい
ては、従来のようにメタルナイトライドを電極窓内にの
み埋め込むものではなく、下地のメタルシリサイドの上
全体に被着することが特徴である。

本発明の第２においては、先ず、半導体基板の活性領域
を形成するための拡散を熱拡散もしくはイオン注入など
の通常の方法でシリコン基板に対して選択的に行ない、
かくして選択的に形成された領域上に該領域と自己整合
的に高融点金属または遷移金属の層（メタル層）を形成
する。このためには、イオン注入などのマスクをそのま
ま使用してスパッタ、蒸着またはマグネトロンスパッタ
などによる成膜を行なえばよい。当該メタルとＳｉの化
合物の種類は平衡状態図により定められ、またこれらの
化合物（シリサイド）の安定性は熱処理、耐熱性、抵抗
などにより定められる。

例えば、Ｔｉのシリサイドについては Ｔｉ、Ｓｉ、、ＴｉＳｉ、Ｔｉ５ｉｚなどの中で、Ｔ　
ｉ　Ｓ　２が安定であ２、Ｍｏの場合はＭｏ３Ｓｉ。

Ｍｏ、Ｓｉ、ＭＯＳｉ２などの中でＭＯＳｉ２が最も安
定であ２、ＣＯの場合はＣＯＳ　ｉ　２、Ｗの場合はｗ
ｓｉ２、Ｎｉの場合はＮｉＳｉ、Ｐｔの場合はＰｔＳｉ
、Ｐ’ｄの場合はＰｄ２Ｓｉが最も安定である。

これらの安定シリサイドよりも金属のモル比率が多いメ
タルリッチシリサイドをメタル層と半導体基板との反応
により生成する。上記したＴｉｑＳｉ３等のメタルリッ
チサイドはＴ　ｉ　Ｓ　ｉ　２等の安定シリサイドに比
べて低温で生成し、下地Ｓｉ基板上に一様な厚さの層と
して安定に生成される。必要により前記メタルリッチ層
の表面の未反応高融点金属酸なは遷移金属を除去する。

続いて、窒素含有雰囲気内でメタルリッチシリサイドを
加熱を行なって、メタルリッチシリサイドの実質的全部
を安定シリサイドに変換するとともにシリサイド上面に
安定シリサイドと同時にバリヤメタルのＴｉＮを生成さ
せる。

かくして生成したＴｉＮ層の一部を表出する電極窓を形
成し、電極窓内に配線金属を埋め込む、なお、ポリシリ
コンゲートＭＯＳトランジスタの製造方法に本発明を適
用する場合は前記自己整合的メタル層形成工程より前に
、ポリシリコンゲートを表出し、メタル層をポリシリコ
ンゲート上にも形成し、その後安定シリサイドおよびＴ
ｉＮの生成を前記ポリシリコンゲート上にても行ない、
かくしてポリシリコンゲート上に形成されたＴｉＮ層上
に配ａ金属を被着させることが好ましい。

［作用コ 本発明の第１において、活性領域と自己整合的に形成さ
れるＴｉＮの比抵抗は約２２μΩｃｍであ２、Ｔｉの安
定シリサイド（ＴｉＳｉｚ）の比抵抗は約１３μΩｃｍ
である。したがって、ＴｉＮ０比抵抗はＴｉＳｉ２と比
べてもそれ程大きくない。よって、このような比較的低
抵抗物質であるＴｉＮをＴｉ５ｉｚ層の上全体に被着す
ることによりメタル／シリコンコンタクトのシリーズ抵
抗を低抵抗化することができる。

本発明の第２において、一旦メタルリッチシリサイドを
形成後これをＮ含有雰囲気中で安定なシリサイドに変換
する。ＰＲえばＴｆの例について述べると、ＴｉＳｉ、
Ｔｉ、Ｓｔ３などのメタルリッチシリサイドは本発明に
よれば極く僅かにＴｉ、Ｎやメタルリッチシリサイドが
残ることはあるが、はぼ完全にＴｉ５Ｌのみのシリサイ
ド層とＴｉＮ層の２層構造からなるメタルコンタクトを
セルファラインで得ることができる。

ＴｆＳｆ、Ｔｉ５Ｓｉ３はＴ　ｉ　Ｓ　ｉ　２に比較し
て不安定であるから、メタルリッチシリサイド層全体が
容易に安定シリサイド（Ｔｉｓｉ２）に変化する。一方
、従来法のようにＴｉＳｉ、をＮ雰囲気中でＴｉＮに変
化させようとすると、反応条件が苛酷になりかつ、反応
の結果過剰シリコンの析出が起こったりして好ましくな
い。

以下、Ｔｉをメタルとして使用する場合について本発明
の詳細な説明する。

［実施例］ 第２図は、ポリＳｉゲートＭＯＳ）ランジスタを製造す
る工程において、ゲート形成およびソース・ドレイン拡
散が通常の方法で行なわれ、その後Ｔｉなどの遷移金属
あるいは高融点金属の被膜が形成された状態を示す。図
中、１はＳｉ基板、２はアイソレーション酸化膜、３は
拡散層、４はポリＳｉゲート、５はゲートＳｉＯ□膜、
６はＴｉ皮膜を示す、Ｔｉ皮膜はＤＣマグネトロンスパ
ッタによりＡｒガス、３ｍｍＴｏｒｒ、４ＫＷ（パワー
）の条件で厚み３００人〜２０００人に形成する。続い
てランプ加熱（ＲＴＡ：ｒａｐｉｄ　ｔｈｅｒｍａｌ　
ａＩｌｎｅａｌｉｎｇ）または抵抗加熱を用いてＮ２も
しくはＡｒ雰囲気で５５０’Ｃ以上、例えば６２５℃に
て３０秒間加熱を行なうと、Ｔｉ皮膜６とポリＳｉゲー
ト４の間で反応が起こ２、Ｔｉ５Ｓｉ、、ＴｉＳｉなど
のシリサイド層７，８（第３図）が形成される。加熱条
件によってＴｉ皮膜６が完全にシリサイド化しないで一
部未反応のまま残ることがある。また二つのアイソレー
ション酸化膜上のＴｉは未反応のまま残る。この未反応
Ｔｉ皮膜６“　（第３図）をＮＨ，ＯＨ十Ｈ２０□＋Ｈ
２０系の（１：１：３容量部）溶液でエツチングして除
去する。この結果、第４図に示すように、ＭＯＳトラン
ジスタの活性領域部でシリサイド層７．８が表出される
。

続いて、ＮＨ’、またはＮ２などの窒化性雰囲気中で熱
処理を行ないシソサイド層７．８と窒素を反応させる。

熱処理条件の例は例えばＮＨ１雰囲気中でのランプ加熱
の場合い５００℃以上、例えばｓｏｏ’ｃ、６０ｓｅｃ
である。

この熱処理の結果、次式のようにＴｉリッチシリサイド
がＮと反応し、シリサイド層７．８の表面にＴｉＮ層９
（第５図）とＴｉ５ｉｚに分解する。

２Ｔｉ５Ｓ　ｉ３＋７Ｎ→３ＴｉＳｉｚ＋７ＴｉＮ２Ｔ
ｉＳｉ　　＋　　Ｎ→　ＴｉＳｉ２＋　　ＴＩＮこの反
応はシリサイド層７．８の表面から進行するので、その
表面側の部分はＴｉＮ層、基板側の部分はＴ　ｉ　Ｓ　
ｉ　２の二層構造となる。

続いて、第１図に示すようにＭＯＳ）ランジスタを完成
する工程を行なう、１３はＰＳＧ、ＳｉＯ□等の絶縁膜
であ２、これに窓開き後電極金属の埋め込みを行なう、
１０はＴｉＮへの選択性を利用したＷの選択成長により
埋め込まれたタングステンである。選択成長は、ＷＦｂ
を１０ｃｃ／分、ＳｉＨ４を６ｃｃ／分の流量で反応管
内に流し、３５０℃、０．ＩＴｏｒｒの条件で行なわれ
る。成長速度は１５００人／ｍｉｎである。続いて、ア
ルミニウム配線１１を通常のスパッタ法により形成する
。

第６図はバイポーラトランジスタの実施例を示し、Ｂ、
Ｅ、Ｃはそれぞれベース、エミッタおよびコレクタを示
す。また、参照数字７．９．１０．１１は第１図〜第６
図と同様のプロセスで作られた同様の物質の皮膜であ２
、Ｂ、Ｅ、Ｃの添字により作製場所を示す。この実施例
ではペース、エミッタ、コレクタの全部に本発明に係る
Ｔｉ５ｉｚ／ＴｉＮコンタクトを形成しているが、必ず
しも全部に形成する必要はない。

［発明の効果］ 以上説明したように、本発明によれば低抵抗かつ熱的に
安定で信頼性の高いメタル／シリコンコンタクト構造を
セルファラインプロセスで形成することができ、素子の
Ｗｊ、、！ＩＢ化、高集積化にもお大きく寄与する。

【図面の簡単な説明】

第１図はＭＯＳトランジスタの実施例を示す図、 第２図は本発明法の実施例においてＴｉ皮膜被着工程を
示す図、 第３図はチタンシリサイド形成工程を示す図、 第４図はチタンシリサイド表出工程を示す図、 第５図はチタンナイトライド形成工程を示す図、 第６図はバイボータトランジスタの実施例を示す図であ
る。 図中、１−Ｓｉ基板、２−アイソレーション酸化膜、３
−拡散層、４−ポリＳｉゲート、５−ゲートＳｉＯ□膜
、６−Ｔｉ皮膜、７−Ｔ１シリサイド、９−Ｔｉナイト
ライド第１図 第２図 子クシナイトライ）−ｆｆりへニオ呈 第５図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板のシリコンとのコンタクト構造を有する
   半導体装置において、前記コンタクト構造が、活性領域
   に対して、自己整合的に順次形成された高融点金属また
   は遷移金属のメタルシリサイド層とメタルナイトライド
   層からなり、配線金属が前記メタルナイトライド層の表
   面の一部に被着されていることを特徴とする半導体装置
   。 ２、半導体基板のシリコンとのコンタクト構造を有する
   半導体装置の製造方法において、半導体基板の活性領域
   を形成するための拡散をシリコン基板に対して選択的に
   行ない、かくして選択的に形成された領域上に該領域と
   自己整合的に高融点金属または遷移金属の層（以下、メ
   タル層という）を形成し、当該金属とＳｉの化合物中最
   も安定なシリサイド（以下、安定シリサイドという）よ
   りも金属モル比率が多いシリサイド（以下、メタルリッ
   チシリサイドという）を前記メタル層と前記半導体基板
   との反応により生成し、必要により前記メタルリッチ層
   の表面の未反応高融点金属または遷移金属を除去し、窒
   素含有雰囲気内で前記メタルリッチシリサイドの加熱を
   行なって、該メタルリッチシリサイドの実質的全部を前
   記安定シリサイドに変換するとともにメタルナイトライ
   ドを生成させ、かくして加熱処理されたメタルリッチ層
   の一部を表出する電極窓を形成し、前記電極窓内に配線
   金属を埋め込む工程を有することを特徴とする半導体装
   置の製造方法。 ３、前記活性領域がＭＯＳトランジスタのソースまたは
   ドレイン、バイポーラトランジスタのベース、コレクタ
   もしくはエミッタの何れか１種以上である請求項２記載
   の半導体装置の製造方法。 ４、ポリシリコンゲートＭＯＳトランジスタの製造方法
   において前記自己整合的メタル層形成工程より前に、ポ
   リシリコンゲートを表出し、前記メタル層をポリシリコ
   ンゲート上にも形成し、その後前記安定シリサイドおよ
   びＴｉＮの生成を前記ポリシリコンゲート上にても行な
   い、かくしてポリシリコンゲート上に形成された前記メ
   タルナイトライド層上に配線金属を被着させる工程を有
   することを特徴とする請求項３記載の半導体装置の製造
   方法。 ５、前記配線金属の埋込みをＷの選択ＣＶＤで行なうこ
   とを特徴とする請求項２、３または４記載の半導体装置
   の製造方法。