CN101552184B - 基板结构及其形成方法与太赫装置及其制造方法 - Google Patents

基板结构及其形成方法与太赫装置及其制造方法 Download PDF

Info

Publication number
CN101552184B
CN101552184B CN2008101617249A CN200810161724A CN101552184B CN 101552184 B CN101552184 B CN 101552184B CN 2008101617249 A CN2008101617249 A CN 2008101617249A CN 200810161724 A CN200810161724 A CN 200810161724A CN 101552184 B CN101552184 B CN 101552184B
Authority
CN
China
Prior art keywords
substrate
etching
board structure
layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101617249A
Other languages
English (en)
Other versions
CN101552184A (zh
Inventor
白瓒郁
金钟硕
金善一
孙永睦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101552184A publication Critical patent/CN101552184A/zh
Application granted granted Critical
Publication of CN101552184B publication Critical patent/CN101552184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供基板结构及其形成方法与太赫装置及其制造方法。形成基板结构的方法可包括：蚀刻基板，以形成具有垂直表面的蚀刻部分；在整个基板或者基板的部分上形成扩散材料层；对扩散材料层进行退火处理，以形成向下、朝着蚀刻部分的表面扩散的籽晶层；以及在籽晶层上形成金属层。因此，基板的蚀刻部分的表面特性由于籽晶层而增强，因此，可以在蚀刻部分的垂直表面上形成具有改进粘合性且厚度均匀的金属层。

Description

基板结构及其形成方法与太赫装置及其制造方法
技术领域
本发明涉及基板结构及其形成方法与太赫装置及其制造方法。特别是，示范性实施例涉及在具有垂直表面的蚀刻部分的表面上具有改善薄膜特性的形成基板结构的方法及使用该方法形成的基板结构。
背景技术
从分子光学、生物物理学、医学、成像和安全应用的角度看，太赫兹波段(1012Hz)可能是非常重要的。当制造如振荡器、放大器和波导等装置时，允许不同组件彼此交互的电路可能是必要的。因为交互电路应当是用于电连接的导体，所以该交互电路可以通过金属图案化或者其它方法形成。
当在例如硅晶片的基板上形成金属图案时，通过蚀刻基板可形成一种结构，并且采用包括镀覆、电子束(e-束)沉积或者溅射的方法可形成金属层，从而该结构的侧壁和底部表面可与其它电子组件电连接。然而，如果在该结构中形成底切(under-etch)或者在蚀刻工艺中该结构的侧壁表面形成得不均匀，可能难以形成具有均匀侧壁表面和良好粘合性质的金属层。
当形成半导体基板的图案时，形成精确的图案可能很重要。因此，可能经常采用干蚀刻方法，而不是易于形成底切的湿蚀刻方法。然而，甚至采用干蚀刻方法也会产生具有粗糙侧壁表面的结构，因此，也会难以形成具有改善薄膜性质和良好粘合性质的金属层。
发明内容
因此，示范性实施例提供形成基板结构的方法，其可具有改善的薄膜性质和改善的粘合性质，并提供采用该方法形成的基板结构。
根据示范性实施例的形成基板结构的方法可以为如下所述。可通过蚀刻基板形成具有垂直表面的蚀刻部分。可在整个基板或者部分基板上形成扩散材料层，并且可通过对扩散材料层退火处理形成籽晶层。可在籽晶层上形成金属层。在示范性实施例中，扩散材料层和金属层不仅可以形成在蚀刻部分的表面上，而且可以形成在基板的顶表面上。
在示范性实施例中，扩散材料层可以通过采用物理气相沉积(PVD)方法或者化学气相沉积(CVD)方法沉积金属而形成。选自由金、铜、铝、锡、金锌合金、金锡合金、金锗合金和金铍合金组成的组中的材料中的材料可以用作金属，其可通过退火处理进行扩散。在示范性实施例中，扩散材料层的退火工艺可以通过在真空、氩气(Ar)或者氮气(N2)环境下，以约300到约1000℃的温度加热扩散材料层来执行。
在示范性实施例中，在扩散材料层中的一些扩散材料可通过退火处理向下、朝着蚀刻部分的表面和基板的顶表面扩散，并且形成微米或者纳米尺寸的晶粒形状的籽晶层。在示范性实施例中，上述的方法还可以包括在籽晶层上形成粘合剂层。粘合剂层可以通过采用PVD或CVD方法沉积钛、铬和镍之一而形成。
在示范性实施例中，上述的方法还可以包括：在包括蚀刻部分的基板的表面上形成氧化层；并且在形成扩散材料层之前去除氧化层。
在示范性实施例中，基板可以是硅(Si)晶片、氧化硅(SiO2)晶片、氮化硅(Si3N4)晶片、碳化硅(SiC)晶片、III-VI族化合物晶片或者II-VI族化合物晶片。蚀刻基板可以通过执行深反应离子蚀刻(DRIE)工艺来实现。根据示范性实施例，一种太赫装置的制造方法，可包括上述示范性实施例的形成基板结构的方法。
根据示范性实施例，一种基板结构可包括：基板，其具有在垂直方向上的蚀刻部分；在整个该基板上或者该基板的一部分上的金属层；和在该金属层和该基板之间的一部分上的籽晶材料，其中该基板部分地包括扩散有该籽晶材料的部分。该基板结构还可包括在该籽晶材料和该金属层之间的粘合剂层，该粘合剂层可包括钛、铬和镍。该籽晶材料可通过对形成在部分基板中的扩散材料层进行退火处理来形成。该扩散材料层可由选自由金、铜、银、铝、锡、金锌合金、金锡合金、金锗合金和金铍合金组成的组中的材料制成。
在示范性实施例中，该基板结构具有顶表面和在不同方向上的侧壁表面，该侧壁表面具有缩进部分和凸起部分并具有波浪形状；并且该籽晶材料在该缩进部分和该凸起部分上为晶粒。该籽晶材料可在该侧壁表面的部分中。该晶粒的尺寸可小于约1μm。形成在该缩进部分的至少部分该晶粒可大于形成在该凸起部分的至少部分该晶粒。该基板结构还可包括在该籽晶材料和该金属层之间的粘合剂层，该粘合剂层包括钛、铬和镍中的任何一个或多个。该侧壁表面可与该顶表面垂直。该基板可在该侧壁表面的下面至少部分地包括扩散有籽晶材料的部分。一种太赫装置，可包括根据上述示范性实施例所述的基板结构。
附图说明
通过下面结构附图的详细描述，示范性实施例会更清楚地理解，在这里描述的图1A-12表示非限定性的示范性实施例。其中：
图1A到1I是图解根据示范性实施例在基板的蚀刻部分上形成金属层的工艺的截面图；
图2是图解通过反应离子深蚀刻(DRIE)工艺形成蚀刻部分的工艺的截面图；
图3是图解图1D中“A”部分的局部放大图；
图4是展示在图1D所示的蚀刻部分的垂直表面的扫描电子显微(SEM)图片；
图5是展示在图1F所示的蚀刻部分的垂直表面的截面图；
图6是图1H所示“B”部分的局部放大图；
图7是展示在图1H所示的蚀刻部分上形成的籽晶层的扫描电子显微(SEM)图片；
图8A和8B是图解根据示范性实施例在基板的蚀刻部分上形成金属层的工艺的截面图；
图9是图8B所示“C”部分的局部放大图；
图10A和10B是图解根据示范性实施例在基板的蚀刻部分上形成金属层的工艺的截面图；
图11是展示根据示范性实施例在基板的蚀刻部分上形成金属层的工艺的扫描电子显微(SEM)图片；和
图12是展示根据示范性实施例的结构的截面图。
具体实施方式
应当注意，这些附图旨在显示使用在某些示范性实施例中的方法、结构和/或材料的基本特性，并作为对下面文字描述的补充。然而，这些附图不表示大小比例，其可能不准确反映各个给出实施例的准确结构和性能特性，并且不能解释为限定或者局限由示范性实施例所概括的数值或特性参数的范围。例如，分子、层、区域和/或结构要素的相对厚度和位置为了清楚起见可能被缩小或者放大。在各个附图中类似或者相同的参考标记旨在代表存在类似或者相同的要素或者特征。
下面，根据示范性实施例的形成基板结构的方法将参照附图进行详细描述。可以理解，当某部件提到为“连接到”或者“耦合到”另一部件时，其可以为直接连接到或者耦合到另一部件，或者可以存在中间部件。相反，当某部件提到为“直接连接到”或者“直接耦合到”另一部件时，没有中间部件存在。类似的标号通篇表示类似的部件。这里用到的术语“和/或”包括一个或多个相关的列示项目的任意和全部的组合。
可以理解，尽管这里使用术语“第一”、“第二”等来描述不同的部件、元件、区域、层、和/或区段，这些部件、元件、区域、层、和/或区段不应当局限于这些术语。这些术语仅用于将一个部件、元件、区域、层、和/或区段与另一个部件、元件、区域、层、和/或区段相区别。因此，这里描述的第一部件、元件、区域、层、和/或区段可以表述为部件、元件、区域、层、和/或区段，而不偏离示范性实施例的教导。
空间性相对术语，例如“之下”、“下面”、“下”、“之上”、“上”等，在这里的描述可能用到，以便于描述显示于附图中的一个部件或者特征与另一个部件或者特征之间的关系。可以理解，空间关系术语旨在包括处理在附图中的取向之外的使用或者操作中的各种方向。例如，如果附图中的装置翻转，描述为在另一个部件或者特征“之下”的部件将变成在该另一个部件或者特征“之上”。因此，举例的术语“之下”可以包括“之上”和“之下”两个取向。该装置还可以有其他的取向(旋转90℃或者其他取向)，空间相对关系的描述应当相应地进行解释。
这里用到的术语的目的仅是描述具体的实施例，而不是为了局限于示范性的实施例。这里用到的单数形式的表述也包括多数形式，除非特别明确的表述相反情况。还可以理解，当在本说明书中使用“包括”、“包含”等术语时，其例示存在所表述的特征、整体、步骤、操作、部件和/或元件，但是不排除其他的一个或多个特征、整体、步骤、操作、部件、元件和/或其构成的组。
示范性实施例在这里参考横截面图来描述，横截面图为示意性表示示范性实施例中的理想实施例(和中间结构)。这样，可以预见到由于例如制造技术和/或公差而造成由图示形状的各种变形。因此，示范性实施例不应当理解为局限于这里所显示的区域的特定形状，而是应当包括由例如制造等造成的形状上的变化。例如，以矩形显示的注入区典型地可以具有倒圆的或者曲线的特征和/或在其边缘的注入梯度，而不是从注入区到非注入区的二元变化。类似地，由注入形成的掩埋区可能造成在掩埋区和注入发生的表面之间的一些注入。因此，附图所表示的区域实际上是示意性的，它们的形状并非旨在描述器件的区域的实际形状，并且并非旨在局限于示范性实施例的范围。
除非特别定义，这里用到的所有的术语(包括技术和科学术语)与示范性实施例所属的技术领域的技术人员所公知的含义相同。还可以理解，例如那些在词典中定义的术语应当解释为与它们在相关技术的上下文中的含义相一致的含义，并且不应当解释为理想的或过于正式的含义，除非在这里特别定义。
图1A到1I是图解根据示范性实施例在基板的蚀刻部分上形成金属层的工艺的截面图。根据示范性实施例在基板的蚀刻部分上形成金属层的工艺可为如下。可通过蚀刻基板形成具有垂直表面的蚀刻部分。在蚀刻部分的表面和被蚀刻基板的顶表面上可形成扩散材料层，并且可通过对扩散材料层退火形成籽晶层。随后，可在籽晶层上形成金属层。
具体地讲，通过蚀刻基板形成具有垂直表面的蚀刻部分的工艺可包括：在基板10的顶表面上形成第一氧化层21；在第一氧化层21上形成蚀刻掩模30’；以及采用蚀刻掩模30’蚀刻第一氧化层21和基板10。在下文中，将详细描述各工艺。
参照图1A，可通过氧化工艺在基板10上形成第一氧化层21。在示范性实施例中，基板10可以是硅(Si)晶片、氧化硅(SiO2)晶片、氮化硅(Si3N4)晶片、碳化硅(SiC)晶片、III-VI族化合物晶片或者II-VI族化合物晶片。
第一氧化层21可以形成在可被蚀刻的基板10的两个表面上或者只有基板10的顶表面上，例如，当基板10是硅晶片时，第一氧化层21可以通过热氧化方法由一氧化硅(SiO)或者二氧化硅(SiO2)形成。在热氧化方法中，基板可被暴露在温度为约400到约1200℃的高纯度氧气和氢气的混合物中，并且该混合物可与基板的界面发生反应，因此形成SiO2的第一氧化层。第一氧化层21可以被用作绝缘层或者保护层，并且在示范性实施例中可以被用作蚀刻掩模。
随后，可在第一氧化层21上形成蚀刻掩模30’，如图1B所示。在第一氧化层21上形成蚀刻掩模30’的工艺如下。如图1A所示，光致抗蚀剂30可被涂敷在第一氧化层21上。该光致抗蚀剂30可以通过旋涂方法涂敷，并且可通过显影工艺去除已曝光的部分的正性光致抗蚀剂可以用作光致抗蚀剂30。在涂敷光致抗蚀剂30之后，可以对光致抗蚀剂30执行软烘焙(softbaking)。其后，可在光致抗蚀剂30之上提供其上雕刻有蚀刻部分图案的光掩模(未示出)，并且光致抗蚀剂30可被例如紫外线曝光。可采用显影剂显影光掩模30，然后接受硬烘焙，因此形成如图1B所示的蚀刻掩模30’
随后，如图1C所示，可采用蚀刻掩模30’蚀刻第一氧化层21和基板10。首先，可通过采用蚀刻掩模30’蚀刻第一氧化层21形成氧化掩模21’。可蚀刻并去除通过蚀刻掩模30’暴露的第一氧化层21。之后，可采用蚀刻掩模30’和氧化掩模21’蚀刻暴露的基板10，由此形成具有垂直表面51的蚀刻部分50，如图1D所示。
蚀刻基板10的蚀刻方法可以被分为湿蚀刻方法和干蚀刻方法。湿蚀刻方法可以是通过化学溶剂与基板10的表面化学反应而去除部分基板10的方法。因为湿蚀刻方法可以是各向同性的蚀刻，所以可能发生底切(undercut)，并且可能难以形成精确的图案。此外，湿蚀刻方法可能具有这样的缺点，其中控制工艺可能存在困难，蚀刻的线宽可能受到限制，而且可能有处理额外产生的蚀刻剂的问题。因此，可更频繁地采用可以解决湿蚀刻方法的缺点的干蚀刻方法。干蚀刻方法可以是通过向真空室中注入反应气体并加电产生等离子的方法，并且该等离子可与基板10的表面发生化学或者物理反应而去除基板10的一部分。
在示范性实施例中，通过可易于控制的干蚀刻方法可形成蚀刻部分50，可以执行各向异性的蚀刻，并且可以获得精确的图案。例如，可通过深反应离子蚀刻(DRIE)形成蚀刻部分50，该深反应离子蚀刻可以是物理干蚀刻方法。在DRIE工艺中，可以通过向真空室中注入反应气体，用能量来分离该气体从而产生等离子。可以通过加速电场中的等离子产生的离子，并且然后使得该离子与基板10的表面碰撞，而通过溅射来蚀刻基板。
蚀刻的部分50可以形成为例如通孔的洞状，或者例如沟渠的凹槽状。在示范性实施例中，可形成具有垂直表面51和底表面52的凹槽状蚀刻部分，如图1D所示。在基板10中形成蚀刻部分之后，可执行从基板去除氧化掩模21’和蚀刻掩模30’的工艺，如图1D所示。
当采用DRIE工艺时，蚀刻部分50可通过反复执行蚀刻步骤和保护膜形成步骤的博世(Bosch)工艺形成。结果，蚀刻部分50的垂直表面51可以是不均匀的，而且可以具有波纹状的扇形皱褶(scallops)。在示范性实施例中，可执行如下工艺来减小扇形皱褶，并在蚀刻部分50的垂直表面51上形成均匀的金属层。
首先，如图1E和1F所示，蚀刻部分50的垂直表面51的扇形皱褶可以通过在基板10的表面上形成第二氧化层22并再去除第二氧化层22的工艺而减少。形成和去除第二氧化层22的工艺可以被执行一次或者直到重复三次。随后，如图1G所示，可在蚀刻部分50的表面和经过蚀刻过的基板10的顶表面上形成扩散材料层60，并且可对扩散材料层60执行退火处理，因此形成如图1H所示的籽晶层60’。
例如，扩散材料层60可以通过采用物理气相沉积(PVD)方法或者化学气相沉积(CVD)方法沉积金属形成，其可通过退火处理进行完全扩散。在示范性实施例中，扩散材料层60可以由选自由金、铜、铝、锡、金锌合金、金锡合金、金锗合金和金铍合金组成的组中的材料形成。溅射或者电子束蒸发可以被用作PVD方法。扩散材料层60可以被沉积为适合形成金属层的厚度。在示范性实施例中，扩散材料层60可以沉积的厚度为约10到约5000
Figure G2008101617249D0007081913QIETU
。
可通过对扩散材料层60在真空、氩气(Ar)或氮气环境下进行退火处理，形成籽晶层60’。退火工艺可以在可使组成扩散材料层60的金属在蚀刻部分51的表面和基板10顶表面上充分扩散的温度下执行，如约300到约1000℃。组成扩散材料层60的金属可通过退火工艺扩散并团聚(aggregated)，因此形成具有改进粘合性质的籽晶层60’。
通过采用退火工艺扩散处理，一些组成籽晶层60’的物质可以向下、朝着蚀刻部分51的表面和基板10的顶表面扩散。结果，可以改善蚀刻部分51的表面和基板10的顶表面的表面特征，并且可改善基板10和金属层70之间的粘合性(如图11所示)。籽晶层60’可包括亚微米尺寸或者纳米尺寸的晶粒。
如图1I所示，在籽晶层60’上可形成金属层70。金属层70可以通过多种方法形成，包括镀覆、溅射和电子束蒸发。金属层70可以采用金属材料形成为希望的厚度，以形成在基板10的蚀刻部分50上。金属层70可形成在基板10的顶表面和蚀刻部分50的表面上。籽晶层60’可提供金属层70对基板10和蚀刻部分50改进的粘合性，并且因此能够防止金属层70从基板10的顶表面和蚀刻部分50表面剥落。另外，蚀刻部分50的垂直表面51扇形皱褶可被减少，并且因此，可增强了垂直表面51的均匀性。结果，垂直表面51上形成的金属层70可以具有均匀的厚度。
图2是图解通过深反应离子蚀刻(DRIE)工艺形成图1C所示蚀刻部分50的工艺的截面图。参照图2，DRIE工艺可包括重复执行蚀刻步骤和保护层40形成步骤的Bosch工艺，并且可重复执行相应步骤实现垂直蚀刻。例如，可采用SF6蚀刻基板10，并且可采用C4F8在蚀刻区域反复执行形成保护层的工艺。结果，如图2所示，可从基板10的顶表面到下部进行垂直蚀刻，并且形成图1C所示的蚀刻部分50。
图3和4是图解通过上述的Bosch工艺所产生的扇形皱褶。图3是图1D所示“A”部分的局部放大图，而图4是展示图1D所示的蚀刻部分的垂直表面的扫描电子显微(SEM)图片。参照图3和4，在蚀刻基板10的工艺中，最终的蚀刻部分50的垂直表面51可能不是均匀的，而是通过Bosch工艺可以形成波纹状的扇形皱褶。因此，当蚀刻部分50的表面上形成金属层时，金属层可沿着垂直表面51的波纹形沉积，并且因此，可能不能形成均匀的金属层。在形成金属层时，由于扇形皱褶，从蚀刻部分50的垂直表面51急剧凸起的部分可能进一步突出，在向内深深缩进的部分沉积可以变得相对很薄或者没有。
图5是展示图1F所示的蚀刻部分的垂直表面的截面图，在其上可由第二氧化层减少扇形皱褶。通过去除第二氧化层的工艺，从蚀刻部分50的垂直表面51急剧凸起的部分可被一起去处，如图5所示扇形皱褶可被减弱。
图6是图1H所示“B”部分形成籽晶层之后的局部放大图。图7是展示在图1H所示的蚀刻部分上形成的籽晶层的扫描电子显微(SEM)图片。作为参考，在图7中，通过在蚀刻部分表面和基板的顶表面上采用电子束沉积方法沉积金可形成厚度约为的扩散材料层，并且可通过持续约40分钟升温到约550℃并加热扩散材料10分钟来形成籽晶层。
如图6和7所示，根据示范性实施例的籽晶层60’均匀地形成在蚀刻部分的垂直表面51的缩进和凸起部分上。通过扩散材料层的退火处理，籽晶层60’中由虚线63表示的部分可以向下、向蚀刻部分50的垂直表面51和基板10的顶表面进行扩散。
由于扇形皱褶，可以在垂直表面51的缩进部分上均匀地形成尺寸有几百纳米大小的晶粒61，并且可以在凸起部分上均匀密集地形成纳米尺寸的细小晶粒62。因此，可以减少蚀刻部分50的垂直表面51上的扇形皱褶，并可以在蚀刻部分50的垂直表面51上形成具有改进粘合性质的籽晶层60’。
图8A和8B是图解根据本发明另一个实施例在基板的蚀刻部分上形成金属层的工艺的截面图。参照图8A和8B，在籽晶层60’上形成金属层70的步骤之前，可以在籽晶层60’上形成粘合剂层80。如果可能形成相对较厚的金属层70或者可能以不同的金属材料形成籽晶层60’和金属层70，则为了增强金属层70的粘合性，可以在籽晶层60’和金属层70之间形成粘合剂层80。
例如，可以通过沉积厚度为约10到约
Figure G2008101617249D00091
的钛、铬和镍之一形成粘合剂层80，采用的方法是PVD方法，如热蒸发和电子束蒸发或者CVD方法。沉积粘合剂层80之后，如图8B所示，在粘合剂层80上可形成金属层70。金属层70到基板10和蚀刻部分50的粘附力由于粘合剂层80而可以得到增强。
图9是图8B所示“C”部分的局部放大图。如图9所示，蚀刻部分50的垂直表面51上的扇形皱褶可被减少，并且因此，蚀刻部分50的垂直表面51上可形成厚度均匀的粘合剂层80和金属层70。金属层70到基板10和蚀刻部分50的垂直表面51的粘附力由于籽晶层60’和粘合剂层80而可得到增强，并且因此，可能能够防止金属层70从基板10剥落。结果，当采用基板10的蚀刻部分上形成的金属层70与其它的电气组件形成电接触时，可能能够防止电路断路和/或短路问题的发生，并且因此可以保证可靠性。
由于皱褶，数百纳米尺寸的晶粒61可以均匀地形成在垂直表面51的缩进部分上，而纳米尺寸的细小晶粒62可以均匀高密度地形成在凸起部分上。因此，蚀刻部分50的垂直表面51上的皱褶可以减轻，而具有改进粘合特性的籽晶层60’可以形成在蚀刻部分50的垂直表面51上。
图10A和10B是图解根据示范性实施例在基板的蚀刻部分上形成金属层的工艺的截面图。参照图10A，扩散材料层60可以只形成在蚀刻部分50的表面上，而不形成在基板10的顶表面上。如果经过蚀刻过的基板10顶表面被掩模(未示出)所覆盖，并且在基板10上沉积扩散材料层，则扩散材料层60可以只形成在蚀刻部分50的表面上。通过对形成在蚀刻部分50的表面上的扩散材料层60进行退火处理可形成籽晶层60’。
如果在基板10上形成金属层70而没有去除掩模，则金属层70可形成在籽晶层60’上，该籽晶层60’可形成在蚀刻部分50的表面上。之后，通过从基板10去除掩模，如图10A所示的金属层可形成在基板10的蚀刻部分50上。
参照图10B，在图10A所示的示范性实施例中，在籽晶层60’上形成金属层70之前，在籽晶层60’上可以形粘合剂层80。参照图8和9所描述，形成在籽晶层60’上的粘合剂层80可起到增强籽晶层60’和金属层70之间粘合力的作用。
图11是展示根据示范性实施例在基板的蚀刻部分上形成金属层的工艺的扫描电子显微(SEM)图片。作为参考，在图11中，在形成如图7所示的籽晶层后，可通过采用电子束沉积法在籽晶层上沉积钛来形成厚度约为5000
Figure 2008101617249100002G2008101617249D0007081913QIETU
的粘合剂层，并且可以通过电子束蒸发法在粘合剂层上沉积金(Au)来形成厚度约为15000
Figure 2008101617249100002G2008101617249D0007081913QIETU
的金属层。
如图11所示，通过籽晶层以及形成并去除第二氧化层的工艺，蚀刻部分的垂直表面可具有减少的扇形皱褶。因此，均匀厚度的粘合剂和金属层可以沉积在蚀刻部分的垂直表面上。此外，通过籽晶层和粘合剂层可增强金属层粘合性质，并且因此防止金属层从基板上剥落可以成为可能。
根据示范性实施例在基板的蚀刻部分上形成金属层的方法，可以被用于放大器、波导和共振器的制造工艺中。此外，示范性实施例提供具有金属层的基板，该金属层通过根据示范性实施例的基板的蚀刻部分上形成金属层的方法形成。而且，具有通过根据示范性实施例在基板的蚀刻部分上形成金属层的方法所形成金属层的基板可以应用于太赫(兆兆赫)振荡器、太赫放大器和太赫波导管。
图12是展示根据示范性实施例的结构的截面图。在图12中，与图1A到图11中相同的参考标号表示相同或者等效的组件。参照图12，根据示范性实施例的结构可包括基板10、籽晶物质60’和金属层70。该基板10可具有顶表面11和在不同方向上形成的侧壁表面12。该侧壁表面12可具有缩进部分A1和凸起部分A2。因此，该侧壁表面12看起来像波纹。在示范性实施例中，顶表面11和侧壁表面12可彼此垂直。在基板10的侧壁表面12之下可存在部分扩散的籽晶材料63。
籽晶材料60’可形成在侧壁表面12的缩进部分A1和凸起部分A2，至少形成在侧壁表面12的局部。籽晶材料60’可形成为晶粒。在示范性实施例中，该晶粒可以是亚微米或者纳米大小的晶粒。例如，籽晶材料60’可以是尺寸小于1μm的晶粒。在示范性实施例中，籽晶材料60’可以形成为在尺寸上形成在缩进部分上的晶粒61可以比形成在凸起部分A2的晶粒62大。
在籽晶材料60’和金属层70之间可以形成粘合剂层80。粘合剂层80可以包括例如钛、铬和镍中的任何一个，并可以采用如热蒸发和电子束蒸发的PVD方法或者CVD方法形成，其厚度为约10到约10,000
Figure 2008101617249100002G2008101617249D0007081913QIETU
。虽然图12所示的结构可具有粘合剂层80，但是根据示范性实施例，金属层70可以直接形成在籽晶材料60’上，而没有粘合剂层80。
根据示范性实施例的结构可以防止或者减少金属层从基板剥落，这是因为侧壁表面和金属层之间的粘合力通过扩散在侧壁表面上的籽晶材料可以得到改善。此外，该结构可以被应用于太赫振荡器、太赫放大器和太赫波导。
尽管本发明已经参照其中的示范性实施例进行了特定的展示和描述，但是本领域的技术人员应当理解的是，在不脱离如所附权利要求所限定的本发明的精神和范围内，可以进行形式上和细节上的各种变化。因此，本发明的范围应当理解为在如所附权利要求所限定的范围内。
本申请对2008年4月3日提交韩国知识产权局的韩国专利申请No.10-2008-0031106和2008年6月4日提交韩国知识产权局的韩国专利申请No.10-2008-0052712要求优先权的权益，其全部内容在此合并作为参考。

Claims (25)

1.一种形成基板结构的方法，包括：
蚀刻基板，以形成具有垂直表面的蚀刻部分；
在整个该基板上或者至少在该蚀刻部分的该垂直表面上形成扩散材料层；
对该扩散材料层进行退火，以形成籽晶层，该籽晶层至少通过该蚀刻部分的该垂直表面扩散到该基板中；以及
在该籽晶层上形成金属层。
2.根据权利要求1所述的方法，其中该扩散材料层通过沉积选自由金、铜、银、铝、锡、金锌合金、金锡合金、金锗合金和金铍合金组成的组中的金属形成。
3.根据权利要求2所述的方法，其中该扩散材料层沉积的厚度为约10到约
Figure FSB00001071343100011
4.根据权利要求1所述的方法，其中，通过在氩气或氮气的气氛下在约300到约1000℃的温度加热该扩散材料层，来执行对该扩散材料层进行退火。
5.根据权利要求1所述的方法，其中该籽晶层的形状为微米或者纳米大小的晶粒。
6.根据权利要求1所述的方法，在形成该金属层之前，还包括在该籽晶层上形成粘合剂层。
7.根据权利要求6所述的方法，其中该粘合剂层通过采用PVD或者CVD方法沉积钛、铬和镍中的任何一个形成。
8.根据权利要求1所述的方法，在形成该扩散材料层之前，还包括：
在该基板包括该蚀刻部分的表面上形成氧化层；以及
去除该氧化层，
其中形成和去除氧化层执行一次或者多次。
9.根据权利要求1所述的方法，其中该基板是硅晶片、氧化硅晶片、氮化硅晶片、碳化硅晶片、III-VI族化合物晶片或者II-VI族化合物晶片。
10.根据权利要求1所述的方法，其中形成该蚀刻部分的步骤包括：
在该基板的顶表面上形成氧化层；
在该氧化层上形成蚀刻掩模；以及
采用该蚀刻掩模蚀刻该氧化层和该基板。
11.一种太赫装置的制造方法，包括根据权利要求1-10之一所述的方法形成基板结构。
12.一种基板结构，包括：
基板，其具有包含垂直表面的蚀刻部分；
在整个该基板上或者至少在该蚀刻部分的该垂直表面上的金属层；和
在该金属层和该基板之间的一部分上的籽晶材料，
其中该基板部分地包括扩散有该籽晶材料的部分，在该部分该籽晶材料至少通过该蚀刻部分的该垂直表面扩散到该基板中。
13.根据权利要求12所述的基板结构，还包括在该籽晶材料和该金属层之间的粘合剂层。
14.根据权利要求13所述的基板结构，其中该粘合剂层包括钛、铬和镍。
15.根据权利要求12所述的基板结构，其中该籽晶材料通过对形成在部分基板中的扩散材料层进行退火处理来形成。
16.根据权利要求15所述的基板结构，其中该扩散材料层由选自由金、铜、银、铝、锡、金锌合金、金锡合金、金锗合金和金铍合金组成的组中的材料制成。
17.根据权利要求12所述的基板结构，其中，
该基板具有顶表面和在不同方向上的侧壁表面，该侧壁表面具有缩进部分和凸起部分并具有波浪形状；并且
该籽晶材料在该缩进部分和该凸起部分上为晶粒。
18.根据权利要求17所述的基板结构，其中该籽晶材料在该侧壁表面的部分中。
19.根据权利要求17所述的基板结构，其中该晶粒的尺寸小于约1μm。
20.根据权利要求17所述的基板结构，其中形成在该缩进部分的至少部分该晶粒大于形成在该凸起部分的至少部分该晶粒。
21.根据权利要求17所述的基板结构，还包括在该籽晶材料和该金属层之间的粘合剂层。
22.根据权利要求21所述的基板结构，其中该粘合剂层包括钛、铬和镍中的任何一个或多个。
23.根据权利要求17所述的基板结构，其中该侧壁表面与该顶表面垂直。
24.根据权利要求17所述的基板结构，其中该基板在该侧壁表面的下面至少部分地包括扩散有籽晶材料的部分。
25.一种太赫装置，包括根据权利要求12-24之一所述的基板结构。
CN2008101617249A 2008-04-03 2008-09-22 基板结构及其形成方法与太赫装置及其制造方法 Active CN101552184B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20080031106 2008-04-03
KR31106/08 2008-04-03
KR52712/08 2008-06-04
KR1020080052712A KR101433899B1 (ko) 2008-04-03 2008-06-04 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물

Publications (2)

Publication Number Publication Date
CN101552184A CN101552184A (zh) 2009-10-07
CN101552184B true CN101552184B (zh) 2013-11-06

Family

ID=40750979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101617249A Active CN101552184B (zh) 2008-04-03 2008-09-22 基板结构及其形成方法与太赫装置及其制造方法

Country Status (5)

Country Link
US (1) US8563076B2 (zh)
EP (1) EP2108713B1 (zh)
JP (1) JP5574586B2 (zh)
KR (1) KR101433899B1 (zh)
CN (1) CN101552184B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2013510445A (ja) * 2009-11-09 2013-03-21 スリーエム イノベイティブ プロパティズ カンパニー 半導体の異方性エッチングプロセス
JP5676941B2 (ja) * 2010-07-06 2015-02-25 キヤノン株式会社 配線基板の製造方法及び配線基板
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
JP5754209B2 (ja) * 2011-03-31 2015-07-29 大日本印刷株式会社 半導体装置の製造方法
US9072209B2 (en) * 2012-11-14 2015-06-30 Eastman Kodak Company Method for forming a conductive pattern
US8795788B2 (en) * 2012-11-14 2014-08-05 Eastman Kodak Company Method for functional printing system
US9461352B2 (en) * 2013-04-15 2016-10-04 California Institute Of Technology Multi-step deep reactive ion etching fabrication process for silicon-based terahertz components
KR101482429B1 (ko) 2013-08-12 2015-01-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN103911621B (zh) * 2014-04-04 2016-01-06 大连理工大学 一种改变电铸结构表面能的方法
CN105088151A (zh) * 2014-04-15 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 衬底上的孔隙沉积工艺及半导体加工设备
US9627575B2 (en) * 2014-09-11 2017-04-18 International Business Machines Corporation Photodiode structures
KR101931902B1 (ko) * 2016-04-14 2018-12-21 도판 인사츠 가부시키가이샤 증착 마스크용 기재, 증착 마스크용 기재의 제조 방법, 및, 증착 마스크의 제조 방법
CN106252240B (zh) * 2016-08-30 2018-12-21 上海集成电路研发中心有限公司 柔性衬底的形成方法
KR102341448B1 (ko) * 2017-09-15 2021-12-21 도판 인사츠 가부시키가이샤 증착 마스크의 제조 방법, 표시 장치의 제조 방법, 및 증착 마스크
JP6299921B1 (ja) * 2017-10-13 2018-03-28 凸版印刷株式会社 蒸着マスク用基材、蒸着マスク用基材の製造方法、蒸着マスクの製造方法、および、表示装置の製造方法
CN109725384B (zh) * 2019-03-12 2020-08-04 中国科学院微电子研究所 锗基光波导及其制备方法
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0713957A1 (en) * 1994-11-25 1996-05-29 FINMECCANICA S.p.A. AZIENDA ANSALDO Method of repairing the coating of turbine blades
US6066892A (en) * 1997-05-08 2000-05-23 Applied Materials, Inc. Copper alloy seed layer for copper metallization in an integrated circuit
US6268265B1 (en) * 1998-07-07 2001-07-31 Samsung Electronics Co., Ltd. Trench isolation method for semiconductor integrated circuit
JP2009525613A (ja) * 2006-02-03 2009-07-09 マイクロン テクノロジー， インク． 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340712A (ja) * 1991-05-17 1992-11-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3240678B2 (ja) * 1992-02-28 2001-12-17 ソニー株式会社 配線形成方法
JP3634074B2 (ja) * 1996-06-28 2005-03-30 日本発条株式会社 導電性接触子
KR100269878B1 (ko) * 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6242349B1 (en) 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
KR20000056452A (ko) 1999-02-22 2000-09-15 윤종용 반도체 소자의 구리 배선 형성방법
US6174812B1 (en) * 1999-06-08 2001-01-16 United Microelectronics Corp. Copper damascene technology for ultra large scale integration circuits
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6429523B1 (en) * 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
US6528412B1 (en) 2001-04-30 2003-03-04 Advanced Micro Devices, Inc. Depositing an adhesion skin layer and a conformal seed layer to fill an interconnect opening
US20030057526A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US6703307B2 (en) * 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US6515368B1 (en) * 2001-12-07 2003-02-04 Advanced Micro Devices, Inc. Semiconductor device with copper-filled via includes a copper-zinc/alloy film for reduced electromigration of copper
US6967155B2 (en) * 2003-07-11 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion of copper and etch stop layer for copper alloy
JP2005195707A (ja) * 2003-12-26 2005-07-21 Semiconductor Res Found テラヘルツ電磁波発振器
JP2006135058A (ja) * 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法
JP2006162736A (ja) * 2004-12-03 2006-06-22 Matsushita Electric Ind Co Ltd テラヘルツ波発生装置
JP4664688B2 (ja) * 2005-01-14 2011-04-06 東芝メモリシステムズ株式会社 工業製品の製造方法
JP4460501B2 (ja) * 2005-07-29 2010-05-12 アオイ電子株式会社 微小試料台
KR100743632B1 (ko) 2005-12-15 2007-07-27 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20070066426A (ko) 2005-12-22 2007-06-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
JP2007214418A (ja) * 2006-02-10 2007-08-23 Sony Corp 半導体装置の製造方法
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0713957A1 (en) * 1994-11-25 1996-05-29 FINMECCANICA S.p.A. AZIENDA ANSALDO Method of repairing the coating of turbine blades
US6066892A (en) * 1997-05-08 2000-05-23 Applied Materials, Inc. Copper alloy seed layer for copper metallization in an integrated circuit
US6268265B1 (en) * 1998-07-07 2001-07-31 Samsung Electronics Co., Ltd. Trench isolation method for semiconductor integrated circuit
JP2009525613A (ja) * 2006-02-03 2009-07-09 マイクロン テクノロジー， インク． 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア

Also Published As

Publication number Publication date
US8563076B2 (en) 2013-10-22
US20090252938A1 (en) 2009-10-08
EP2108713B1 (en) 2015-12-23
CN101552184A (zh) 2009-10-07
JP2009253268A (ja) 2009-10-29
JP5574586B2 (ja) 2014-08-20
KR20090105775A (ko) 2009-10-07
EP2108713A1 (en) 2009-10-14
KR101433899B1 (ko) 2014-08-29

Similar Documents

Publication Publication Date Title
CN101552184B (zh) 基板结构及其形成方法与太赫装置及其制造方法
US4440804A (en) Lift-off process for fabricating self-aligned contacts
WO2009154173A1 (ja) 多段型基板の製造方法
US20060289954A1 (en) Method for processing a MEMS/CMOS cantilever based memory storage device
US9385031B2 (en) Method for providing a self-aligned pad protection in a semiconductor device
CN1675126A (zh) 用于mems应用的低温等离子体硅或硅锗
JP2007531247A (ja) 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法
JPH07273404A (ja) 半導体レーザーダイオード製造方法
US8293124B2 (en) Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method
US6319083B1 (en) Process for low temperature semiconductor fabrication
Zarei et al. Metal‐assisted chemical etching for realisation of deep silicon microstructures
JPH02185025A (ja) 半導体装置の製造方法
JP2750860B2 (ja) 半導体装置の製造方法
JPH09129126A (ja) 電界放出陰極及び電界放出型素子の製造方法
JPH07135247A (ja) 半導体装置の製造方法
JP2808401B2 (ja) 半導体装置の製造方法
CN112968119B (zh) 芯片的转移方法
KR20120071488A (ko) 반도체 기판의 후면 비아홀 형성 방법
JPS6058636A (ja) 絶縁分離領域の形成方法
JPS6068612A (ja) 半導体素子の製造方法
KR100199526B1 (ko) 반도체 장치 및 그 제조방법
JP3144297B2 (ja) 真空マイクロデバイス及びその製造方法
JPH0567604A (ja) 薄膜のエツチング方法
JP2001185481A (ja) 転写マスク
JP2010177477A (ja) 電子部品パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant