JPH09129126A - 電界放出陰極及び電界放出型素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 先端の曲率半径及び頂角共に小さい電界放出
陰極及びその様な陰極をもつ電界放出型素子の製造方法
を提供する。 【解決手段】 シリコン基板１１に垂直側壁を持つ凹部
１２を形成し、第１の犠牲膜１３を堆積してこれをエッ
チングして、凹部１２の側壁にサイドスペーサ１４を形
成する。次いで第２の犠牲膜１５を堆積してこれを酸化
し、第２の犠牲膜１５の表面に陰極形成型となる酸化膜
１６を形成する。陰極材料電膜膜１７を堆積し、不要部
分をエッチング除去して、電界放出陰極を得る。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】この発明は、電界放出陰極及
び電界放出型素子の製造方法に係り、特に先端の曲率半
径及び頂角が小さい電界放出陰極及び電界放出型素子の
製造方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路の微細加工技術を
利用して微小な冷陰極電子源を作り、これを超微細な増
幅素子や集積回路、フラットディスプレイ等に応用する
真空マイクロデバイス技術が注目されている。真空マイ
クロデバイスの実用化には、低電圧で電子を安定に放出
できる冷陰極電子源の開発が不可欠である。冷陰極電子
源には大きく分けて、電界集中を利用して先鋭な陰極先
端から電子を放出させる電界放出型と、半導体中でアバ
ランシェ等により高エネルギー電子を生成してこれを外
部に取り出す方式とがある。また電界放出陰極構造に
は、針状の先鋭な突起を基板に垂直方向に形成する縦型
陰極と、基板面に沿って平面的に形成する横型陰極とが
ある。

【０００３】縦型の電界放出陰極を作るには、先鋭な先
端をもつ陰極形成型を作ることが必要になる。この陰極
形成型の作り方には、大別して、犠牲膜堆積を利用す
る方法、反応膜を利用する方法、異方性エッチング
利用する方法、がある。図２１は、犠牲膜堆積を利用す
る電界放出陰極の製造方法を示す図である（例えば、特
表平５−５０７５７９号公報参照）。この方法は、基板
に垂直側壁をもつ凹部を形成し（ａ）、ステップカバレ
ージの良い堆積法によって犠牲膜を堆積した後陰極材料
膜を堆積し（ｂ）、基板及び犠牲膜を除去して電界放出
陰極を形成する（ｃ）ものである。

【０００４】図２２は、反応膜を利用した電界放出陰極
の製造方法を示す図である（例えば、特開平５−１７４
７０３号公報参照）。この方法は、シリコン基板に酸化
シリコン膜、ゲート膜、窒化シリコン膜を積層し、レジ
ストパターンを用いて凹部を形成し（ａ）、レジストパ
ターンを除去後、酸化シリコン膜、シリコン膜を積層し
（ｂ）、シリコン膜を全て酸化して酸化シリコン膜とし
（ｃ）、酸化シリコン膜の不要部分を除去した後、導電
膜を堆積し、これをパターニングして陰極を形成し
（ｄ）、その後陰極先端部の不要な酸化シリコン膜をエ
ッチング除去して電界放出陰極を形成する（ｅ）もので
ある。

【０００５】図２３は、異方性エッチングを利用した電
界放出陰極の製造方法を示す図である（例えば、特開平
４−６１７２９号公報、特開平５−２２５８９５号公報
等参照）。この方法は、結晶基板にエッチングマスクを
形成し（ａ）、基板を異方性エッチングによりエッチン
グして凹部を形成し（ｂ）、この上に陰極材料膜を堆積
し（ｃ）、不要部分をエッチングすることにより電界放
出陰極を形成する（ｄ）ものである。

【０００６】

【発明が解決しようとする課題】従来の電界放出陰極の
製造法には、次のような問題があった。，の方法で
は、垂直側壁をもつ凹部にステップカバレージの悪い膜
堆積法で犠牲膜を堆積すると、その凹部に堆積した犠牲
膜は図２４（ａ）に示すように、Ａ部が迫り出し、Ｂ部
の曲率半径が小さい逆テーパ状（オーバーハング構造）
になる。次に犠牲膜を厚く堆積するか、あるいは堆積し
た犠牲膜を酸化または窒化すると、図２４（ｂ）のよう
になり、これを陰極の成形型として陰極材料を堆積する
と、陰極材料である導電材料は図２４（ｃ）に示すよう
に先端部Ｃが拡がり、陰極先端部に電界が集中しにくく
なると共に、放出される電子の指向性が低下するという
欠点がある。また陰極先端部にボイドができてしまい、
陰極の機械的強度が低下するという欠点もある。

【０００７】図２５は、図２４に対して、犠牲膜をより
厚く堆積するか、または反応によりより厚くした場合を
示している。この場合、図２５（ａ）に示すように、犠
牲膜の側面同士が接触して、Ｄで示すように先端部の頂
角が比較的小さい成形型が得られるが、その先端位置は
凹部の底から離れたものとなる。この状態で陰極導電材
料を堆積すると、図２５（ｂ）に示すように、陰極先端
と凹部底との間の距離が大きくなる。この方法で電界放
出型素子としてゲートも同時に作成するときには、ゲー
トと陰極先端との距離が離れることになり、素子の駆動
電圧が高くなるという欠点がある。

【０００８】また、図２４（ｃ）と図２５（ｂ）とから
明らかなように、，の方法では、陰極先端が凹部の
底に近い位置になるか（図２４）、凹部の底から大きく
離れた位置になるか（図２５）のいずれかになる。従っ
て陰極設計の自由度が低く、任意の高さの電界放出陰極
を製造することができないという欠点がある。また図２
５に示すように、凹部底から離れた位置に陰極先端を形
成しようとしても、犠牲膜の膜厚が不足したり、酸化量
や窒化量が不足すると、図２４のように陰極先端が凹部
底に近くなってしまう。従って、プロセスマージンが低
いという欠点もある。

【０００９】一方、垂直側壁をもつ凹部に対して、犠牲
膜をステップカバレージの良い堆積法で形成すると、図
２６（ａ）のように、オーバーハング構造にはならない
が、先端部Ｅの曲率半径が大きくなる。この犠牲膜をよ
り厚く堆積するか、あるいは反応により厚くすると、図
２６（ｂ）に示すように、陰極形成型として曲率半径の
小さい先端部Ｆが得られるが、陰極導電材料を堆積する
と図２６（ｃ）に示すように、陰極先端と凹部底との間
の距離が大きくなる。従ってこの方法で電界放出型素子
としてゲートも同時に形成するときには、ゲートと陰極
先端との距離が離れることになり、素子の駆動電圧が高
くなるという欠点がある。

【００１０】次に、異方性エッチングを利用するの方
法は、形成される凹部が四角錘状となり、また基板の結
晶面のなす角度によって凹部の頂角が決まる。従って、
異方性エッチングにより得られる凹部をそのまま陰極の
形成型として用いる場合、小さい頂角の陰極を得ること
ができないという欠点がある。また四角錘状の陰極では
安定な放出電流特性が得られないという欠点もある。更
に異方性エッチングができる基板は、（１００）面を有
する単結晶シリコン基板やＧａＡｓ等に限られ、エッチ
ング法もウェットエッチングになるから、設計の自由度
が小さく、素子の微細化も難しいという欠点もある。

【００１１】この発明は、上記した点に鑑みなされたも
ので、先端の曲率半径及び頂角が小さい陰極を任意の形
状にできる電界放出陰極及び電界放出型素子の製造方法
を提供することを目的としている。

【００１２】

【課題を解決するための手段】この発明に係る電界放出
陰極の製造方法は、基板に垂直またはほぼ垂直な側壁を
もつ凹部を形成する工程と、前記凹部が形成された基板
上に第１の犠牲膜を堆積する工程と、前記第１の犠牲膜
をエッチングして前記凹部にサイドスペーサを形成する
工程と、前記サイドスペーサが形成された凹部を有する
基板上に第２の犠牲膜を堆積する工程と、前記第２の犠
牲膜を酸化または窒化して酸化膜または窒化膜を形成す
る工程と、前記酸化膜または窒化膜上に電界放出陰極形
成用材料を堆積する工程と、前記電界放出陰極形成用材
料の少なくとも先端部を露出させるように前記電界放出
陰極形成用材料の下の材料の少なくとも一部を除去する
工程とを有することを特徴としている。

【００１３】この発明に係る電界放出型素子の製造方法
は、基板に垂直またはほぼ垂直な側壁をもつ凹部を形成
する工程と、前記凹部が形成された基板上に犠牲膜を堆
積する工程と、前記犠牲膜をエッチングして前記凹部に
サイドスペーサを形成する工程と、前記サイドスペーサ
が形成された凹部を有する基板上にゲート電極形成用の
導電膜を堆積する工程と、前記導電膜の表面を酸化また
は窒化して酸化膜または窒化膜を形成する工程と、前記
酸化膜または窒化膜上に電界放出陰極形成用材料を堆積
する工程と、前記電界放出陰極形成用材料の先端部が露
出するまでその先端部の周囲の酸化膜または窒化膜を除
去する工程とを有することを特徴としている。

【００１４】この発明の方法では、垂直またはほぼ垂直
な側壁を持つ凹部にサイドスペーサを形成することで、
凹部側壁に滑らかな傾斜を与え、更にそのサイドスペー
サが形成された凹部に犠牲膜または導電膜を堆積するの
で、犠牲膜または導電膜をどの様な膜堆積法で形成した
としても、犠牲膜または導電膜が逆テーパ状にならず、
順テーパ状になる。この犠牲膜または導電膜を酸化また
は窒化させても順テーパ形状が保たれるので、酸化膜ま
たは窒化膜の表面に頂角が小さい先端を持つ凹部が形成
される。

【００１５】また、サイドスペーサを形成することで凹
部容積が小さくなるので、犠牲膜または導電膜をどの様
な膜堆積法で形成したとしても、犠牲膜または導電膜の
表面に先端の曲率半径が小さい凹部が形成される。この
犠牲膜または導電膜を酸化または窒化させると、凹部先
端の曲率半径が更に小さくなる。よってこの方法による
と、曲率半径及び頂角が小さい逆円錐状の陰極成形型を
得ることができる。そしてこの型を利用することによ
り、先端の曲率半径及び頂角が小さい電界放出陰極、更
にその様な陰極をもつ電界放出型素子を得ることができ
る。また凹部の形状やサイドスペーサによる傾斜角も異
方性エッチングを利用する場合と異なり限定されること
はなく、設計の自由度が高いものとなり、陰極先端の位
置等も任意に設定することが可能になる。

【００１６】

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図１は、この発明の基本的な実施
例の製造工程を示す図である。まず図１（ａ）に示すよ
うに、出発基板１１としてシリコン基板を用意し、これ
に図示しないレジストパターンを形成して基板１１をエ
ッチングして、垂直側壁をもつ凹部１２を形成する。凹
部１２は直径０．５μm 、深さ０．３μm 程度とする。

【００１７】次に凹部１２が形成された基板上に、図１
（ｂ）に示すように第１の犠牲膜１３として常圧ＣＶＤ
法によるシリコン酸化膜を０．２μm 程度堆積する。成
膜条件は例えば、原料ガスとしてＯ₃とＴＥＯＳを用
い、基板温度４００℃とする。これにより、第１の犠牲
膜１３の表面には下地の凹部１２の形状が反映される。

【００１８】次いで、犠牲膜１３を全面エッチング（エ
ッチバック）して、図１（ｃ）示すように、凹部１２の
側壁のみにサイドスペーサ１４として残す。このエッチ
バックには、異方性ドライエッチングを用いる。例え
ば、マグネトロンＲＩＥ装置を用い、エッチングガスと
して、ＣＨＦ₃＋ＣＯ₂＋Ａｒ＋Ｈｅを用い、反応室内圧
力５０ｍＴｏｒｒでエッチングする。このサイドスペー
サ１４の形成により、凹部１２は側壁に滑らかな傾斜が
与えられ、容積が小さくなる。

【００１９】次に、図１（ｄ）に示すように、第２の犠
牲膜１５として、アモルファスシリコン膜をスパッタ法
により０．１μm堆積する。このアモルファスシリコン
膜堆積は例えば、ＤＣスパッタ装置を用い、多結晶シリ
コンターゲットを用いて行う。続いて図１（ｅ）に示す
ように、第２の犠牲膜１５を加湿酸化法で酸化してその
表面にシリコン酸化膜１６を形成する。この酸化は例え
ば、基板を設置した縦型炉を、炉内温度を８５０℃に設
定し、炉内にＨ₂（３０ｌ／分）とＯ₂（２０ｌ／分）を
導入して行う。

【００２０】次いで、図１（ｆ）に示すように、陰極用
導電膜１７としてＴｉＮ膜を反応性スパッタ法によって
０．２μm 堆積する。これはＤＣスパッタ装置を用い、
ターゲットとしてＴｉを用い、Ｎ₂＋Ａｒガスを導入し
てスパッタを行う。最後に、陰極下の不要な基板、犠牲
膜、酸化膜をエッチング除去して、図１（ｇ）に示すよ
うに電界放出陰極が完成する。シリコン基板のエッチン
グには、ＨＦ＋ＨＮＯ₃＋ＣＨ₃ＣＯＯＨを用い、シリコ
ン酸化膜のエッチングにはＨＦ＋ＮＨ₄Ｆを用いる。

【００２１】以上のようにしてこの実施例によれば、先
端の曲率半径及び頂角が小さい微細な電界放出陰極を得
ることができる。上記実施例は、以下に述べるように種
々の変形が可能である。先ず出発基板は最終的に除去す
るので、凹部形成や除去ができれば、シリコン基板の
他、任意のものを用いることができる。例えば、ガラ
ス、石英等の絶縁基板、Ｇｅ，ＧａＡｓ等の半導体基
板、Ａｌ，Ｃｕ，Ｔｉ，Ｍｏ，ＴｉＮ，ＴｉＷ，ＷＳｉ
等の導電性基板を用いることができる。

【００２２】出発基板１１として、単層基板に限らず、
例えば図２に示すように、シリコン基板１１ａにシリコ
ン酸化膜１１ｂを積層形成したもの等を用いることがで
きる。この場合、シリコン酸化膜１１ｂをエッチングし
て、図２（ｂ）に示すように凹部１２を形成することが
できる。この様に下地とエッチングレートが異なる膜が
積層された基板を用いると、下地がエッチングストッパ
ーとして機能するので、凹部１２の深さを確実に制御す
ることができる。

【００２３】２層積層基板としては、シリコン基板にシ
リコン酸化膜を形成したものの他、シリコン基板にシリ
コン窒化酸化膜を形成したもの、ガラス基板に多結晶シ
リコン膜を形成したもの等が用いられる。また３層以上
の多層構造基板を用いても良い。例えば、シリコン基板
にシリコン窒化膜を形成し、更にシリコン酸化膜を積層
したもの、ガラス基板に多結晶シリコン膜を積層し、そ
の上にＴｉＮ膜を形成したもの等が用いられる。

【００２４】凹部形成にレジストパターンを用いること
なく、レーザビーム加工、イオンビーム加工を利用して
直接凹部を形成しても良い。第１の犠牲膜１３として
は、Ｏ₂＋ＳｉＨ₄を原料ガスとした減圧ＣＶＤ法による
シリコン酸化膜、Ｎ₂＋ＳｉＨ₄を原料ガスとした減圧Ｃ
ＶＤ法によるシリコン窒化膜、Ｎ₂Ｏ＋ＳｉＨ₄を原料ガ
スとした光ＣＶＤ法によるシリコン酸化膜、Ｎ₂（また
はＮＨ₃）＋ＳｉＨ₄を原料ガスとした光ＣＶＤ法による
シリコン窒化膜等を用いることができる。

【００２５】第２の犠牲膜１５としては、アモルファス
シリコンの他、減圧ＣＶＤ法により形成した多結晶シリ
コン膜、スパッタ法で形成したＡｌ膜，Ｔａ膜，Ｈｆ膜
等を用いることができる。第２の犠牲膜１５としてアモ
ルファスシリコンや多結晶シリコンを用いた場合、これ
を酸化する方法として、加湿酸化法の他に、乾燥酸化
法、水蒸気酸化法、加圧酸化法、プラズマ酸化法等を用
いることができる。また酸化に代わって窒化を行うこと
が可能である。窒化法には、熱窒化法、窒素窒化法、ア
ンモニア窒化法、アンモニアプラズマ窒化法等を用いる
ことができる。第２の犠牲膜１５として、Ｔａ膜を用い
た場合には、陽極酸化法、熱酸化法等によりこれを酸化
して形成型を作ることができる。

【００２６】電界放出陰極に十分な機械的強度を付与す
るためには、不要部分をエッチング除去する前に、例え
ば図３（ａ）に示すように、陰極用導電膜１７の上にエ
ポキシ樹脂、低融点ガラス等の接着材３１を用いて支持
基板３２を貼り合わせることが好ましい。その際、陰極
背面部の凹部に接着材が充填されずにボイドが残る可能
性がある。これを防止するには、図３（ｂ）に示すよう
に、予めＳＯＧ等の塗布膜３３を形成し、ＣＭＰ処理や
エッチバックすることで平坦化しておくことも有効であ
る。

【００２７】また、陰極背面を平坦化した場合には、図
３（ｃ）に示すように接着材を用いることなく、静電接
着等により支持基板３１を直接貼り合わせることも可能
である。エポキシ樹脂を用いると、樹脂に含まれるガス
が発生してデバイスの真空度が低下するおそれがあり、
低融点ガラスを用いるとそのなかのＰｂ成分等の拡散に
より配線の短絡等が生じるおそれがあるが、直接接着を
行えばこの様な問題は回避できる。

【００２８】実施例では、第２の犠牲膜１５の一部を酸
化したが、図４に示すように、第２の犠牲膜１５の全て
を酸化膜１６（または窒化膜）にして、陰極用導電膜１
７を堆積するようにしてもよい。この第２の犠牲膜１５
の反応量は、反応時間や基板温度等を調整することによ
り制御することができる。

【００２９】次にこの発明を、ゲート電極をもつ電界放
出型素子に適用した実施例を図５を用いて説明する。図
５（ａ）に示すように、出発基板５１として、シリコン
基板（６２５μm ）５１ａ上に、シリコン酸化膜（０．
５μm ）５１ｂ、リンまたはボロンをドープした多結晶
シリコン膜（０．１５μm ）５１ｃ、シリコン酸化膜
（０．３μm ）５１ｄを順次積層形成したものを用い
る。多結晶シリコン膜５１ｃはアノード電極として用い
られるものである。

【００３０】この出発基板５１に、垂直側壁をもつ直径
０．５μm 、深さ０．３μm の凹部５２を形成した後、
図５（ｂ）に示すように凹部５２の側壁にサイドスペー
サ５３を形成する。このサイドスペーサ５３の形成工程
までは先の実施例と同様の工程であり、先の実施例と同
様の種々の変形が可能である。この後、図５（ｃ）に示
すように、ゲート電極用導電膜５４として、リンまたは
ボロンを含有するアモルファスシリコン膜を０．１μm
程度堆積する。具体的には、ＤＣスパッタ装置を用い、
リンまたはボロンを含む多結晶シリコンターゲットを用
いて、Ａｒガスによるスパッタリングでアモルファスシ
リコン膜を形成する。

【００３１】次いで、図５（ｄ）に示すように、ゲート
電極用導電膜５４を加湿酸化法で酸化して、シリコン酸
化膜５５を形成する。この加湿酸化は例えば、炉内温度
８５０℃に設定した縦型炉に、Ｈ₂（３０ｌ／分）とＯ₂
（２０ｌ／分）を導入して行う。このとき、導電膜５４
のうち未反応分が膜厚５０ｎｍ程度残るように酸化時間
を調整すると、反応せずに残った導電膜５４がゲート電
極となり、酸化膜５５が陰極形成用型となる。

【００３２】この後、図５（ｅ）に示すように、陰極用
導電膜５６として、ＴｉＮ膜をスパッタ法により０．２
μm 厚に堆積形成する。具体的には例えば、ＤＣスパッ
タ装置を用い、Ｔｉターゲットを用いて、Ｎ₂＋Ａｒガ
スによるスパッタリングを行う。続いて、陰極用導電膜
５６上に通常のフォトリソグラフィ技術を用いてレジス
トマスクを形成し、陰極用導電膜５６の陰極として用い
られない部分をエッチングして、図５（ｆ）に示すよう
に開口部５７を形成する。例えば、マグネトロンＲＩＥ
装置を用い、エッチングガスとしてＣｌ₂を用い、反応
室圧力１２５ｍＴｏｒｒでエッチングすることで開口部
５７が形成できる。

【００３３】そして、図５（ｇ）に示すように、シリコ
ン基板５１ａをエッチング除去し、開口部５７を通して
酸化膜５５、サイドスペーサ５３、基板５１の一部を等
方性ウェットエッチングによりエッチングして、陰極先
端を露出させることにより、電界放出型素子が完成す
る。具体的には、ＨＦ＋ＨＮＯ₃＋ＣＨ₃ＣＯＯＨ水溶液
または、エチレンジアミン＋カテコール混合水溶液を用
いてシリコン基板５１ａをエッチング除去し、更に、Ｈ
Ｆ＋ＮＨ₄Ｆを用いて開口部５７からシリコン酸化膜５
５、サイドスペーサ５３、基板最上層部であるシリコン
酸化膜５１ｄをエッチングする。

【００３４】図６は、この実施例により得られる電界放
出型素子の斜視図である。この様にして得られた３極素
子を真空封入することにより、微小な３極真空管が得ら
れる。 以上のようにこの実施例によると、高性能の電
界放出陰極を持ち、これがゲート電極とセルフアライン
されて一体に形成された電界放出型素子が得られる。

【００３５】この実施例も以下に例示するように種々の
変形が可能である。例えば、複数の導電膜と絶縁膜を交
互に積層した出発基板を用いると、多層ゲート構造の電
界放出型素子を得ることができる。図７には、５極構造
の電界放出型素子を示している。

【００３６】図５（ｅ）の酸化工程で、ゲート電極用導
電膜５４の酸化量を少なくすると、図８（ａ）に示すよ
うに、ゲート電極用導電膜５４は多く残る。この後、先
の実施例と同様に陰極用導電膜５６を堆積し（図８
（ｂ））、不要部分をエッチングして素子を完成すると
（図８（ｃ））、先の実施例に比べてゲート径が小さい
電界放出型素子が得られる。また陰極先端の頂角もより
小さくなる。導電膜の酸化量は、酸化時間や基板温度に
より、調整することができる。導電膜を窒化する場合も
同様である。

【００３７】図５（ｃ）（ｄ）の工程で、ゲート電極用
導電膜５４のうち凹部５２の底になる部分は、全て酸化
させないと、陰極を取り囲む形のゲート開口部を得るこ
とができない。そこで、ゲート開口部を確実に形成する
ためには、図５（ｃ）の工程の後、予め導電膜５４をエ
ッチバックして、図９に示すように下地の不純物ドープ
多結晶シリコン膜５１ｃを露出させるようにしてもよ
い。この様にすると、その後の酸化工程での酸化量を任
意に、例えば少ない酸化量に設定することができる。

【００３８】図５（ｇ）のシリコン酸化膜除去工程で
は、等方性エッチングを利用したが、異方性ドライエッ
チングを組み合わせることもできる。例えば図１０
（ａ）に示すように、先ずＲＩＥ法を用いて開口部５７
の直下のシリコン酸化膜を垂直にエッチング除去した
後、等方性エッチングによって図１０（ｂ）に示すよう
に陰極直下のシリコン酸化膜エッチングを行う。

【００３９】また図５（ｅ）の工程の後、出発基板５１
側から、シリコン基板５１ａ、シリコン酸化膜５１ｂ、
アノード電極用多結晶シリコン膜５１ｃをエッチング除
去し、更にサイドスペーサ５３及び陰極周囲の酸化膜５
５をエッチングすることにより、図１１（ａ）に示す２
極素子を得ることができる。３極以上の素子を作る場合
にも、基板側からエッチングを行うことができる。その
様な実施例を次に説明する。

【００４０】図１２（ａ）〜（ｃ）は、基板側からエッ
チングして３極素子を得る実施例である。図５（ｅ）の
工程の後、シリコン基板５１ａを、ＨＦ＋ＨＮＯ₃＋Ｃ
Ｈ₃ＣＯＯＨ水溶液またはエチレンジアミン＋カテコー
ル混合水溶液にてエッチング除去し、次いで、ＨＦ＋Ｎ
Ｈ₄Ｆを用いてシリコン酸化膜５１ｂをエッチング除去
する（図１２（ａ））。次にレジストマスクを形成し、
例えばマグネトロンＲＩＥ装置を用い、エッチングガス
としてＣｌ₂を用い、反応室圧力１２５ｍＴｏｒｒの条
件で多結晶シリコン膜５１ｃをエッチングして、開口部
５８を形成する（図１２（ｂ））。そして、ＨＦ＋ＮＨ
₄Ｆを用いてシリコン酸化膜５１，５３及び５５の一部
をエッチングすることにより、３極素子を得る（図１２
（ｃ））。

【００４１】図１３（ａ）〜（ｄ）は、基板側からエッ
チングして３極素子を得る他の実施例である。図５
（ｅ）の工程の後、レジストマスクを用いてシリコン基
板５１ａをエッチングして開口部５９を形成する（図１
３（ａ））。このエッチングは例えば、マグネトロンＲ
ＩＥ装置を用い、エッチングガスとしてＣｌ₂を用い、
反応室圧力１２５ｍＴｏｒｒの条件で行う。このとき、
シリコン酸化膜，シリコン窒化膜をマスクとすることに
より、エッチングの選択比を改善することができる。

【００４２】次に、シリコン基板５１ａをマスクとし
て、シリコン酸化膜５１ｂを選択エッチングする（図１
３（ｂ））。このエッチングは例えば、マグネトロンＲ
ＩＥ装置を用い、エッチングガスとしてＣＨＦ₃＋ＣＯ₂
＋Ａｒ＋Ｈｅを用い、反応室圧力５０ｍＴｏｒｒの条件
で行う。更にシリコン基板５１ａとシリコン酸化膜５１
ｂをマスクとして多結晶シリコン膜５１ｃを選択エッチ
ングする（図１３（ｃ））。このエッチングは例えば、
マグネトロンＲＩＥ装置を用い、エッチングガスとして
Ｃｌ₂を用い、反応室圧力１２５ｍＴｏｒｒの条件で行
う。

【００４３】この多結晶シリコン膜５１ｃのエッチング
工程では基板５１ａもエッチングされるが、シリコン基
板５１ａの初期厚は６２５μm であり、多結晶シリコン
膜５１ｃの膜厚は０．１５μm であるため、多結晶シリ
コン膜５１ｃをエッチングした後のシリコン基板５１ａ
を６２０μm 以上確保することができる。この後、ＨＦ
＋ＮＨ₄Ｆを用いてシリコン酸化膜５１，５３及び５５
の一部をエッチングすることにより、３極素子を得る
（図１３（ｄ））。

【００４４】図１４（ａ）〜（ｃ）は、図１２の実施例
の変形である。基板側からのエッチングを行う前に、例
えばエポキシ樹脂または低融点ガラス等の接着材６０を
用いて石英またはガラス等の支持基板６１を接着する
（図１４（ａ））。そして、シリコン基板５１ａを、Ｈ
Ｆ＋ＨＮＯ₃＋ＣＨ₃ＣＯＯＨ水溶液またはエチレンジア
ミン＋カテコール混合水溶液にてエッチング除去し（図
１４（ｂ））、続いて、ＨＦ＋ＮＨ₄Ｆを用いてシリコ
ン酸化膜５１ｂをエッチング除去する（図１４
（ｃ））。この後、図１２（ｂ），（ｃ）と同様の工程
で、３極素子を得ることができる。図１３の実施例につ
いても同様の変形が可能である。

【００４５】図１５は、図５の実施例を変形した更に別
の実施例である。図５の実施例では、ゲート電極となる
多結晶シリコン膜５１ｃ上に一層のシリコン酸化膜５１
ｄを堆積し、これをエッチングして凹部５２を形成した
が、この実施例では図１５（ａ）に示すように、多結晶
シリコン膜５１ｃ上に異種の絶縁膜５１ｄ１，５１ｄ２
を積層形成し、上部の絶縁膜５１ｄ２をエッチングして
凹部５２を形成している。二層の絶縁膜５１ｄ１，５１
ｄ２は例えば、一方をシリコン酸化膜、他方をシリコン
窒化膜とする。この二層の絶縁膜５１ｄ１，５１ｄ２の
エッチングレートの違いを利用すれば、凹部５２の深さ
を確実に絶縁膜５１ｄ２の膜厚とすることができる。

【００４６】この後、図１５（ｂ）に示すように、図５
の実施例と同様の工程でサイドスペーサ５３を形成し、
続いて図１５（ｃ）に示すように、ゲート電極用導電膜
５４として、リンまたはボロンを含むアモルファスシリ
コン膜を堆積する。このとき、ゲート電極用導電膜５４
は、図５の実施例に比べてステップカバレージの劣る膜
形成条件で堆積するものとする。これにより図示のよう
なオーバーハング状の被覆形状が得られる。

【００４７】この後、ゲート電極用導電膜５４を加湿酸
化法等により一部酸化して、図１５（ｄ）に示すように
シリコン酸化膜５５を形成する。このとき、ゲート電極
用導電膜５４がその表面からほぼ均一な厚み酸化される
ような酸化条件を用いることにより、凹部５２の底にあ
るゲート電極用導電膜５４の薄い部分は完全に酸化さ
れ、ゲート電極として利用される未反応のゲート電極用
導電膜５４が凹部５２を囲む形で残される。

【００４８】この様に形成されたシリコン酸化膜５５が
陰極形成用型となる。この後、図５（ｅ）〜（ｇ）と同
様の工程である図１５（ｅ）〜（ｇ）の工程を経て、３
極素子が作られる。例えば、絶縁膜５１ｄ２としてシリ
コン窒化膜を用い、その下地絶縁膜５１ｄ１及びサイド
スペーサ５３としてシリコン酸化膜を用いたとすれば、
図１５（ｇ）の不要絶縁膜エッチングの工程でＨＦ系エ
ッチャントを用いて、エッチングレートの違いによりゲ
ート電極下の絶縁膜５１ｄ２をそれほど後退させること
なく、サイドスペーサ５３や下地絶縁膜５１ｄ１をエッ
チングすることができる。

【００４９】この実施例によれば、図１５（ｄ）の酸化
工程で、アノード電極となる多結晶シリコン膜５１ｃの
表面が絶縁膜５１ｄ１により覆われているため、多結晶
シリコン膜５１ｃの酸化が防止される。また、ゲート電
極用導電膜５４とアノード電極用多結晶シリコン膜５１
ｃが予め絶縁分離されているため、製造条件のばらつき
等によりゲート・アノード間が短絡する事故も確実に防
止される。

【００５０】またこの実施例において、ゲート開口部を
確実に形成するために、酸化する前にゲート電極用導電
膜５４を予めエッチバックしたときの様子を、図９に対
応させて図１６に示す。アノード電極となる多結晶シリ
コン膜５１ｃは絶縁膜５１ｄ１により覆われているた
め、このエッチバックで多結晶シリコン膜５１ｃがエッ
チングされて薄くなることはない。

【００５１】以上の実施例では、一つの電界放出陰極及
び、一つの陰極のみを持つ電界放出型素子を説明した
が、基板上に陰極形成型となる凹部を多数形成すれば、
多数の陰極を配列した電界放出型素子（ＦＥＡ：Field
Emitter Array）を製造することができる。凹部の平面
形状を円とするポイント型の陰極、長方形とするウェッ
ジ型の陰極を製造することもできる。凹部のサイズは、
必要とする陰極のサイズに応じて設定するする事ができ
る。

【００５２】陰極形成用の導電膜、ゲート電極形成用の
導電膜、アノード電極用の導電膜等としては、不純物を
ドープしたシリコンの他、Ｗシリサイド，Ｍｏシリサイ
ド等の金属シリサイド、Ｗ，Ｍｏ，Ｔｉ，Ｔａ，Ａｌ等
の各種金属あるいはこれらの化合物等を用い得る。

【００５３】電界放出陰極構造として、図１７に示すよ
うに、導電材料６２の電子放出側の面にシリコン酸化膜
等の薄い絶縁体６３を形成したものを用いることができ
る。絶縁体６３の代わりに、ＺｎＳ等の高抵抗体を形成
したもの、更にはＢａＴｉＯ₃，ＰＺＴ（＝Ｐｂ（Ｚｒ_x
Ｔｉ_y）Ｏ₃，但しｘ＋ｙ＝１），ＰＺＬＴ（＝（Ｐｂ_u
Ｌａ_v）（Ｚｒ_xＴｉ_y）Ｏ₃，但しｕ＋ｖ＝１，ｘ＋ｙ＝
１）等の強誘電体を形成したものを用いることができ
る。

【００５４】図１８は、この発明の方法により得られる
素子の具体的な応用例であるフラットパネルディスプレ
イを示す。電子源はこの発明の方法を用いて作られたも
ので、絶縁基板７１上にＡｌまたはＣｕ等の導電膜７２
と多結晶シリコン等の抵抗体膜７３が形成され、その上
に微細陰極７４がゲート電極７５の開口に配列されて構
成されている。

【００５５】この電子源に対向して、石英、ガラス等の
透明基板７６にアノード電極となるＩＴＯ等の透明導電
膜７７と蛍光体膜７８を形成した対向基板が配置され
る。なおゲート電極７５と、陰極駆動を行う導電膜７２
及び抵抗対膜７３とは、実際には互いに直交する方向に
ライン状にパターニングされて画素のマトリクス駆動が
行われるようになる。またこの場合蛍光体膜７８は、画
素に対応したパターンに分離される。電子源側には、放
出ガスがエミッタ表面に再付着するのを防止するため、
Ｔｉ，Ａｌ，Ｍｇ等からなるゲッター材８１が設けられ
ている。

【００５６】電子源と対向基板とは、アノード電極とな
る透明導電膜７７と陰極７４の間の距離が０．１〜５ｍ
ｍ程度に保たれるように、接着剤を塗布したガラス板か
らなるスペーサ８０を介して接合される。接着剤には例
えば低融点ガラスが用いられる。なお、スペーサとして
ガラス板等を用いることなく、エポキシ樹脂等の接着剤
中にガラスビーズ等を分散させてスペーサとすることも
できる。

【００５７】対向基板側には予め排気管７９が接続され
ている。そして基板接着後に、この排気管７９を利用し
てパネル内部を１０^-5〜１０^-9Torr程度まで真空排気し
た後、バーナー等で排気口を封入する。その後アノー
ド、エミッタ、ゲートの各電極配線を取り付けて、フラ
ットパネルディスプレイが完成する。

【００５８】図１９は、別のフラットパネル構成例であ
る。図１８と対応する部分には図１８と同一符号を付し
て詳細な説明は省く。この実施例では、排気管７９が電
子源側に付けられている。またスペーサ８０として、シ
リコン基板をエッチングにより加工したものを用いてい
る。

【００５９】次に、この発明の有効性を示すシミュレー
ションデータを説明する。図２０は、陰極先端とゲート
電極間の位置関係、即ちｚ方向距離ｚgeをｚge＝−０．
３５μm から０．２５μm まで変化させたときの、陰極
先端の最大電界強度Ｅｍａｘをシミュレーションした結
果である。図示のように、最大電界強度は距離ｚgeに大
きく依存し、ｚge＝−０．１μm において、Ｅｍａｘが
極大値１．１６×１０⁷Ｖ／ｃｍを示している。この発
明の方法は、陰極形成用型を得るためにサイドスペーサ
と酸化または窒化とを組み合わせて利用することで、陰
極先端とゲート電極間の距離の制御が容易であり、最大
電界強度を得るための位置制御が容易であるという利点
を有する。

【００６０】

【発明の効果】この発明によると次のような効果が得ら
れる。先ず、垂直側壁またはほぼ垂直側壁を持つ凹部に
サイドスペーサを形成することによって、この後犠牲膜
や導電膜をどの様な膜堆積法で形成しても凹部が逆テー
パになることはなく、順テーパ状になる。その後これら
の犠牲膜や導電膜を酸化または窒化しても、順テーパ状
の表面形状は保たれるので、頂角の小さい電界放出陰極
を得ることができる。またサイドスペーサを形成するこ
とで凹部容積が小さくなると共に、凹部の底部に近づく
につれて凹部内経が小さくなっているので、犠牲膜や導
電膜をどの様な膜堆積法で形成しても凹部先端の曲率半
径が小さくなる。

【００６１】更にまた、犠牲膜や導電膜は、ステップカ
バレージの悪い方法で堆積することができ、これにより
凹部先端の曲率半径、従って陰極先端の曲率半径をより
小さいものとすることができる。犠牲膜や導電膜の凹部
先端は、酸化または窒化反応をさせることにより、更に
その曲率半径は小さいものとなる。犠牲膜または導電膜
は、膜厚やその後の反応量に拘らず、表面形状が順テー
パ状になるから、膜厚や反応量の制御を任意に選択する
ことができる。そして膜厚や反応量を制御することによ
り、陰極形成型としての凹部先端の位置を任意に設定す
ることができ、従って電界放出陰極の先端位置を任意に
設定することができる。即ち電界放出陰極のみを作る場
合には、任意の高さの電界放出陰極を得ることができ、
ゲート電極付きの電界放出型素子を作る場合には、電界
放出陰極とゲート電極間の距離を最大電界が得られる最
適関係に設定することが容易である。

【００６２】サイドスペーサが形成された凹部を有する
基板にゲート電極形成用の導電膜を堆積した後、この導
電膜を酸化または窒化することにより、未反応の導電膜
部分をゲート電極とし、反応膜部分を陰極形成用型とし
て用いることができる。即ち、一度の成膜工程でゲート
電極と陰極形成型を得ることができる。また、反応膜部
分は陰極を電気的に他から分離する絶縁膜ともなる。酸
化または窒化により得られる絶縁膜は、ＣＶＤやスパッ
タ、蒸着等により得られる絶縁膜に比べて絶縁耐圧が高
く、これは電界放出型素子の信頼性を高いものとする。
更に成膜工程が少なくて済むため、電界放出型素子製造
のスループットが高くなるという利点も得られる。

【図面の簡単な説明】

【図１】 この発明の一実施例の電界放出陰極製造工程
を示す。

【図２】 他の実施例の出発基板と凹部形成工程を示
す。

【図３】 他の実施例の陰極支持構造を示す。

【図４】 他の実施例の陰極形成型の形成工程を示す。

【図５】 この発明の他の実施例の電界放出型素子の製
造工程を示す。

【図６】 同実施例により得られる素子の斜視図を示
す。

【図７】 他の実施例の電界放出型素子構造を示す。

【図８】 他の実施例の電界放出型素子の製造工程を示
す。

【図９】 他の実施例の電界放出型素子の製造工程を示
す。

【図１０】 他の実施例の電界放出型素子の製造工程を
示す。

【図１１】 同実施例により得られる素子構造を示す。

【図１２】 他の実施例の電界放出型素子の製造工程を
示す。

【図１３】 他の実施例の電界放出型素子の製造工程を
示す。

【図１４】 他の実施例の電界放出型素子の製造工程を
示す。

【図１５】 他の実施例の電界放出型素子の製造工程を
示す。

【図１６】 他の実施例の電界放出型素子の製造工程を
示す。

【図１７】 他の実施例の電界放出陰極の構造を示す。

【図１８】 電界放出型素子のディスプレイへの応用例
を示す。

【図１９】 電界放出型素子のディスプレイへの他の応
用例を示す。

【図２０】 陰極とゲート間の距離と最大電界の関係を
シミュレーションしたデータを示す。

【図２１】 従来の電界放出陰極の製造法を示す。

【図２２】 従来の電界放出陰極の他の製造法を示す。

【図２３】 従来の電界放出陰極の他の製造法を示す。

【図２４】 従来法の問題を説明するための図である。

【図２５】 従来法の問題を説明するための図である。

【図２６】 従来法の問題を説明するための図である。

【符号の説明】

１１…基板、１２…凹部、１３…第１の犠牲膜、１４…
サイドスペーサ、１５…第２の犠牲膜、１５…酸化膜、
１７…陰極形成用導電膜、５１…出発基板、５１ａ…シ
リコン基板、５１ｂ…シリコン酸化膜、５１ｃ…多結晶
シリコン膜（アノード）、５２…凹部、５３…サイドス
ペーサ、５４…ゲート電極用導電膜、５５…酸化膜、５
６…陰極形成用導電膜、５７，５８，５９…開口部、６
０…接着剤、６１…支持基板。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板に垂直またはほぼ垂直な側壁をもつ
   凹部を形成する工程と、 前記凹部が形成された基板上に第１の犠牲膜を堆積する
   工程と、 前記第１の犠牲膜をエッチングして前記凹部にサイドス
   ペーサを形成する工程と、 前記サイドスペーサが形成された凹部を有する基板上に
   第２の犠牲膜を堆積する工程と、 前記第２の犠牲膜を酸化または窒化して酸化膜または窒
   化膜を形成する工程と、 前記酸化膜または窒化膜上に電界放出陰極形成用材料を
   堆積する工程と、 前記電界放出陰極形成用材料の少なくとも先端部を露出
   させるように前記電界放出陰極形成用材料の下の材料の
   少なくとも一部を除去する工程とを有することを特徴と
   する電界放出陰極の製造方法。
2. 【請求項２】 基板に垂直またはほぼ垂直な側壁をもつ
   凹部を形成する工程と、 前記凹部が形成された基板上に犠牲膜を堆積する工程
   と、 前記犠牲膜をエッチングして前記凹部にサイドスペーサ
   を形成する工程と、 前記サイドスペーサが形成された凹部を有する基板上に
   ゲート電極形成用の導電膜を堆積する工程と、 前記導電膜の表面を酸化または窒化して酸化膜または窒
   化膜を形成する工程と、 前記酸化膜または窒化膜上に電界放出陰極形成用材料を
   堆積する工程と、 前記電界放出陰極形成用材料の先端部が露出するまでそ
   の先端部の周囲の酸化膜または窒化膜を除去する工程と
   を有することを特徴とする電界放出型素子の製造方法。