JPH0567604A - 薄膜のエツチング方法 - Google Patents
薄膜のエツチング方法Info
- Publication number
- JPH0567604A JPH0567604A JP22736691A JP22736691A JPH0567604A JP H0567604 A JPH0567604 A JP H0567604A JP 22736691 A JP22736691 A JP 22736691A JP 22736691 A JP22736691 A JP 22736691A JP H0567604 A JPH0567604 A JP H0567604A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- etching
- film
- substrate
- sion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】
【目的】１回のレジストパターンニングにより、ウェッ
トエッチングで、アンダーカットの少ないパターンを形
成する。 【構成】 Ｓｉ基板１上に、バッファ層となる熱酸化膜
２を形成する（図１（ａ））。次にその上に、光導波路
層３を反応性の成膜方法で形成する（図１（ｂ））。Ｓ
ｉＯＮ層３の上にヒーター４を設置し、また、Ｓｉ基板
１の裏面側はヒートシンク５に接触させることにより、
ＳｉＯＮ層３の表面に近い部分程、温度が高くなるよう
に熱処理する。これにより、ＳｉＯＮ層３中の含有水素
量をその膜厚方向に、分布を持たせ、ＳｉＯＮ層３中の
膜厚方向に、エッチレート分布を形成し、ウェットエッ
チングによってもアンダーカットの少ない、垂直なエッ
チング端面を形成する。
トエッチングで、アンダーカットの少ないパターンを形
成する。 【構成】 Ｓｉ基板１上に、バッファ層となる熱酸化膜
２を形成する（図１（ａ））。次にその上に、光導波路
層３を反応性の成膜方法で形成する（図１（ｂ））。Ｓ
ｉＯＮ層３の上にヒーター４を設置し、また、Ｓｉ基板
１の裏面側はヒートシンク５に接触させることにより、
ＳｉＯＮ層３の表面に近い部分程、温度が高くなるよう
に熱処理する。これにより、ＳｉＯＮ層３中の含有水素
量をその膜厚方向に、分布を持たせ、ＳｉＯＮ層３中の
膜厚方向に、エッチレート分布を形成し、ウェットエッ
チングによってもアンダーカットの少ない、垂直なエッ
チング端面を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、微細パターンをエッチ
ングする場合において、アンダーカットの少ない垂直な
エッチング端面を形成する薄膜のエッチング方法に関す
る。本発明は、光集積回路における導波路集光ミラーの
加工などに好適に使用できるものである。
ングする場合において、アンダーカットの少ない垂直な
エッチング端面を形成する薄膜のエッチング方法に関す
る。本発明は、光集積回路における導波路集光ミラーの
加工などに好適に使用できるものである。
【０００２】
【従来の技術】従来より、半導体装置を製造する場合に
おいて、高密度集積回路を作成するために、微細パター
ンのエンチング処理が各種提案されている。微細パター
ンをウェットエッチングで加工する場合、等方性エッチ
ングにより、レジストマスク下部にアンダーカットが発
生するため、加工されたパターンはレジストパターン通
りには正確に加工できない問題がある。特開平２−８２
５２７号公報の「半導体装置の製造方法」においては、
その問題に対して、図６に示すような解決方法が取られ
ている。
おいて、高密度集積回路を作成するために、微細パター
ンのエンチング処理が各種提案されている。微細パター
ンをウェットエッチングで加工する場合、等方性エッチ
ングにより、レジストマスク下部にアンダーカットが発
生するため、加工されたパターンはレジストパターン通
りには正確に加工できない問題がある。特開平２−８２
５２７号公報の「半導体装置の製造方法」においては、
その問題に対して、図６に示すような解決方法が取られ
ている。
【０００３】図６はそのエッチング方法を示す半導体装
置の断面図である。図６において、シリコン基板１１上
にシリコン酸化膜１２と被加工膜１３とを形成する。そ
の上に第１のレジストパターン１４で、被加工膜１３を
膜厚の半分だけ、まずウェットエッチングで加工し（図
６（ａ），（ｂ））、次に第２のレジストパターン１７
を再度、加工パターン上に覆うように形成した後（図６
（ｃ））、再度残りの被加工膜１３をウェットエッチン
グで加工することにより、微細なパターンを、膜厚方向
にほぼ垂直に加工できるとしている（図６（ｄ），
（ｅ））。
置の断面図である。図６において、シリコン基板１１上
にシリコン酸化膜１２と被加工膜１３とを形成する。そ
の上に第１のレジストパターン１４で、被加工膜１３を
膜厚の半分だけ、まずウェットエッチングで加工し（図
６（ａ），（ｂ））、次に第２のレジストパターン１７
を再度、加工パターン上に覆うように形成した後（図６
（ｃ））、再度残りの被加工膜１３をウェットエッチン
グで加工することにより、微細なパターンを、膜厚方向
にほぼ垂直に加工できるとしている（図６（ｄ），
（ｅ））。
【０００４】
【発明が解決しようとする課題】しかし、前記技術で
は、第２のレジストパターン１７を、半分だけ加工され
たパターン上に覆うように形成する際、露光装置による
パターン合わせのためのアライメントが必要である。こ
の時、図６（ｃ）のようにならずに、図７（ａ）のよう
に、アライメント精度分だけずれた第２レジストパター
ン１７となり、再度残りの被加工膜１３をウェットエッ
チングで加工すると（図７（ｂ））、側面に凹凸のつい
たパターン形状１３に形成される（図７（ｃ））、問題
点が生じる。
は、第２のレジストパターン１７を、半分だけ加工され
たパターン上に覆うように形成する際、露光装置による
パターン合わせのためのアライメントが必要である。こ
の時、図６（ｃ）のようにならずに、図７（ａ）のよう
に、アライメント精度分だけずれた第２レジストパター
ン１７となり、再度残りの被加工膜１３をウェットエッ
チングで加工すると（図７（ｂ））、側面に凹凸のつい
たパターン形状１３に形成される（図７（ｃ））、問題
点が生じる。
【０００５】このパターンは露光時のアライメント精度
内で、パターン形状がバラつくため、再現性良く、図６
（ｅ）のパターン形状１３を得るのは、困難であり、ま
たアライメントに時間がかかるため、スループットの向
上も難しい。本発明は上記の問題点に鑑み、１回のレジ
ストパターンニングにより、ウェットエッチングで、ア
ンダーカットの少ないパターンが形成できる、薄膜のエ
ッチング方法を提供することを目的とする。
内で、パターン形状がバラつくため、再現性良く、図６
（ｅ）のパターン形状１３を得るのは、困難であり、ま
たアライメントに時間がかかるため、スループットの向
上も難しい。本発明は上記の問題点に鑑み、１回のレジ
ストパターンニングにより、ウェットエッチングで、ア
ンダーカットの少ないパターンが形成できる、薄膜のエ
ッチング方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
基板上に、水素原子を含む反応性ガスを分解・反応させ
ることによって形成された薄膜を、所望のパターン形状
にウェットエッチング加工する薄膜のエッチング方法に
おいて、前記パターン形状のマスクとなるレジスト膜
を、前記薄膜上に、フォトリソグラフィー技術で形成
し、ウェットエッチング加工する前に、前記薄膜の表面
が、前記薄膜の基板側に比べ高い温度となるように熱処
理を施す。
基板上に、水素原子を含む反応性ガスを分解・反応させ
ることによって形成された薄膜を、所望のパターン形状
にウェットエッチング加工する薄膜のエッチング方法に
おいて、前記パターン形状のマスクとなるレジスト膜
を、前記薄膜上に、フォトリソグラフィー技術で形成
し、ウェットエッチング加工する前に、前記薄膜の表面
が、前記薄膜の基板側に比べ高い温度となるように熱処
理を施す。
【０００７】請求項２記載の発明は、基板上に水素原子
を含む反応性ガスを、分解・反応させることによって形
成された薄膜を、所望のパターン形状のウェットエッチ
ング加工する薄膜のエッチング方法において、前記パタ
ーン形状のマスクとなるレジスト膜を前記薄膜上にフォ
トリソグラフィー技術で形成しウェットエッチング加工
する前に、前記薄膜を酸素雰囲気中で一定温度に加熱処
理する。
を含む反応性ガスを、分解・反応させることによって形
成された薄膜を、所望のパターン形状のウェットエッチ
ング加工する薄膜のエッチング方法において、前記パタ
ーン形状のマスクとなるレジスト膜を前記薄膜上にフォ
トリソグラフィー技術で形成しウェットエッチング加工
する前に、前記薄膜を酸素雰囲気中で一定温度に加熱処
理する。
【０００８】請求項３記載の発明は、基板上の薄膜を所
望のパターン形状にウェットエッチング加工する薄膜の
エッチング方法において、基板上の被加工膜は、原料ガ
スとしてＳｉＨ4，ＮＨ3，Ｎ2Ｏ及び不活性キャリアガ
スを用いたプラズマＣＶＤ法により、成膜中に連続的に
ガス組成を変えながら形成する。
望のパターン形状にウェットエッチング加工する薄膜の
エッチング方法において、基板上の被加工膜は、原料ガ
スとしてＳｉＨ4，ＮＨ3，Ｎ2Ｏ及び不活性キャリアガ
スを用いたプラズマＣＶＤ法により、成膜中に連続的に
ガス組成を変えながら形成する。
【０００９】
【作用】請求項１記載の発明によれば、前記熱処理によ
り、表面に近い程、含有水素原子が少なくなる。従っ
て、エッチング溶液に対するエッチレートは、表面に近
い程エッチレートが小さくなり、表面から遠い程エッチ
レートが大きくなる。請求項２記載の発明によれば、薄
膜を酸素雰囲気中で一定温度に加熱処理することによ
り、薄膜中の含有水素量をその膜厚方向に、分布を持た
せることにより、薄膜中の膜厚方向に、アンダーカット
を防ぐようなエッチレート分布を形成することができ
る。請求項３記載の発明によれば、成膜中に連続的にガ
ス組成を変えることにより、アンダーカットを防ぐよう
なエッチレート分布を形成することができる。
り、表面に近い程、含有水素原子が少なくなる。従っ
て、エッチング溶液に対するエッチレートは、表面に近
い程エッチレートが小さくなり、表面から遠い程エッチ
レートが大きくなる。請求項２記載の発明によれば、薄
膜を酸素雰囲気中で一定温度に加熱処理することによ
り、薄膜中の含有水素量をその膜厚方向に、分布を持た
せることにより、薄膜中の膜厚方向に、アンダーカット
を防ぐようなエッチレート分布を形成することができ
る。請求項３記載の発明によれば、成膜中に連続的にガ
ス組成を変えることにより、アンダーカットを防ぐよう
なエッチレート分布を形成することができる。
【００１０】
【実施例】以下、本発明の実施例を説明する。図１に本
発明の第１実施例を示す。本実施例は光導波路内に、垂
直なミラー端面を形成する場合を例に取り、説明する。
まずＳｉ基板１上に、バッファ層となる熱酸化膜２を形
成する（図１（ａ））。次にその上に、光導波路層３を
反応性の成膜方法で形成する。ここでは、原料ガスとし
て、ＳｉＨ4，ＮＨ3，Ｎ2Ｏ及び不活性キャリアガスを
用いたプラズマＣＶＤ方によりシリコン・オキシナイト
ライド層（以下ＳｉＯＮ層と記す）３を、例えば高周波
出力１００Ｗ、基板温度２５０℃の条件で積層する（図
１（ｂ））。
発明の第１実施例を示す。本実施例は光導波路内に、垂
直なミラー端面を形成する場合を例に取り、説明する。
まずＳｉ基板１上に、バッファ層となる熱酸化膜２を形
成する（図１（ａ））。次にその上に、光導波路層３を
反応性の成膜方法で形成する。ここでは、原料ガスとし
て、ＳｉＨ4，ＮＨ3，Ｎ2Ｏ及び不活性キャリアガスを
用いたプラズマＣＶＤ方によりシリコン・オキシナイト
ライド層（以下ＳｉＯＮ層と記す）３を、例えば高周波
出力１００Ｗ、基板温度２５０℃の条件で積層する（図
１（ｂ））。
【００１１】このような水素原子を含む反応性ガスを分
解・反応させることによって形成されたＳｉＯＮ層の薄
膜３は、膜中に水素原子を含むことが良く知られてお
り、また、水素原子の含有量によって、エッチング溶液
に対するエッチレートが異なり、水素原子の含有量が多
い程エッチレートも大きい。本発明では、このＳｉＯＮ
層３中の含有水素量をその膜厚方向に、分布を持たせる
ことにより、ＳｉＯＮ層３中の膜厚方向に、エッチレー
ト分布を形成し、ウェットエッチングによってもアンダ
ーカットの少ない、垂直なエッチング端面を形成できる
ようにするものである。
解・反応させることによって形成されたＳｉＯＮ層の薄
膜３は、膜中に水素原子を含むことが良く知られてお
り、また、水素原子の含有量によって、エッチング溶液
に対するエッチレートが異なり、水素原子の含有量が多
い程エッチレートも大きい。本発明では、このＳｉＯＮ
層３中の含有水素量をその膜厚方向に、分布を持たせる
ことにより、ＳｉＯＮ層３中の膜厚方向に、エッチレー
ト分布を形成し、ウェットエッチングによってもアンダ
ーカットの少ない、垂直なエッチング端面を形成できる
ようにするものである。
【００１２】そのために図１（ｃ）に示すように、Ｓｉ
ＯＮ層３の上にヒーター４を設置し、また、Ｓｉ基板１
の裏面側はヒートシンク５に接触させることにより、Ｓ
ｉＯＮ層３の表面に近い部分程、温度が高くなるように
熱処理する。なお、ヒートシンク５は、場合によっては
冷却される。ＳｉＯＮ層３は、表面程、温度が高いの
で、表面に近い部分程、含有している水素原子が脱離し
易く、ＳｉＯＮ層３中では、図２に示すように、表面に
近い程、含有水素原子が少なくなる。従って、エッチン
グ溶液に対するエッチレートは、表面に近い程エッチレ
ートが小さくなり、表面から遠い程エッチレートが大き
くなる。
ＯＮ層３の上にヒーター４を設置し、また、Ｓｉ基板１
の裏面側はヒートシンク５に接触させることにより、Ｓ
ｉＯＮ層３の表面に近い部分程、温度が高くなるように
熱処理する。なお、ヒートシンク５は、場合によっては
冷却される。ＳｉＯＮ層３は、表面程、温度が高いの
で、表面に近い部分程、含有している水素原子が脱離し
易く、ＳｉＯＮ層３中では、図２に示すように、表面に
近い程、含有水素原子が少なくなる。従って、エッチン
グ溶液に対するエッチレートは、表面に近い程エッチレ
ートが小さくなり、表面から遠い程エッチレートが大き
くなる。
【００１３】次に、ＳｉＯＮ層３上に、マスクとなるフ
ォトレジスト６をフォトリソグラフィー技術で形成する
（図１（ｄ））。続いて、フォトレジスト６をマスクと
して、ＳｉＯＮ層３をフッ酸系溶液によってウェットエ
ッチング加工する（図１（ｅ））。この時、ＳｉＯＮ層
３の表面に近い部分程エッチレートが小さく、表面から
遠い程エッチレートが大きいので、フォトレジスト下部
のアンダーカットΔが進行するより早く、ＳｉＯＮ層３
の厚みｄ3まで、エッチングが進行するので、全体とし
ては垂直に近いエッチング端面が形成される。
ォトレジスト６をフォトリソグラフィー技術で形成する
（図１（ｄ））。続いて、フォトレジスト６をマスクと
して、ＳｉＯＮ層３をフッ酸系溶液によってウェットエ
ッチング加工する（図１（ｅ））。この時、ＳｉＯＮ層
３の表面に近い部分程エッチレートが小さく、表面から
遠い程エッチレートが大きいので、フォトレジスト下部
のアンダーカットΔが進行するより早く、ＳｉＯＮ層３
の厚みｄ3まで、エッチングが進行するので、全体とし
ては垂直に近いエッチング端面が形成される。
【００１４】次にフォトレジスト６を剥離する。上記の
熱処理により、このままではＳｉＯＮ層３中にエッチレ
ート分布と同時に屈折率分布（表面に近い程、屈折率は
大きい）が残っているので、上記の熱処理に比べ高い温
度で、光導波路層３をアニール処理し、光導波路層３の
屈折率をその膜厚方向で一様となるように処理する。
尚、ＳｉＯＮ層３の膜厚方向の屈折率分布が問題となら
ないような応用、例えば、本発明を半導体集積回路素子
の層間絶縁膜として用いる場合には、上記の屈折率を一
様にするためのアニール処理は省いてもよい。
熱処理により、このままではＳｉＯＮ層３中にエッチレ
ート分布と同時に屈折率分布（表面に近い程、屈折率は
大きい）が残っているので、上記の熱処理に比べ高い温
度で、光導波路層３をアニール処理し、光導波路層３の
屈折率をその膜厚方向で一様となるように処理する。
尚、ＳｉＯＮ層３の膜厚方向の屈折率分布が問題となら
ないような応用、例えば、本発明を半導体集積回路素子
の層間絶縁膜として用いる場合には、上記の屈折率を一
様にするためのアニール処理は省いてもよい。
【００１５】次に本発明の第２実施例について、説明す
る。この方法は、第１実施例と同様にＳｉ基板１上に熱
酸化膜２、その上に被加工膜３（光導波路層）を反応性
の成膜方法として、例えば、原料ガスとしてＳｉＨ4，
ＮＨ3，Ｎ2Ｏ、及び不活性キャリアガスを用いたプラズ
マＣＶＤ法によりＳｉＯＮ層３を、高周波出力１００
Ｗ、基板温度２５０℃の条件で積層する。（図１
（ａ），（ｂ）と同様） 前記第１実施例と同様に、本方法では、このＳｉＯＮ層
３中の含有水素量をその膜厚方向に、分布を持たせるこ
とにより、ＳｉＯＮ層３中の膜厚方向に、エッチレート
分布を形成し、ウェットエッチングによってもアンダー
カットの少ない、垂直なエッチング端面を形成できるよ
うにする。そのために、図３に示すように減圧室５０の
加熱ステージ５５（５４は加熱ヒータ）上に上記Ｓｉ基
板１を設置し、減圧室５０内の空気を減圧してから、加
熱ステージ５５を昇温し、一定温度に保ったまま、酸素
ガスＯ2を減圧室５０に導入する。
る。この方法は、第１実施例と同様にＳｉ基板１上に熱
酸化膜２、その上に被加工膜３（光導波路層）を反応性
の成膜方法として、例えば、原料ガスとしてＳｉＨ4，
ＮＨ3，Ｎ2Ｏ、及び不活性キャリアガスを用いたプラズ
マＣＶＤ法によりＳｉＯＮ層３を、高周波出力１００
Ｗ、基板温度２５０℃の条件で積層する。（図１
（ａ），（ｂ）と同様） 前記第１実施例と同様に、本方法では、このＳｉＯＮ層
３中の含有水素量をその膜厚方向に、分布を持たせるこ
とにより、ＳｉＯＮ層３中の膜厚方向に、エッチレート
分布を形成し、ウェットエッチングによってもアンダー
カットの少ない、垂直なエッチング端面を形成できるよ
うにする。そのために、図３に示すように減圧室５０の
加熱ステージ５５（５４は加熱ヒータ）上に上記Ｓｉ基
板１を設置し、減圧室５０内の空気を減圧してから、加
熱ステージ５５を昇温し、一定温度に保ったまま、酸素
ガスＯ2を減圧室５０に導入する。
【００１６】このようにすることにより、ＳｉＯＮ層３
中の水素は、ＳｉＯＮ層３の表面から、減圧室５０内の
酸素と反応し、ＳｉＯＮ層３から脱離してゆく。この反
応はＳｉＯＮ層３の表面から起るので、一定時間経過後
のＳｉＯＮ層３の膜厚方向の含有水素量は、図２のよう
に、表面に近い程、含有水素原子が少なくなる。従っ
て、エッチング溶液に対するエッチレートは、表面に近
い程エッチレートが小さくなり、表面から遠い程エッチ
レートが大きくなる。
中の水素は、ＳｉＯＮ層３の表面から、減圧室５０内の
酸素と反応し、ＳｉＯＮ層３から脱離してゆく。この反
応はＳｉＯＮ層３の表面から起るので、一定時間経過後
のＳｉＯＮ層３の膜厚方向の含有水素量は、図２のよう
に、表面に近い程、含有水素原子が少なくなる。従っ
て、エッチング溶液に対するエッチレートは、表面に近
い程エッチレートが小さくなり、表面から遠い程エッチ
レートが大きくなる。
【００１７】次に、ＳｉＯＮ層３上に、マスクとなるフ
ォトレジスト６をフォトリソグラフィー技術で形成する
（図１（ｄ））。続いて、フォトレジスト６をマスクと
して、ＳｉＯＮ層３をフッ酸系溶液によってウェットエ
ッチング加工する（図１（ｅ））。この時、ＳｉＯＮ層
３の表面に近い部分程エッチレートが小さく、表面から
遠い程エッチレートが大きいので、フォトレジスト下部
のアンダーカットΔが進行するより早く、ＳｉＯＮ層３
の厚みｄ3まで、エッチングが進行するので、全体とし
ては垂直に近いエッチング端面が形成される。
ォトレジスト６をフォトリソグラフィー技術で形成する
（図１（ｄ））。続いて、フォトレジスト６をマスクと
して、ＳｉＯＮ層３をフッ酸系溶液によってウェットエ
ッチング加工する（図１（ｅ））。この時、ＳｉＯＮ層
３の表面に近い部分程エッチレートが小さく、表面から
遠い程エッチレートが大きいので、フォトレジスト下部
のアンダーカットΔが進行するより早く、ＳｉＯＮ層３
の厚みｄ3まで、エッチングが進行するので、全体とし
ては垂直に近いエッチング端面が形成される。
【００１８】次にフォトレジスト６を剥離する。上記の
処理により、このままではＳｉＯＮ層３中にエッチレー
ト分布と同時に屈折率分布（表面に近い程、屈折率は大
きい）が残っているので、再度加熱し、光導波路層３を
アニール処理し、光導波路層３の屈折率をその膜厚方向
で一様になるように処理する。尚、ＳｉＯＮ層３の膜厚
方向の屈折率分布が問題とならないような応力、例え
ば、本発明を半導体集積回路素子の層間絶縁膜として用
いる場合には、上記の屈折率を一様にするためのアニー
ル処理は省いてもよいことは前記実施例と同様である。
処理により、このままではＳｉＯＮ層３中にエッチレー
ト分布と同時に屈折率分布（表面に近い程、屈折率は大
きい）が残っているので、再度加熱し、光導波路層３を
アニール処理し、光導波路層３の屈折率をその膜厚方向
で一様になるように処理する。尚、ＳｉＯＮ層３の膜厚
方向の屈折率分布が問題とならないような応力、例え
ば、本発明を半導体集積回路素子の層間絶縁膜として用
いる場合には、上記の屈折率を一様にするためのアニー
ル処理は省いてもよいことは前記実施例と同様である。
【００１９】最後に本発明の第３実施例を図４、図５に
従って説明する。図４は、原料ガスとしてＳｉＨ4，Ｎ
Ｈ3，Ｎ2Ｏ及び不活性キャリアガスを用いたプラズマＣ
ＶＤ法により形成したＳｉＯＮ膜の、ＳｉＨ4ガスとＮ2
Ｏガスの組成を変えた時の、フッ酸系溶液に対するエッ
チングレートを示す図である。Ｎ2Ｏガスを含まないＳ
ｉＨ4，ＮＨ3、キャリアガスの場合（図４のａ点）か
ら、除々にＮ2Ｏガスを増やしていくと、図４のｂ点で
エッチレートは極大になり、その後は、Ｎ2Ｏガスが増
すにつれてエッチレートは減少してゆく。本発明はこの
実験結果に基き、アンダーカットを防ぐものである。
従って説明する。図４は、原料ガスとしてＳｉＨ4，Ｎ
Ｈ3，Ｎ2Ｏ及び不活性キャリアガスを用いたプラズマＣ
ＶＤ法により形成したＳｉＯＮ膜の、ＳｉＨ4ガスとＮ2
Ｏガスの組成を変えた時の、フッ酸系溶液に対するエッ
チングレートを示す図である。Ｎ2Ｏガスを含まないＳ
ｉＨ4，ＮＨ3、キャリアガスの場合（図４のａ点）か
ら、除々にＮ2Ｏガスを増やしていくと、図４のｂ点で
エッチレートは極大になり、その後は、Ｎ2Ｏガスが増
すにつれてエッチレートは減少してゆく。本発明はこの
実験結果に基き、アンダーカットを防ぐものである。
【００２０】まずＳｉ基板１上に、熱酸化膜２を形成し
（図５（ａ））、その上に、上記ガスを用いたプラズマ
ＣＶＤ法によりＳｉＯＮ層３を、最初、図４のｂ点に近
いガス組成から成膜し始め、その後成膜中に、ガス組成
が図４のａ点に近くなるように、連続的にＮ2Ｏガス量
を減少させながら成膜する。または、最初、図４のｂ点
に近いガス組成から成膜し始め、その後成膜中にガス組
成が図４のｃ点に近くなるように連続的にＮ2Ｏガス量
を増加させながら成膜する。このように連続的に成膜す
ることにより、成膜後のＳｉＯＮ膜厚方向のエッチレー
トは、ＳｉＯＮ層３の表面から深くなる程エッチレート
が大きくなる。（図５（ｂ）） 次に、ＳｉＯＮ層３上に、マスクとなるフォトレジスト
６をフォトリソグラフィー技術で形成する（図５
（ｃ））。続いて、フォトレジスト６をマスクとして、
ＳｉＯＮ層３をフッ酸系溶液によってウェットエッチン
グ加工する（図５（ｄ））。この時、ＳｉＯＮ層３の表
面に近い部分程エッチレートが小さく、表面から遠い程
エッチレートが大きいので、フォトレジスト下部のアン
ダーカットΔが進行するより早く、ＳｉＯＮ層３の厚み
ｄ3まで、エッチングが進行するので、全体としては垂
直に近いエッチング端面が形成される。次にフォトレジ
スト６を剥離する。（図５（ｅ）） このようにして、ウェットエッチングで、アンダーカッ
トの少ないパターンが形成できることとなる。
（図５（ａ））、その上に、上記ガスを用いたプラズマ
ＣＶＤ法によりＳｉＯＮ層３を、最初、図４のｂ点に近
いガス組成から成膜し始め、その後成膜中に、ガス組成
が図４のａ点に近くなるように、連続的にＮ2Ｏガス量
を減少させながら成膜する。または、最初、図４のｂ点
に近いガス組成から成膜し始め、その後成膜中にガス組
成が図４のｃ点に近くなるように連続的にＮ2Ｏガス量
を増加させながら成膜する。このように連続的に成膜す
ることにより、成膜後のＳｉＯＮ膜厚方向のエッチレー
トは、ＳｉＯＮ層３の表面から深くなる程エッチレート
が大きくなる。（図５（ｂ）） 次に、ＳｉＯＮ層３上に、マスクとなるフォトレジスト
６をフォトリソグラフィー技術で形成する（図５
（ｃ））。続いて、フォトレジスト６をマスクとして、
ＳｉＯＮ層３をフッ酸系溶液によってウェットエッチン
グ加工する（図５（ｄ））。この時、ＳｉＯＮ層３の表
面に近い部分程エッチレートが小さく、表面から遠い程
エッチレートが大きいので、フォトレジスト下部のアン
ダーカットΔが進行するより早く、ＳｉＯＮ層３の厚み
ｄ3まで、エッチングが進行するので、全体としては垂
直に近いエッチング端面が形成される。次にフォトレジ
スト６を剥離する。（図５（ｅ）） このようにして、ウェットエッチングで、アンダーカッ
トの少ないパターンが形成できることとなる。
【００２１】
【発明の効果】請求項１記載の薄膜のエッチング方法に
おいては、薄膜の膜厚方向に、深くなる程エッチレート
が大きくなるようにエッチレート分布を形成しているの
で、ウェットエッチングに於ても、アンダーカットの少
ない垂直なエッチング端面を形成することができる。
おいては、薄膜の膜厚方向に、深くなる程エッチレート
が大きくなるようにエッチレート分布を形成しているの
で、ウェットエッチングに於ても、アンダーカットの少
ない垂直なエッチング端面を形成することができる。
【００２２】請求項２記載の薄膜のエッチング方法にお
いては、薄膜の膜厚方向に深くなる程エッチレートが大
きくなるようにエッチレート分布を形成し、かつ、その
方法が、被加工膜をプラズマＣＶＤ法によって成膜後、
同一の減圧室内で行なっているので、ウェットエッチン
グに於てもアンダーカットの少ない垂直なエッチング端
面を形成でき、かつ、その処理が大気中に基板を取り出
すことなく実施できるので、処理のばらつきを押えるこ
とができる。
いては、薄膜の膜厚方向に深くなる程エッチレートが大
きくなるようにエッチレート分布を形成し、かつ、その
方法が、被加工膜をプラズマＣＶＤ法によって成膜後、
同一の減圧室内で行なっているので、ウェットエッチン
グに於てもアンダーカットの少ない垂直なエッチング端
面を形成でき、かつ、その処理が大気中に基板を取り出
すことなく実施できるので、処理のばらつきを押えるこ
とができる。
【００２３】請求項３記載の薄膜のエッチング方法にお
いては、薄膜の膜厚方向に深くなる程エッチレートが大
きくなるように、ガス組成を連続的に変えることによ
り、エッチレート分布を形成しているので、ウェットエ
ッチングに於てもアンダーカットの少ない垂直なエッチ
ング端面を形成することができ、かつ、上記２つの請求
項の方法に比べて、その処理のために特別な装置、追加
のガスの必要がない利点がある。
いては、薄膜の膜厚方向に深くなる程エッチレートが大
きくなるように、ガス組成を連続的に変えることによ
り、エッチレート分布を形成しているので、ウェットエ
ッチングに於てもアンダーカットの少ない垂直なエッチ
ング端面を形成することができ、かつ、上記２つの請求
項の方法に比べて、その処理のために特別な装置、追加
のガスの必要がない利点がある。
【図１】（ａ）〜（ｆ）はそれぞれ本発明の薄膜のエッ
チング方法の第１実施例を説明するための図である。
チング方法の第１実施例を説明するための図である。
【図２】含有水素量とＳｉＯＮ層の厚さとの関係を示す
図である。
図である。
【図３】第２実施例の薄膜のエッチング方法において使
用する、素子製造用減圧室内部を示す図である。
用する、素子製造用減圧室内部を示す図である。
【図４】反応性ガスの組成とエッチングレートとの関係
を示す図である。
を示す図である。
【図５】（ａ）〜（ｅ）はそれぞれ本発明の薄膜のエッ
チング方法の第３実施例を説明するための図である。
チング方法の第３実施例を説明するための図である。
【図６】（ａ）〜（ｅ）はそれぞれ従来の薄膜のエッチ
ング方法を説明するための図である。
ング方法を説明するための図である。
【図７】（ａ）〜（ｃ）はそれぞれ従来の薄膜のエッチ
ング方法の問題点を説明するための図である。
ング方法の問題点を説明するための図である。
１ Ｓｉ基板 ２ 熱酸化膜 ３ ＳｉＯＮ層（光導波路層） ６ フォトレジスト
Claims (3)
- 【請求項１】基板上に、水素原子を含む反応性ガスを分
解・反応させることによって形成された薄膜を、所望の
パターン形状にウェットエッチング加工する薄膜のエッ
チング方法において、前記パターン形状のマスクとなる
レジスト膜を、前記薄膜上に、フォトリソグラフィー技
術で形成し、ウェットエッチング加工する前に、前記薄
膜の表面が、前記薄膜の基板側に比べ高い温度となるよ
うに熱処理を施すことを特徴とする薄膜のエッチング方
法。 - 【請求項２】基板上に水素原子を含む反応性ガスを、分
解・反応させることによって形成された薄膜を、所望の
パターン形状のウェットエッチング加工する薄膜のエッ
チング方法において、前記パターン形状のマスクとなる
レジスト膜を前記薄膜上にフォトリソグラフィー技術で
形成しウェットエッチング加工する前に、前記薄膜を酸
素雰囲気中で一定温度に加熱処理することを特徴とする
薄膜のエッチング方法。 - 【請求項３】基板上の薄膜を所望のパターン形状にウェ
ットエッチング加工する薄膜のエッチング方法におい
て、基板上の被加工膜は、原料ガスとしてＳｉＨ4，Ｎ
Ｈ3，Ｎ2Ｏ及び不活性キャリアガスを用いたプラズマＣ
ＶＤ法により、成膜中に連続的にガス組成を変えながら
形成したことを特徴とする薄膜のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22736691A JPH0567604A (ja) | 1991-09-06 | 1991-09-06 | 薄膜のエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22736691A JPH0567604A (ja) | 1991-09-06 | 1991-09-06 | 薄膜のエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567604A true JPH0567604A (ja) | 1993-03-19 |
Family
ID=16859679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22736691A Pending JPH0567604A (ja) | 1991-09-06 | 1991-09-06 | 薄膜のエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567604A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8303780B2 (en) | 2008-09-30 | 2012-11-06 | Tdk Corporation | Method of forming mask for dry etching and manufacturing method of magnetic head using the same method |
| US8790523B2 (en) | 2009-01-07 | 2014-07-29 | Tdk Corporation | Method for manufacturing magnetic head |
-
1991
- 1991-09-06 JP JP22736691A patent/JPH0567604A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8303780B2 (en) | 2008-09-30 | 2012-11-06 | Tdk Corporation | Method of forming mask for dry etching and manufacturing method of magnetic head using the same method |
| US8790523B2 (en) | 2009-01-07 | 2014-07-29 | Tdk Corporation | Method for manufacturing magnetic head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5711891A (en) | Wafer processing using thermal nitride etch mask | |
| US8221642B2 (en) | Methods for removing dielectric materials | |
| JP5574586B2 (ja) | 基板構造及びその形成方法 | |
| KR101220073B1 (ko) | 기판 상의 실리콘층을 에칭하는 방법, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템 및 컴퓨터 판독가능한 매체 | |
| JP2001021744A (ja) | 光導波路基板の製造方法 | |
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| JP2009094279A (ja) | ホールパターンの形成方法および半導体装置の製造方法 | |
| US6165862A (en) | Method of producing a thin film resistor | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| KR100255404B1 (ko) | 드라이에칭방법 | |
| KR19980018805A (ko) | 실리콘 기판의 건식 에칭 방법 (Method for dry-etching of silicon substrate) | |
| JP2006047462A (ja) | 光素子及びその製造方法 | |
| TWI731190B (zh) | 半導體裝置的製造方法 | |
| JPH0567604A (ja) | 薄膜のエツチング方法 | |
| US5338703A (en) | Method for producing a recessed gate field effect transistor | |
| JP4681644B2 (ja) | 光導波路の作製方法 | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR900006020B1 (ko) | 질화실리콘 막의 건식식각 방법 | |
| JPH01291430A (ja) | 半導体装置の製造方法 | |
| JPH02128422A (ja) | 半導体装置の製造方法 | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| JPH05234934A (ja) | 半導体装置の製造方法 | |
| JPS6068612A (ja) | 半導体素子の製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 |