JP5773633B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5773633B2
JP5773633B2 JP2010277318A JP2010277318A JP5773633B2 JP 5773633 B2 JP5773633 B2 JP 5773633B2 JP 2010277318 A JP2010277318 A JP 2010277318A JP 2010277318 A JP2010277318 A JP 2010277318A JP 5773633 B2 JP5773633 B2 JP 5773633B2
Authority
JP
Japan
Prior art keywords
substrate
wiring board
electrode
manufacturing
droplets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010277318A
Other languages
English (en)
Other versions
JP2012129251A5 (ja
JP2012129251A (ja
Inventor
藤村 秀彦
秀彦 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010277318A priority Critical patent/JP5773633B2/ja
Publication of JP2012129251A publication Critical patent/JP2012129251A/ja
Publication of JP2012129251A5 publication Critical patent/JP2012129251A5/ja
Application granted granted Critical
Publication of JP5773633B2 publication Critical patent/JP5773633B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、微細孔を有する配線基板の製造方法及びその配線基板に関するものである。
通常、配線基板は、導電層をパターニングすることにより、配線あるいは電極等が形成されることによって作製される。近年、多くのデバイスが高精細化への開発が盛んになってきている。
それに伴い配線基板の小型化、高密度化が求められている。そのため、高精細なパターニング法としては高精度の開口部を有するフォトマスクを利用したフォトリソグラフィが一般に適用されている。しかし、この方法は、パターン毎に個別のマスクが必要である。さらに、成膜、レジストパターニング、剥離工程など様々な工程が必要であり生産性に問題がある。また、それに伴い材料等の使用効率も悪い等の製造コストの面でも課題がある。
これに対して、配線基板における配線形成の方法として、インクジェット法等の液状材料を塗布するウェットプロセスが注目されている。インクジェット法による配線形成は、インクジェット装置を用いて配線材料を含むインクを基板上の目的箇所に塗布し、その後焼成することにより、金属配線を形成することにより行なわれる。このとき、配線材料としては、金属微粒子を溶媒中に分散・溶解させることにより作製されたインクを利用することが多い。このようにインクジェット装置を用いた配線形成は、フォトマスク等を利用せず直接にパターニングできる為、生産効率の面で非常に優位である。
また、配線基板においては配線を高密度に配置する方法として多層化技術が一般に用いられている。多層化配線技術の一つに基板表面と裏面間を電気的に接続する手法がある。基板の表裏面を電気的に接続する方法として、一般に基板に微細孔を形成し、この微細孔に導電層を形成することにより基板表裏面を電気的に接続する方法がある。微細孔の導電層の形成方法としては、微細孔のアスペクト比が1未満で比較的小さい場合には、スパッタ法や蒸着法等のドライプロセスによって微細孔内に導電層を形成することが可能であり、基板表裏面の電気的な導通をとることが可能である。しかし、微細孔のアスペクト比が1以上の場合には、微細孔の裏面側の側面には上記のドライプロセスではカバレッジが良くない為導電性を確保する為の十分な導電層を形成することが極めて困難である。そこで、ドライプロセスにより微細孔内面にシード層を形成した後、めっきにより導電部を成長させるという方法が取られている。(例えば、特許文献1参照)特に、スパッタ法や蒸着など指向性のある成膜法により微細孔の内壁にシード層を形成する方法としては、微細孔の形状に応じた入射角度によって成膜粒子を入射させることになる。
しかし、めっきによって高アスペクト比微細孔の導電性を確保する為には、微細孔内にめっき液を十分に循環させる必要があるため、めっきによる導電層の成膜速度が小さいという欠点がある。また、微細孔の下方部に必要なめっき層が形成する時には、上部には不必要なめっき層が形成されてしまう。
そこで、高アスペクト比の微細孔を有する配線基板に対しては、インクジェット法等により導電性材料を直接微細孔に塗布する手法がとられている。(例えば、特許文献2参照)
特許文献2によれば、微細孔内に配線材料を充填し、基板表裏面の導電性を確保している。
この方式は、インクジェット法で微細孔内に導電材料を充填する方法が提示されている。インクジェット法で微細孔内に導電性材料を充填する為には、微細孔内に十分な液滴の量を付与する必要がある。例えば、微細孔の形状がΦ46μm、深さが200μm(アスペクト比が4.35)とする。さらに、インクジェット液滴の大きさがΦ30μm、インク内の導電性材料の重量濃度が50%とする。このとき、一つの微細孔内を導電性材料で充填する為には20個以上の液滴を塗布しなければ成らない。一つの配線基板には、基板上下の導通を取るための微細孔は、かなり存在する。そのため、インクジェット法で微細孔内に導電性材料を充填する方法はスループットの上で障害となる。インクジェット法で利用される導電性材料には、金属微粒子が広く利用されている。さらに、金属微粒子は一般に材料費が高い。この為、金属微粒子を微細孔に充填塗布する方法は生産性の観点で問題がある。
さらに、微細孔の内壁の円周全面に金属微粒子を塗布する方法も提示されている(特許文献3参照)。特許文献3によれば、微細孔の内壁に金属微粒子インクを全面に塗布するために、微細孔の上面円周上にインク液滴を着弾させ微細孔内壁に広がらせることにより下面電極と接触させ、かつ円周上面全周にインクを塗布することにより内壁全面に塗布する方法が開示されている。
特開平5−167062号公報 特開2003−243327号公報 特開2003−318542号公報
インクジェット法により、微細孔内壁に配線を形成する為には、微細孔上面の円周上に液滴を塗布しても安定的に内壁に広がるように制御することは極めて困難である。しかも、微細孔内の配線抵抗を下げる為には適切な膜厚を形成する必要がある。そのため、上面円周上に複数回着弾位置をずらして塗布するためには各々の円周上で複数の液滴を塗布しなければならずタクトの上で問題がある。
このように、安定的に微細孔内の配線を形成し、かつ低コストで生産するためには多くの課題がある。
上記の問題点を鑑みて、本発明では次のような配線基板の製造方法を提供する。
本発明の配線基板の製造方法は、基板に形成された複数の微細孔の内壁に導電膜を形成し、前記基板の表面に形成された電極と、前記基板の裏面であって前記微細孔の底に形成された電極と、を電気的に接続して配線基板を製造する配線基板の製造方法において、インクジェットヘッドから金属微粒子を含有するインクの複数の液滴を前記基板の表面側に形成された前記微細孔の入り口に向けて吐出させ、前記微細孔の前記基板の裏面側の内壁から前記微細孔の前記基板の表面側の内壁へ、前記複数の液滴の着弾位置をずらして着弾させる工程と、前記着弾させた液滴により、前記導電膜を形成する工程と、を有することを特徴とする。
また、本発明の配線基板の製造方法は、基板に形成された複数の微細孔の内壁に導電膜を形成し、前記基板の表面に形成された電極と、前記基板の裏面であって前記微細孔の底に形成された電極と、を電気的に接続して配線基板を製造する配線基板の製造方法において、前記内壁には前記基板の表面と前記基板の裏面とを接続する溝が形成され、インクジェットヘッドから金属微粒子を含有するインクの液滴を前記基板の表面側に形成された前記微細孔の入り口に向けて吐出させ、前記溝に前記液滴を着弾させることにより前記導電膜を形成することを特徴とする。
また、本発明の配線基板の製造方法は、基板に形成された複数の微細孔の内壁に導電膜を形成し、前記基板の表面に形成された電極と、前記基板の裏面であって前記微細孔の底に形成された電極と、を電気的に接続して配線基板を製造する配線基板の製造方法において、前記内壁には前記基板の表面と前記基板の裏面とを接続する溝が形成され、インクジェットヘッドから金属微粒子を含有するインクの液滴を前記基板の表面側に形成された前記微細孔の入り口に向けて吐出させ、前記微細孔の前記基板の内壁の中央部に着弾させる工程と、前記着弾させた液滴により、前記導電膜を形成する工程と、を有することを特徴とする。
本発明によると、必要な導電性を有し、スループットを向上した低コスト高品質の配線基板の製造方法を提供することが可能であり、またその配線基板も提供することができる。
さらに、表面電極の一部が微細孔の内壁に連続して形成している場合には、表面電極と裏面電極との配線としての接続がより容易に形成することが可能となる。
また、微細孔のアスペクト比が高くなった場合には、表面電極と裏面電極を電気的に接続するために複数の液滴を微細孔の内壁に着弾塗布させるとより良い効果が得られる。また、その場合には、裏面電極側から液滴を着弾させる場合や表面電極側から液滴を着弾させることにより表面電極側から裏面電極側に効率良く配線を接続することが可能となる。
あるいは、配線基板の配線形状としては、配線としての無効部を出来るだけ削減する為にも膜厚を0.1μm以上とし、最低の線幅を10μm以上にすることで少ない配線形成面積で可能となる。このように、表面電極と裏面電極間をより容易に配線を形成する為には、表面電極と裏面電極間に溝を形成しそこに配線を形成することでさらに少ない材料で配線を形成することが可能となる。これは、液状材料を塗布する場合に毛管現象を利用するものである。
本発明に関わる実施形態の一例を模式的に示す図である。 本発明に関わる実施形態の一例を模式的に示す図である。 本発明に関わるシリコン基板表面電極を説明する図である 本発明に関わる実施形態の製造工程を示す図である。 本発明に関わる実施形態の製造工程を示す図である。 本発明に関わる配線基板の微細孔を示す図である 本発明に関わる配線基板の微細孔を示す図である 本発明に関わる実施形態の製造工程を示す図である。 本発明に関わる実施形態の一例を模式的に示す図である。
以下では、本発明に関わる配線基板に関する一実施形態を図面に基づいて説明する。
図1が本発明を実施するための形態の一つであり、代表的な一つの微細孔を示している。シリコン基板1は配線基板を形成するための基板である。本実施例では、シリコン基板における配線基板に関して説明するが、基板の種類はガラス、ガラスエポキシ、樹脂基板の何れでも良い。シリコン基板1内に上下を連通する微細孔2が形成されている。微細孔2の形状はほぼ円柱形状であることが一般的である。
また、微細孔の加工プロセスによっては底部方向に向かって少しテーパ状に成ることもある。微細孔の内径は、基板の厚さ及び配線基板上に設置されているデバイスによって制約され、数十μm程度である。本発明では、内径が15μm〜50μmにおいて効果がさらに強調される。微細孔の内側及び上面の一部には、絶縁層4が形成されている。これは、基板が絶縁基板でなくても他の端子との絶縁性を保つ為に必要なものである。絶縁層形成には、熱CVD法等を利用すると比較的容易に微細孔の内部まで、均一に絶縁層を形成することが可能である。
パッド電極3(裏面電極或いは下電極とも呼称する)は、Au、Pt、Ag、Al、Cu等を用いれば良い。Al、Cu等を電極として利用する場合には、プロセス工程上で表面層が酸化されてしまう。この場合、電極表面で異種導電性材料と電気的コンタクトを取るためには、予め表面酸化層のドライエッチング工程が必要である。本実施例では、一例として、不活性ガスイオンを照射し、表面変質層を除去した。その後、直ちに表面電極5(上電極とも呼称する)を形成する工程にて、基板裏面のパッド電極3上にTi及びAu層を形成する。このときの成膜時の条件を制御することで、微細孔の上面側の一部にも表面電極と連続した電極を形成することが可能である。例えば、蒸着法にて高真空条件で成膜し、かつ基板を蒸発源に対向する配置から傾きを持つように配置することで、微細孔の表面側の一部に電極を形成することが可能である。
この微細孔の表裏電極の導通を持つ為に、微細孔の内部に導電層11を形成する。導電層11を形成する方法として、インクジェット法を用いる。インクジェット法は必要な箇所に必要な量の液体材料を正確に着弾塗布することが可能である。液体材料としては金属微粒子、金属ナノ粒子を含有する液体を利用する。金属ナノ粒子の材料としては、Ag、Au、Cuを利用する。溶媒としては、水系、油系どちらでも良い。また、液滴の着弾位置を制御することにより、つまり、微細孔の内壁の上下方向で着弾位置をずらすことにより微細孔の内壁の上下方向に渡ってライン上の配線を形成することが可能である。このように塗布した導電層の材料を乾燥し、120℃〜350℃の熱処理を加えることで、低抵抗値をもつ導電膜が形成される。金属ナノ粒子は、液体状に安定に分散する為に高分子材料でコーティング処理をしているものが多い。そのため、この高分子層を除去する為に熱処理工程が必須となっている。導電層11は微細孔2の一部に配置している。
配置形状は、上下電極を結ぶように微細孔内部のある領域のみ配置している。この導電層11は微細孔2の低部では、比較的大きな割合で下電極3に接触している。この下電極3との接触部はかならずしも図1に示すようにほぼ全面で接触する必要はない。
このように、微細孔2内で上下電極の導電を確保する為の配線構造をすることで、簡単でしかもスループットが高い配線基板を得ることが可能となる。さらに、導電性を得る為に付与する導電材料は必要最低限の材料しか持ちないため、コスト削減にも有効である。
(実施例1)
本発明に基づく配線基板の製造方法について、以下で詳細に説明する。
図2は本実施例における配線基板内の微細孔の断面図である。微細孔2はシリコン基板1に形成する。微細孔の直径は50μm、深さ200μmであり、微細孔2の底はシリコン基板1の反対面上に形成されたAlパッド電極3の裏面となっている。微細孔2の形成には、Deep−Reactive Ion Etching法を用いた。Alパッド電極3は、アルミニウムを主成分とする合金からなっており、その膜厚は約0.4μmである。また、微細孔の内面にはパリレン等からなる有機絶縁膜4が形成されており、Alパッド電極3の裏面上だけはドライエッチングにより除去されている。有機絶縁膜はシリコン基板の表面にも一部形成されている。微細孔の内壁上にある有機絶縁膜4は、ほぼコンフォーマルに形成されており、その膜厚は約2μmとなっている。従って、シリコン基板1の表裏面の導電性を確保する工程では、実質的な微細孔2の開口は約46μmとなる。
次に図3を用いて、シリコン基板1の表面電極5を説明する。表面電極5はTi層とAu層から構成される。まずは、Ti層を形成する。このTi層は、その上に形成するAu層と有機絶縁膜4との密着性を確保するため、およびAuとAlパッド電極3を構成する材料とが拡散混合するのを防止するための役割を果たす。Ti層及びAu層はスパッタ法あるいは蒸着法によって形成される。この時、蒸着法では蒸発粒子の直進性や密着性を向上させる為に蒸発粒子をイオン化するイオンプレーティング法を採用する場合もある。スパッタ法で形成した場合、Ti層はシリコン基板表面上では膜厚0.2μmであり、Au層はシリコン基板表面上では0.15μmである。この時、微細孔2底部のAlパッド電極3上に形成されたTi層は膜厚50nm、Au層は30nmであった。
この時、微細孔2のシリコン基板1の表面側には微細孔の入り口から50μmの深さまでTi層及びAu層が形成される。成膜方法や成膜時の条件により、微細孔内壁表面の電極形状は異なる。
次に、図4及び図5を用いてシリコン基板1の上下電極を接続する導電層の形成法について説明する。インクジェット描画装置(不図示)に取り付けてあるインクジェットヘッド7をシリコン基板1のアライメントマーク(不図示)にて、シリコン基板に対してインクジェットヘッド7を相対的にアライメントする。アライメントした後、微細孔2に対して、微細孔の径のほぼ中心部に液滴が位置するようにインクジェットヘッド7に液滴形成用の吐出駆動信号を印加する。インクジェットヘッド7より形成された液滴8は、図5に示されているように微細孔内壁に着弾する。シリコン基板1とインクジェットヘッド7は相対的に移動しているため、液滴8は吐出直後には紙面の左方に初速度を有し、微細孔2の裏面付近の側面に着弾する。基板の表裏面電極の導電層を形成するために、微細孔内に塗布する液滴は必ずしも1液滴とは限らない。本実施例では、3液滴を微細孔2内に塗布している。図5では、微細孔内への複数液滴は1回の描画工程で行っている。これは、インクジェットヘッド7への吐出駆動信号を制御することで複数の液滴を1回のスキャン工程で行うことが可能である。また、このように、1回のスキャン工程で複数の液滴と微細孔2内に塗布しなくとも複数回のスキャン工程で分けても問題ない。
本実施例では、複数液滴の塗布を一つの微細孔2に対して1回のスキャン工程で実施している。インクジェットヘッド7の吐出のための駆動波形およびスキャン速度を制御することで第2の液滴9および第3の液滴10が微細孔2の内壁のどの位置に着弾させるかは制御可能である。本実施例では、概略液滴9は微細孔2の深さ方向の真中辺りに着弾するように制御した。また、液滴10はシリコン基板1の上電極に連続している微細孔内の電極に接触する位置に着弾するように制御した。このように着弾した複数の液滴は内壁面上を広がり、連続したインク膜となる。このインク膜を乾燥させ微粒子膜を形成した後、これを200℃、1時間の焼成することで、図1に示すように導電層11が形成される。基板表裏電極の抵抗値を計測したところ、2Ω以下を示した。
本実施例により、基板上下面の導電層を容易に形成することができ効果を確認することができた。
実施例1に関して、微細孔内の膜形状を変更させた場合の抵抗値の変化を確認した。表1参照。液滴塗布量は、ほぼ一定量とした。
この結果から、膜厚が0.1μm以上あり、微細孔の円周方向に沿って、面電極と裏面電極間での最小幅として、配線幅が10μm以上あると低抵抗(2Ω程度以下)な配線を形成することが可能である。また、同一液滴塗布量で微細孔内壁全面に塗布した場合には膜厚が薄くなり、所望の低抵抗値な配線を形成することが出来なかった。
(実施例2)
第二の実施例として、本発明の配線基板について詳細に説明する。
まず、図6及び図7を用いて説明する。図6は微細孔加工後の形状の斜視図である。図7は図6のAB断面図を表現している。図7は微細孔加工後の絶縁膜及び表面電極及び裏面電極形成後の断面図である。本実施例では、微細孔加工工程でシリコン基板1の微細孔内壁に溝20を同時に形成している。微細孔2はシリコン基板1に形成する。微細孔の直径は50μm、深さ200μmであり、微細孔2の底はシリコン基板1の反対面上に形成されたAlパッド電極3の裏面となっている。微細孔2の形成には、Deep−Reactive Ion Etching法を用いた。このときに、マスクを工夫し円形に楔形状を付加したものを採用した。このようにすることで基板の表面と離面とを連結する溝20を同時に形成した。
溝の最大幅は15μmで深さが10μmである。Alパッド電極3は、アルミニウムを主成分とする合金からなっており、その膜厚は約0.4μmである。また、微細孔の内面には有機絶縁膜4が形成されており、Alパッド電極3の裏面上だけはドライエッチングにより除去されている。有機絶縁膜はシリコン基板の表面にも一部形成されている。微細孔の内壁上にある有機絶縁膜4は、ほぼコンフォーマルに形成されており、その膜厚は約2μmとなっている。従って、シリコン基板1の表裏面の導電性を確保する工程では、実質的な微細孔2の開口は約46μmとなる。
次に、シリコン基板1の表面電極5を説明する。表面電極5はTi層とAu層から構成される。まずは、Ti層を形成する。このTi層は、その上に形成するAu層と有機絶縁膜4との密着性を確保するため、およびAuとAlパッド電極3を構成する材料とが拡散混合するのを防止するための役割を果たす。Ti層及びAu層はスパッタ法あるいは蒸着法によって形成される。この時、蒸着法では蒸発粒子の直進性や密着性を向上させる為に蒸発粒子をイオン化するイオンプレーティング法を採用する場合もある。スパッタ法で形成した場合、Ti層はシリコン基板表面上では膜厚0.2μmであり、Au層はシリコン基板表面上では0.15μmである。この時、微細孔2底部のAlパッド電極3上に形成されたTi層は膜厚50nm、Au層は30nmであった。
この時、微細孔2のシリコン基板1の表面側には微細孔の入り口から50μmの深さまでTi層及びAu層が形成される。成膜方法や成膜時の条件により、微細孔内壁表面の電極形状は異なる。
次に、図8及び図9を用いてシリコン基板1の上下電極を接続する導電層の形成法について説明する。インクジェット描画装置(不図示)に取り付けてあるインクジェットヘッド7をシリコン基板1のアライメントマーク(不図示)にて、シリコン基板に対してインクジェットヘッド7を相対的にアライメントする。アライメントした後、微細孔2に対して、微細孔の表面のほぼ中心部に液滴が位置するようにインクジェットヘッド7に液滴形成用の吐出駆動信号を印加する。
インクジェットヘッド7より形成された液滴21は、図8に示されているように微細孔内壁のほぼ中央部に着弾する。シリコン基板1とインクジェットヘッド7は相対的に移動しているため、液滴21は微細孔2の内壁の中央部に着弾する。微細孔の基板の表裏面電極の導電層を形成するために、微細孔内に塗布する液滴は必ずしも1液滴とは限らない。本実施例では、2液滴を微細孔2内に塗布している。図8では、微細孔内への複数液滴は2回の描画工程で行っている。これは、図8は2液滴の着弾位置関係が解りやすいように同一図で説明をするために示している。
つまり、図8中の液滴22は2回目のスキャン工程でのインクジェットヘッド7からの吐出工程での液滴である。このように、1回のスキャン工程で複数の液滴を微細孔2内に塗布しなくとも複数回のスキャン工程で分けても問題ない。本実施例では、複数の液滴数の塗布を2回のスキャン工程で実施している。本実施例では、複数の液滴の微細構内への塗布が基板の表面側から裏面側に行っている。このように溝形成部に液滴を着弾させると、図9に示す導電膜23のように毛管現象により溝内部に上下方向に溝内を狭く広がり連続したインク膜となる。このインク膜を乾燥させ微粒子膜を形成した後、これを200℃、1時間の焼成することで、図9に示すように導電層23が形成される。表裏面電極の抵抗値を計測したところ、2Ω以下を示した。
本実施例により、基板上下面の導電層を容易に形成することができ効果を確認することができた。
本実施例では、微細孔に上述の溝部を持たせることでより表裏面電極を結ぶ連続した導電膜を形成することが可能となる。
本発明は、微細な貫通孔に電極を設けるなど、小型実装部品の製造に好適に利用できる。
1 基板
2 微細孔
3 裏面電極
5 表面電極
7 インクジェットヘッド
8、9.10、21、22 インク液滴
11、23 配線
20 溝

Claims (6)

  1. 基板に形成された複数の微細孔の内壁に導電膜を形成し、前記基板の表面に形成された電極と、前記基板の裏面であって前記微細孔の底に形成された電極と、を電気的に接続して配線基板を製造する配線基板の製造方法において、
    インクジェットヘッドから金属微粒子を含有するインクの複数の液滴を前記基板の表面側に形成された前記微細孔の入り口に向けて吐出させ、前記微細孔の前記基板の裏面側の内壁から前記微細孔の前記基板の表面側の内壁へ、前記複数の液滴の着弾位置をずらして着弾させる工程と、
    前記着弾させた液滴により、前記導電膜を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  2. 前記インクジェットヘッドから前記液滴吐出させる時、前記インクジェットヘッドと前記基板とを相対的に移動させることを特徴とする請求項1記載の配線基板の製造方法。
  3. 前記複数の液滴の着弾位置は、ライン状にずらすことを特徴とする請求項1または2記載の配線基板の製造方法。
  4. 基板に形成された複数の微細孔の内壁に導電膜を形成し、前記基板の表面に形成された電極と、前記基板の裏面であって前記微細孔の底に形成された電極と、を電気的に接続して配線基板を製造する配線基板の製造方法において、
    前記内壁には前記基板の表面と前記基板の裏面とを接続する溝が形成され、
    インクジェットヘッドから金属微粒子を含有するインクの液滴を前記基板の表面側に形成された前記微細孔の入り口に向けて吐出させ、前記溝に前記液滴を着弾させることにより前記導電膜を形成することを特徴とする配線基板の製造方法。
  5. 前記表面電極は、前記内壁の少なくとも一部にまで形成されていることを特徴とする請求項1乃至いずれか一項記載の配線基板の製造方法。
  6. 基板に形成された複数の微細孔の内壁に導電膜を形成し、前記基板の表面に形成された電極と、前記基板の裏面であって前記微細孔の底に形成された電極と、を電気的に接続して配線基板を製造する配線基板の製造方法において、
    前記内壁には前記基板の表面と前記基板の裏面とを接続する溝が形成され、
    インクジェットヘッドから金属微粒子を含有するインクの液滴を前記基板の表面側に形成された前記微細孔の入り口に向けて吐出させ、前記微細孔の前記基板の内壁の中央部に着弾させる工程と、
    前記着弾させた液滴により、前記導電膜を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
JP2010277318A 2010-12-13 2010-12-13 配線基板の製造方法 Expired - Fee Related JP5773633B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010277318A JP5773633B2 (ja) 2010-12-13 2010-12-13 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010277318A JP5773633B2 (ja) 2010-12-13 2010-12-13 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2012129251A JP2012129251A (ja) 2012-07-05
JP2012129251A5 JP2012129251A5 (ja) 2014-02-06
JP5773633B2 true JP5773633B2 (ja) 2015-09-02

Family

ID=46646007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010277318A Expired - Fee Related JP5773633B2 (ja) 2010-12-13 2010-12-13 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5773633B2 (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145785B1 (ja) * 1967-09-16 1976-12-06
FR2522459A1 (fr) * 1982-02-26 1983-09-02 Serras Paulet Edouard Circuit electrique imprime
JPH0379480U (ja) * 1989-12-05 1991-08-13
JPH05303915A (ja) * 1992-04-28 1993-11-16 Fujitsu Ltd 導電性高分子細線の形成方法
JPH06283835A (ja) * 1993-03-26 1994-10-07 Taiyo Yuden Co Ltd 回路基板およびその製造方法
JPH07231154A (ja) * 1994-02-21 1995-08-29 Matsushita Electric Works Ltd 立体回路の形成方法
JPH09130015A (ja) * 1995-10-26 1997-05-16 Toyama Print Kogyo Kk プリント配線板の製造方法
JPH1075022A (ja) * 1996-08-31 1998-03-17 Taiyo Yuden Co Ltd 回路基板
JP2000068650A (ja) * 1998-08-24 2000-03-03 Ibiden Co Ltd 多層プリント配線板
JP4127433B2 (ja) * 1998-09-17 2008-07-30 イビデン株式会社 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP2000357873A (ja) * 1999-06-17 2000-12-26 Hitachi Ltd 多層配線基板及びその製造方法
JP2003318542A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp 多層配線の形成方法、多層配線基板、デバイス、デバイスの製造方法及び電子機器
JP2006173212A (ja) * 2004-12-13 2006-06-29 Canon Inc パターン形成装置およびパターン形成方法
JPWO2006100790A1 (ja) * 2005-03-22 2008-08-28 クラスターテクノロジー株式会社 配線基板の製造方法及び配線基板
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
JP2008294244A (ja) * 2007-05-25 2008-12-04 Ricoh Co Ltd 配線パターンの接続方法、配線シート及び配線シート積層体
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2012129251A (ja) 2012-07-05

Similar Documents

Publication Publication Date Title
KR101160701B1 (ko) 기판 및 그 제조방법
US8366951B2 (en) Liquid discharge head and method of manufacturing a substrate for the liquid discharge head
JP5676941B2 (ja) 配線基板の製造方法及び配線基板
JP2011165762A (ja) 配線基板の製造方法
JP5773633B2 (ja) 配線基板の製造方法
JP5541733B2 (ja) 吐出口部材の製造方法および液体吐出ヘッドの製造方法
KR101058845B1 (ko) 잉크젯 프린팅을 이용한 패턴 형성방법
JP4280025B2 (ja) 微細パターンの形成方法
US12036792B2 (en) Electrohydrodynamic print head with structured feed layer
JP2019147350A (ja) 液体吐出ヘッド用基板、および液体吐出ヘッド用基板の製造方法
JP2010162870A (ja) 液体吐出ヘッド用基板、液体吐出ヘッド及びそれらの製造方法
JP6230279B2 (ja) 液体吐出ヘッドの製造方法
KR100810674B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP5733967B2 (ja) 液体吐出ヘッド及びその製造方法
JP4813369B2 (ja) インクジェットヘッドおよびインクジェットヘッドの製造方法
JP6448027B2 (ja) レジスト構造体の製造方法
JP2017117581A (ja) 導体の製造方法
JP2013211344A (ja) 多層配線板の製造方法
JP2011222754A (ja) 配線基板の製造方法
JP2012009849A (ja) 配線基板の製造方法および配線基板
CN101332710A (zh) 单块流体喷射装置及其制作和控制方法
JP2012253267A (ja) 機能膜形成方法、配線基板の製造方法および配線基板
JP2008294244A (ja) 配線パターンの接続方法、配線シート及び配線シート積層体
WO2009110414A1 (ja) バンプ形成方法
JP6414779B2 (ja) マイクロバンプの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150630

R151 Written notification of patent or utility model registration

Ref document number: 5773633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees