KR100810674B1 - 전자 디바이스 및 전자 디바이스의 제조 방법 - Google Patents

전자 디바이스 및 전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR100810674B1
KR100810674B1 KR1020060068859A KR20060068859A KR100810674B1 KR 100810674 B1 KR100810674 B1 KR 100810674B1 KR 1020060068859 A KR1020060068859 A KR 1020060068859A KR 20060068859 A KR20060068859 A KR 20060068859A KR 100810674 B1 KR100810674 B1 KR 100810674B1
Authority
KR
South Korea
Prior art keywords
layer
electronic device
manufacturing
surface layer
base layer
Prior art date
Application number
KR1020060068859A
Other languages
English (en)
Other versions
KR20070014027A (ko
Inventor
히데카즈 모리야마
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070014027A publication Critical patent/KR20070014027A/ko
Application granted granted Critical
Publication of KR100810674B1 publication Critical patent/KR100810674B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 신뢰성이 우수한 전자 디바이스를 높은 생산성으로 제조하기 위한 전자 디바이스의 제조 방법, 및 상기 제조 방법에 의해 제조된 전자 디바이스를 제공하는 것을 과제로 한다.
집적 회로(1)는 도전 배선(5)과 콘택트 홀(contact hole)(10)을 통해서 접속되는 2층 구조의 본딩 패드(bonding pad)(8)를 구비하고, 본딩 패드(8)는 본딩 와이어(bonding wire)(9)와 접합되는 표면층(7)과, 표면층과 피복층(4)의 밀착성을 높이는 하지층(下地層)(6)을 구비하고 있다. 하지층(6) 및 표면층(7)은 액적 토출법에 의해 형성되는 것이며, 액적 토출법에 이용되기에 적합한 조건으로 액상체화(液狀體化)가 가능한 Ni 및 Au가 재료로서 이용되고 있다.
절연층, 피복층, 하지층, 표면층, 본딩 패드, 본딩 와이어

Description

전자 디바이스 및 전자 디바이스의 제조 방법{ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE ELECTRONIC DEVICE}
도 1은 제 1 실시예에 따른 전자 디바이스의 요부 구조를 나타내는 일부 파단 사시도.
도 2는 액적 토출 장치의 구성의 일례를 나타내는 모식도.
도 3은 집적 회로의 제조 공정을 나타내는 플로 차트.
도 4의 (a) 내지 (d)는 집적 회로의 제조 과정을 나타내는 일부 파단 사시도.
도 5는 제 2 실시예에 따른 전자 디바이스의 요부 구조를 나타내는 일부 파단 사시도.
도면의 주요 부분에 대한 부호의 설명
1, 20…전자 디바이스로서의 집적 회로 2…실리콘 기판
3…절연층 4…Si계 절연층으로서의 피복층
5, 21, 25…도전 배선 6, 27…하지층(下地層)
7, 28…표면층 8, 26…본딩 패드(bonding pad)
9, 30…본딩 와이어(bonding wire) 10…콘택트 홀(contact hole)
22…Si계 절연층으로서의 절연층 23…뱅크층(bank layer)
24…피복층
본 발명은 반도체 집적 회로나 반도체 센서 등의 전자 디바이스, 및 그 제조 방법에 관한 것이다.
최근, 전자 디바이스의 제조 방법에서 미세한 도선 패턴이나 회로 소자 등을 소위 액적 토출법을 이용해서 형성하는 방법이 공지되어 있다(예를 들면, 특허문헌 1). 이 기술은 잉크젯 프린터에 이용되는 것과 같은 액적 토출 헤드에 의해, 기능성 재료의 미립자를 포함한 액상체를 기판 위에 토출시켜서 패터닝하고, 그 후에 상기 액상체를 건조 등에 의해 고형화(막화)시키는 것이다. 액정 토출법은, 일반적인 패터닝 기술인 포토리소그래피법에 비해서 프로세스가 간단하다는 점, 기능성 재료의 이용 효율이 우수하다는 점에서 생산성이나 환경면에서 우수한 기술이라고 주목받고 있다.
[특허문헌 1] 일본국 공개특허 2003-317945호 공보
상술한 액적 토출법은 집적 회로나 반도체 센서 등에서의 본딩 패드의 형성에 대해서도 적용할 수 있다. 그러나, 액적 토출법에 의해 형성되는 막은 기능성 재료의 미립자의 집합체로 이루어지기 때문에, 일반적으로 기상법(氣相法) 등에 의해 형성되는 막에 비해서 기판 표층과의 밀착성이 약하다는 문제가 있다. 그 때문 에, 적절한 전기 특성을 갖고, 액상체로서의 특성도 우수한 Au 등으로 본딩 패드를 형성한 경우, 기판 표층과의 밀착 강도가 부족하고, 와이어 본딩을 실시한 경우에 생기는 응력에 의해 본딩 패드의 박리를 유발하게 되는 경우가 있었다.
본 발명은 상술한 문제를 해결하기 위해 이루어진 것으로, 신뢰성이 우수한 전자 디바이스를 높은 생산성으로 제조하기 위한 전자 디바이스의 제조 방법, 및 상기 제조 방법에 의해 제조된 전자 디바이스를 제공하는 것을 목적으로 하고 있다.
본 발명은 Si층 내지 Si계 절연층 위에 하지층과 표면층으로 이루어지는 본딩 패드가 형성된 전자 디바이스의 제조 방법으로서, 상기 Si층 내지 Si계 절연층 위에 액적 토출법에 의해 Ni, Cr, Mn 내지 이들의 화합물로부터 선택되는 하나 이상의 재료를 포함하는 액상체를 이용해서 상기 하지층을 형성하는 공정과, 상기 하지층 위에 중첩해서 액적 토출법에 의해 상기 표면층을 형성하는 공정을 갖는 것을 특징으로 한다.
이 발명의 전자 디바이스의 제조 방법에 의하면, Si층 내지 Si계 절연층에 대해서 적절한 밀착성을 갖는 하지층을 형성하고 표면층을 형성하므로, 박리 내성이 우수한 본딩 패드를 형성할 수 있다. 또한, 하지층의 형성에 이용하는 Ni, Cr, Mn 내지 이들의 산화물을 포함하는 액상체는 액적 토출법과의 매칭(matching)이 우수하므로, 액적 토출에 따른 공정의 부담이 작아진다. 이렇게 하여, 신뢰성이 우수한 전자 디바이스를 높은 생산성으로 제조할 수 있다.
또한 바람직하게는, 상기 전자 디바이스의 제조 방법에서 상기 표면층은 Au, Ag, Cu로부터 선택되는 하나 이상의 미립자, 또는 이들의 화합물로부터 선택되는 하나 이상의 재료를 포함하는 액상체를 이용해서 형성되는 것을 특징으로 한다.
이 발명의 전자 디바이스의 제조 방법에 의하면, 표면층을 구성하는 Au, Ag, Cu의 미립자를 포함하는 액상체는 액적 토출법과의 매칭이 우수하므로, 액적 토출에 따른 공정의 부담이 작아진다.
본 발명은 Si층 내지 Si계 절연층 위에 하지층과 표면층으로 이루어지는 본딩 패드가 형성된 전자 디바이스로서, 상기 하지층은 Ni, Cr, Mn 내지 이들의 화합물로부터 선택되는 하나 이상의 재료를 포함하는 액상체를 이용해서 상기 Si층 내지 Si계 절연층 위에 액적 토출법에 의해 형성되어 있고, 상기 표면층은 상기 하지층 위에 액적 토출법에 의해 형성되어 있는 것을 특징으로 한다.
이 발명의 전자 디바이스에 의하면, Si층 내지 Si계 절연층에 대해서 적절한 밀착성을 갖는 하지층에 의해 본딩 패드의 박리 내성이 높아져 있으므로, 본딩 패드의 박리에 의한 단선(斷線)을 유발하기 어렵다. 또한, 하지층을 구성하는 Ni, Cr, Mn 내지 이들의 화합물을 포함하는 액상체는 액적 토출법과의 매칭이 우수하므로, 액적 토출에 따른 공정의 부담이 작아진다. 이렇게 하여, 이 발명의 전자 디바이스는 액적 토출법을 이용해서 높은 생산성으로 제조되면서, 신뢰성도 우수하다.
이하, 본 발명의 적절한 실시예를 첨부 도면에 의거해서 상세하게 설명한다.
또한, 이하에 서술하는 실시예는 본 발명의 적절한 구체예이기 때문에, 기술 적으로 바람직한 각종 한정이 부가되어 있지만, 본 발명의 범위는 이하의 설명에서 특히 본 발명을 한정하는 취지의 기재가 없는 한, 이들 예에 한정되는 것은 아니다. 또한, 이하의 설명에서 참조하는 도면에서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재의 축척은 실제와는 다르게 나타내고 있다.
(제 1 실시예)
(전자 디바이스의 구조)
우선, 도 1을 참조해서 제 1 실시예에 따른 전자 디바이스에 대해서 설명한다. 도 1은 제 1 실시예에 따른 전자 디바이스의 요부 구조를 나타낸 일부 파단 사시도이다.
도 1에서 전자 디바이스로서의 집적 회로(1)는 반도체 소자(도시 생략)가 형성된 실리콘 기판(2)과, 실리콘 기판(2) 위에 형성된 BPSG(Boron-doped Phospho Silicate Glass) 등으로 이루어지는 절연층(3)과, 반도체 소자와 접속되는 Al 등으로 이루어지는 도전 배선(5)과, 도전 배선(5)을 피복하는 SiO2나 SiN 등으로 이루어지는 Si계 절연층으로서의 피복층(4)을 구비하고 있다. 피복층(4) 위에는 도전 배선(5)과 콘택트 홀(10)을 통해서 접속된 본딩 패드(8)가 형성되어 있고, 본딩 패드(8)와 리드 프레임(lead frame)(도시 생략)이 본딩 와이어(9)에 의해 접속되어 있다.
본딩 패드(8)는 2층 구조로 되어 있고, 도전 배선(5) 및 피복층(4)과 직접 접하는 하지층(6)과, 하지층(6) 위에 형성된 표면층(7)을 구비하고 있다. 표면층(7)의 재료는 본딩 와이어(9)와의 접합에 따른 전기적 특성 및 기계적 강도를 감안해서 선택되는 것이며, 본 실시예에서는 Au가 이용되고 있다.
하지층(6)은 본딩 패드(8)의 박리 내성을 높이는 역할을 하고 있고, 피복층(4) 및 표면층(7)의 밀착성을 감안해서 그 재료가 선택되는 것으로, 본 실시예에서는 Ni가 이용되고 있다. 또한, 하지층(6)은 피복층(4)과 표면층(7) 사이에서의 Au와 Si의 상호 확산을 억제하는 역할도 담당하고 있다. 하지층(6)의 층 두께는 20㎚~400㎚가 바람직하다. 층 두께가 너무 얇으면 하지층(6)으로서의 기능이 충분히 발휘되지 않고, 또한, 층 두께가 너무 두꺼우면 전기 저항이 커지기 때문이다.
본딩 패드(8)를 구성하는 하지층(6) 및 표면층(7)은 액적 토출법을 이용해서 형성되어 있다. 형성 방법의 상세에 대해서는 이후에 설명한다.
(액적 토출 장치 및 액상체)
다음으로, 도 2를 참조해서 액적 토출법에서 이용되는 액적 토출 장치 및 액상체에 대해서 설명한다. 도 2는 액적 토출 장치의 구성의 일례를 나타낸 모식도이다.
도 2에서 액적 토출 장치(200)는 일면(一面)에 복수의 노즐(212)을 배치한 토출 헤드(201)와, 토출 헤드(201)와 대향하는 위치에 기판(202)을 탑재하기 위한 탑재대(203)를 구비하고 있다. 또한, 토출 헤드(201)를 기판(202)과의 거리를 유지한 채 종횡으로 이동(주사)시키는 주사 수단(204)과, 토출 헤드(201)에 액상체를 공급하는 액상체 공급 수단(205)과, 토출 헤드(201)의 토출 제어를 행하는 토출 제 어 수단(206)을 구비하고 있다.
토출 헤드(201)에는 복수로 분기된 미세한 유로(流路)가 형성되어 있고, 상기 유로의 단부는 압력실(캐비티(cavity))(211), 노즐(212)로 되어 있다. 압력실(211)의 외곽의 일면(一面)은 압전 소자(210)에 의해 변형 가능하게 되어있고, 토출 제어 수단(206)으로부터의 구동 신호에 의해 압전 소자(210)를 구동시킴으로써 압력실(211)이 변형되어, 노즐(212)로부터 액적(213)이 토출된다. 또한, 토출 기술로서는, 이 예와 같은 전기 기계 방식 외에, 전기 신호를 열로 변환해서 압력을 발생시키는 소위 서멀(thermal) 방식 등도 있다.
상술한 구성에서, 토출 헤드(201)의 주사와 동기된 노즐(212)마다의 토출 제어를 행함으로써 기판(202) 위에 원하는 패턴으로 액상체를 배치하는 것이 가능해져 있다. 또한, 액적 토출 장치(200)는 일 주사중에 복수 종의 액상체를 토출 가능하도록 구성할 수도 있다.
본 실시예에서는, 액상체로서 Ni 미립자 및 Au 미립자를 각각 액체에 분산시킨 Ni 분산액, Au 분산액이 준비된다. Ni 분산액은 하지층(6)(도 1 참조)의 형성에 이용되는 액상체이며, Au 분산액은 표면층(7)(도 1 참조)의 형성에 이용되는 액상체이다.
액상체를 구성하는 분산매(分散媒)는 상술한 미립자를 분산시킬 수 있는 것으로, 응집을 일으키지 않는 것이라면 특히 한정되지 않는다. 구체적으로는, 물 외에, 메탄올, 에탄올 등의 알코올류, n-헥탄, 톨루엔 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르 등의 에테르계 화합물, 또한 프로필렌카보네이트, N- 메틸-2-피롤리돈 등의 극성 화합물을 들 수 있다. 이들은 단독으로도, 또는 2종 이상의 혼합물로도 사용할 수 있다.
또한, 액상체는 액적 토출 장치(200)에서의 토출 특성이나 노즐 막힘성, 분산의 안정성, 토출 후에서의 기판 위에서의 동적 물성이나 건조 속도 등을 감안해서, 분산매의 증기압, 분산질 농도, 표면장력, 점도, 비중 등에 대해서 적절한 조정이 행해져 있다. 이 때문에, 액상체에는 계면 활성제나 보습제, 점도 조정제 등이 적당히 추가되어 있다. 또한, 성막 후의 정착성을 좋게 하기 위해서 바인더(binder)를 추가할 수도 있다.
Ni 미립자 및 Au 미립자는, 분산성을 향상시키기 위해 그 표면에 유기물(구연산 등)을 코팅해서 이용할 수도 있다. 또한, 이들 미립자의 입경(粒徑)은 1~100㎚ 정도인 것이 바람직하다. 입경이 너무 크면, 하지층(6) 및 표면층(7)(도 1 참조)으로서 성막된 상태에서의 미립자의 충전성이 나빠지고, 밀착성이나 전기 특성이 악화될 뿐 아니라, 액적 토출 장치(200)에서의 노즐 막힘성도 악화시켜버리게 되기 때문이다. 또한, 입경이 너무 작으면, 미립자에 대한 코팅제의 체적비가 커져서 액상체에서 차지하는 금속 재료의 체적 밀도가 저하되기 때문이다.
하지층(6) 및 표면층(7)(도 1 참조)을 액적 토출법을 이용해서 형성하는 경우에는 재료 선택에 있어서, 상술한 바와 같이 입경의 제어의 용이성이나, 액상체에 첨가하는 첨가제 등에 대한 안정성 등에 대해서도 고려할 필요가 있다. 본 실시예에서의 하지층(6)(도 1 참조)에 대한 Ni의 재료 선택, 및 표면층(7)(도 1 참조)에 대한 Au의 재료 선택은 이러한 사정도 감안해서 결정되는 것이며, Ni 분산액 및 Au 분산액은 액적 토출법과의 매칭이 우수한 것으로 되어 있다.
(제조 공정)
다음으로, 도 3 및 도 4를 참조해서 집적 회로의 제조 방법에 대해서 설명한다. 도 3은 집적 회로의 제조 공정을 나타낸 플로 차트이다. 도 4는 집적 회로의 제조 과정을 나타낸 일부 파단 사시도이다.
우선, 도 4의 (a)에 나타낸 바와 같이, 실리콘 기판(2) 위에 반도체 소자(도시 생략), 절연층(3), 도전 배선(5)(소자 전극 포함)이 공지(公知)된 반도체 집적 회로의 제조 기술을 이용해서 형성된다(도 3의 공정 S1). 예를 들면, 도전 배선(5)은 절연층(3)의 일면에 스퍼터법으로 Al을 성막한 후, 포토리소그래피법에 의해 패턴 에칭을 실시해서 형성된다.
다음으로, 도 4의 (b)에 나타낸 바와 같이, 도전 배선(5)을 피복하는 피복층(4)을 형성하고(도 3의 공정 S2), 도전 배선(5)의 바로 위에서의 일 영역에 콘택트 홀(10)을 형성한다(도 3의 공정 S3).
다음으로, 피복층(4)의 표면에 대해서 표면 처리를 행한다(도 3의 공정 S4). 표면 처리란, 다음의 액상체(Ni 분산액)의 배치(도 3의 공정 S5)에 앞서, 액상체의 습윤성을 제어하기 위해 피복층(4)의 표면에 대해서 행하는 처리이다. 구체적으로는 O2 플라스마 처리나 자외선 조사 등의 표면을 친액화하는 처리가 행해진다. 또한, 필요에 따라서 마스크를 이용해서 친액화 영역의 패터닝을 행함으로써 액상체의 습윤 확장의 형상을 적절하게 제어하도록 할 수도 있다.
다음으로, 피복층(4) 위의 콘택트 홀(10)을 포함하는 영역에 액적 토출 장치(200)(도 2 참조)를 이용해서 Ni 분산액을 패턴 배치하고, 건조 처리를 행해서 도 4의 (c)에 나타낸 바와 같이 하지층(6)을 형성한다(도 3의 공정 S5). 또한, 도면 중에서는 사각형 형상으로 하지층(6)이 형성되어 있지만, 형상이 특별히 한정되는 것은 아니고, 원 형상으로 할 수도 있다.
건조 처리는 피복층(4) 위에 배치된 Ni 분산액을 건조시켜서 고형화하기 위한 처리이며, 예를 들어, 핫 플레이트(hot plate), 전기로(電氣爐) 등에 의한 열처리, 적외선 램프 등에 의한 광처리, 진공 장치에 의한 감압 처리 등으로 행할 수 있다. 또한, 이들 처리는 질소 등의 불활성 가스 중에서 행할 수도 있다. 또한, 가열 온도, 진공도 등의 건조 속도에 따른 조건은 막화(膜化)할 때의 막면(膜面)의 평탄성에 강하게 영향을 미치기 때문에 적절한 관리가 필요하며, 급속한 건조는 평탄성을 저하시키는 원인이 되므로 피할 필요가 있다. 또한, 이 건조 처리에서는 모든 액체 성분을 제거할 필요는 없고, Ni 분산액이 유동성을 잃을 정도로 고형화되어 있으면 충분하다.
다음으로, 액적 토출 장치(200)(도 2 참조)를 이용해서 하지층(6) 위에 Au 분산액을 패턴 배치하고, 건조 처리를 행하여, 도 4의 (d)에 나타낸 바와 같이 표면층(7)을 형성한다(도 3의 공정 S6). 표면층(7)은 하지층(6)보다도 두껍게 형성되지만, 이러한 두께가 있는 막의 형성은 Au 분산액의 배치, 건조 처리를 복수 반복함으로써 가능하다.
다음으로, 핫 플레이트, 전기로 등을 이용해서 본소성(本燒成)을 행하여, 하 지층(6), 표면층(7)에 남은 액체 성분이나 코팅제 등을 휘발시키고, Ni 미립자, Au 미립자를 소결(燒結)시킨다(도 3의 공정 S7). 또한, 본소성의 온도는 소자 특성을 열화시키지 않을 정도로 억제해서 행할 필요가 있다.
이 후, 실리콘 기판(2)을 다이싱하고, 개체마다 와이어 본딩, 수지 몰드 등을 실시하여(도 3의 공정 S8) 도 1에 나타낸 집적 회로(1)가 완성된다.
이처럼, 본 실시예의 제조 방법은 본딩 패드(8)를 구성하는 하지층(6) 및 표면층(7)을 액적 토출법에 의해 형성함으로써 포토리소그래피 기술을 이용하는 경우에 비해서 공정 수의 삭감을 도모하고 있다. 또한, 하지층(6) 및 표면층(7)의 형성에 액적 토출법과의 매칭이 우수한 Ni 분산액 및 Au 분산액을 이용함으로써 액적 토출에 따른 공정의 부담 저감을 도모하고 있다.
(제 2 실시예)
이하에서는, 도 5를 참조해서 본 발명의 제 2 실시예에 대해서 제 1 실시예와의 상이점을 중심으로 설명한다. 도 5는 제 2 실시예에 따른 전자 디바이스의 요부 구성을 나타내는 일부 파단 사시도이다.
도 5에서 전자 디바이스로서의 집적 회로(20)는 반도체 소자(도시 생략)가 형성된 실리콘 기판(21)과, 실리콘 기판(21) 위에 형성된 Si계 절연층으로서의 절연층(22)과, 뱅크층(23)과, 액적 토출법에 의해 일체로 형성된 도전 배선(25) 및 본딩 패드(26)를 구비하고 있다. 뱅크층(23)은 감광성 수지 등으로 형성되어 있고, 도전 배선(25) 및 본딩 패드(26)의 형성 영역을 구획하도록 포토리소그래피 기술을 이용해서 패터닝이 실시된 것이다.
도전 배선(25), 본딩 패드(26)는 Ni로 이루어지는 하지층(27)과 Au로 이루어지는 표면층(28)을 가진 적층 구조로 되어 있고, 이들은 액적 토출법을 이용해서 각각 형성되어 있다. 즉, 뱅크층(23)의 구획 영역 내에 액적 토출법에 의해 액상체(Ni 분산액 내지 Au 분산액)를 배치하고, 건조 처리를 실시해서 하지층(27) 및 표면층(28)을 각각 형성한다. 이처럼, 뱅크층(23)을 이용함으로써 액적 토출법을 이용하면서도 포토리소그래피 기술에 버금가는 정밀도로 박막의 패터닝을 행하는 것이 가능하다.
또한, 액상체의 배치에 앞서, 구획 영역 내에서의 절연층(22)의 표면을 친액화하는 처리(O2 플라스마 처리 등)나, 뱅크층(23)의 표면을 발액화하는 처리(CF4 플라스마 처리 등)를 행할 수도 있다. 이러한 전처리를 행함으로써 상술한 패터닝의 정밀도를 더 높이는 것이 가능하다.
집적 회로(20)는 또한, 뱅크층(23) 및 도전 배선(25)을 피복하는 SiO2나 SiN 등으로 이루어지는 피복층(24)을 구비하고 있다. 피복층(24)은 뱅크층(23), 도전 배선(25), 본딩 패드(26)의 상면 전체에 절연 재료를 적층시킨 후, 본딩 패드(26)에 대응하는 영역을 선택 에칭함으로써 형성된다. 그리고, 노출된 본딩 패드(26)의 표면(표면층(28))에는 본딩 와이어(30)가 접합된다.
이 실시예와 같이, 본 발명에 따른 본딩 패드는 도전 배선과 일체로 형성할 수도 있다. 또한, 액적 토출법을 이용한 본딩 패드의 패터닝에 있어서, 뱅크층과 같은 물리적인 구획 수단을 이용할 수도 있다.
본 발명은 상술한 실시예에 한정되지 않는다.
예를 들면, 본 발명이 적용되는 전자 디바이스에는, 상술한 집적 회로 외에, 가속도 센서나 자이로(gyro) 센서, 레이저 디바이스 등의 각종 반도체 디바이스 등을 들 수 있다.
또한, 하지층에는, Ni 대신에, 또는 Ni와 함께, Cr, Mn, 및 이들의 화합물(특히 산화물)을 포함하는 액상체를 이용해서 형성할 수도 있다. 단, 제 1 실시예와 같이, 하지층이 도전 배선과 표면층 사이에서 전기적 접속을 수행하도록 되어 있는 경우에는, 전기 저항이 높은 Mn이나 산화물을 포함하는 액상체를 이용하는 것은 바람직하지 않다.
또한, 표면층에는, Au 대신에, 또는 Au와 함께, Ag, Cu 내지 이들의 화합물을 포함하는 액상체를 이용해서 형성할 수도 있다.
또한, 본 발명에 따른 본딩 패드는 Si층(Si 기판 표층)에 형성할 수도 있다.
또한, 액적 토출법에 의한 액상체의 배치는 디스펜서(dispenser) 등을 이용해서 행할 수도 있다.
또한, 각 실시예의 각 구성은 이들을 적당히 조합하거나, 생략하거나, 도시하지 않은 다른 구성과 조합하거나 할 수 있다.
본 발명에 의하면 신뢰성이 우수한 전자 디바이스를 높은 생산성으로 제조하기 위한 전자 디바이스의 제조 방법, 및 상기 제조 방법에 의해 제조된 전자 디바이스를 제공할 수 있다.

Claims (3)

  1. Si층 내지 Si계 절연층 위에 하지층(下地層)과 표면층으로 이루어지는 본딩 패드(bonding pad)가 형성된 전자 디바이스의 제조 방법으로서,
    상기 Si층 내지 Si계 절연층 위에, 액적 토출법에 의해 Ni, Cr, Mn 내지 이들의 화합물로부터 선택되는 하나 이상의 재료를 포함하는 액상체를 이용해서 상기 하지층을 형성하는 공정과,
    상기 하지층 위에 중첩해서, 액적 토출법에 의해 상기 표면층을 형성하는 공정을 갖는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 표면층은, Au, Ag, Cu로부터 선택되는 하나 이상의 미립자, 또는 이들의 화합물로부터 선택되는 하나 이상의 재료를 포함하는 액상체를 이용해서 형성되는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  3. Si층 내지 Si계 절연층 위에 하지층과 표면층으로 이루어지는 본딩 패드가 형성된 전자 디바이스로서,
    상기 하지층은, Ni, Cr, Mn 내지 이들의 화합물로부터 선택되는 하나 이상의 재료를 포함하는 액상체를 이용해서, 상기 Si층 내지 Si계 절연층 위에 액적 토출법에 의해 형성되어 있고,
    상기 표면층은, 상기 하지층 위에 액적 토출법에 의해 형성되어 있는 것을 특징으로 하는 전자 디바이스.
KR1020060068859A 2005-07-27 2006-07-24 전자 디바이스 및 전자 디바이스의 제조 방법 KR100810674B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00216879 2005-07-27
JP2005216879A JP2007035909A (ja) 2005-07-27 2005-07-27 電子デバイスおよび電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20070014027A KR20070014027A (ko) 2007-01-31
KR100810674B1 true KR100810674B1 (ko) 2008-03-07

Family

ID=37674355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068859A KR100810674B1 (ko) 2005-07-27 2006-07-24 전자 디바이스 및 전자 디바이스의 제조 방법

Country Status (5)

Country Link
US (1) US20070023911A1 (ko)
JP (1) JP2007035909A (ko)
KR (1) KR100810674B1 (ko)
CN (1) CN1905137A (ko)
TW (1) TW200707585A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2322126B1 (en) * 2009-11-16 2013-08-14 Koray Tutav Device and method for controlling nasal exudation
CN103229286B (zh) * 2010-11-29 2015-12-16 丰田自动车株式会社 半导体装置
JP5978577B2 (ja) * 2011-09-16 2016-08-24 株式会社リコー 多層配線基板
JP2013125655A (ja) * 2011-12-14 2013-06-24 Hitachi Chemical Co Ltd 導電性接着材、導電性積層体、導電性積層体の製造方法、配線基板、表示装置及び太陽電池モジュール
EP2878322A1 (en) * 2013-11-28 2015-06-03 Sanofi-Aventis Deutschland GmbH Needle cap remover and drug delivery device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022533A (ko) * 2000-09-19 2002-03-27 가나이 쓰토무 반도체 장치 및 그 제조 방법과, 반도체 장치 실장 구조체
JP2003317945A (ja) * 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
KR20040086576A (ko) * 2003-03-31 2004-10-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105726B2 (ja) * 1989-10-13 1994-12-21 三菱電機株式会社 半導体集積回路装置
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
KR100374792B1 (ko) * 2000-12-29 2003-03-04 삼성전자주식회사 수직 자기 기록 디스크
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
US7602000B2 (en) * 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US7659138B2 (en) * 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
KR100696469B1 (ko) * 2004-06-08 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022533A (ko) * 2000-09-19 2002-03-27 가나이 쓰토무 반도체 장치 및 그 제조 방법과, 반도체 장치 실장 구조체
JP2003317945A (ja) * 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
KR20040086576A (ko) * 2003-03-31 2004-10-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2007035909A (ja) 2007-02-08
KR20070014027A (ko) 2007-01-31
US20070023911A1 (en) 2007-02-01
TW200707585A (en) 2007-02-16
CN1905137A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
KR100738738B1 (ko) 디바이스 설치 구조, 디바이스 설치 방법 및 반도체 장치
US7276787B2 (en) Silicon chip carrier with conductive through-vias and method for fabricating same
TWI260737B (en) Method of forming a through-substrate interconnect
KR0127264B1 (ko) 반도체 장치의 제조방법
JP3861854B2 (ja) 電気回路の製造方法
JPH11274671A (ja) 電気回路、その製造方法および電気回路製造装置
JP5902102B2 (ja) 半導体モジュールを製造するための方法およびシステム
JP4613590B2 (ja) 実装基板及び電子機器
US7484280B2 (en) Method for manufacturing a surface acoustic wave element having an interdigital transducer (IDT) electrode
KR100810674B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2005005568A (ja) バンプ構造体およびその製造方法、ならびにｉｃチップと配線基板との実装構造
JP2010153742A (ja) 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法
US7198358B2 (en) Heating element, fluid heating device, inkjet printhead, and print cartridge having the same and method of making the same
US7413978B2 (en) Substrate, electro-optical device, electronic apparatus, method of forming substrate, method of forming electro-optical device, and method of forming electronic apparatus
JP2005057140A (ja) 多層配線基板とその製造方法
TW580436B (en) Ink-jet micro-injector device and fabrication method thereof
JP2010087208A (ja) 立体構造物の形成方法、半導体装置の製造方法、および半導体装置
JP2007035910A (ja) 電子デバイスおよび電子デバイスの製造方法
JP4760621B2 (ja) テープ回路基板の製造方法、及びテープ回路基板
JP2006027108A (ja) 素子基板およびその製造方法
JP5110042B2 (ja) デバイス実装方法
JP2001270120A (ja) サーマルインクジェットプリンタヘッド
US20080172868A1 (en) Method for manufacturing wiring board and method for manufacturing multilayer wiring board
JP2005327985A (ja) 電極間接続構造、電極間接続方法、及び電子機器
JP2002283563A (ja) インクジェットヘッド

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee