JP5902102B2 - 半導体モジュールを製造するための方法およびシステム - Google Patents

半導体モジュールを製造するための方法およびシステム Download PDF

Info

Publication number
JP5902102B2
JP5902102B2 JP2012553232A JP2012553232A JP5902102B2 JP 5902102 B2 JP5902102 B2 JP 5902102B2 JP 2012553232 A JP2012553232 A JP 2012553232A JP 2012553232 A JP2012553232 A JP 2012553232A JP 5902102 B2 JP5902102 B2 JP 5902102B2
Authority
JP
Japan
Prior art keywords
interposer
semiconductor
conductive
chip
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012553232A
Other languages
English (en)
Other versions
JP2013520786A (ja
Inventor
ジャコブ,アンドレアス
カイザー,トーマス
Original Assignee
インターポーザーズ ゲーエムベーハー
インターポーザーズ ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102010045372A external-priority patent/DE102010045372A1/de
Application filed by インターポーザーズ ゲーエムベーハー, インターポーザーズ ゲーエムベーハー filed Critical インターポーザーズ ゲーエムベーハー
Publication of JP2013520786A publication Critical patent/JP2013520786A/ja
Application granted granted Critical
Publication of JP5902102B2 publication Critical patent/JP5902102B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、半導体モジュールに関し、かつ、この種の半導体モジュールを製造するための方法およびシステムに関する。
携帯型電子機器がより一層重要なものとなってきており、二次元的に設けられた能動部品または受動部品(例えば半導体チップ)を備える従来のプリント回路基板の重要性が薄れてきている。これらの電気部品あるいは電子部品は3次元的に積層される。ここでの狙いは、個々の筐体の高さに収まるように「スタック(積層)」状に可能な限り多くのチップを積層することである。この技術は、非常に薄いウェハー(薄膜ウェハー)によって支えられており、このウェハーはより上質に製造されつつある。薄膜ウェハー(更には個々のシリコンシート)の材質の厚みが過去に150μmを超えたものでも、現在では50μm以下の材質の厚みとすることが可能である。
この進歩は、半導体の電子部品の大きさが減少し続けるというムーアの法則として知られるものにも対応している。これらの薄いチップを製造し、積層することは、一個の半導体モジュール内の可能な限り小さい面積に可能な限り多くの機能を収容しようと試みた当然の進歩である。これまで多くの機能が基板上に二次元的に収容されてきたが、今、試みてられていることは、可能な限り小さい容積に可能な限り多くのチップを三次元的に収容することである。よって、当業者は3次元の集積について語るのである。
今までこれらの薄いチップは積層され。従来のワイヤーボンディングによって互いに接続されていた。ここで細い金属ワイヤーが複数のチップの個々の接点間に取り付けられ、これらのチップを互いに電気的に接続する。しかしながら、この種の配線は非常に複雑で、かつ欠陥があることが分かっている。
結果として、シリコン貫通接続(TSV処理とも呼ばれる)が広く用いられるようになってきた。ここで、薄膜ウェハーは集積回路の層の間が連続的なエッチングまたはドリルによる孔の形態による極小孔(いわゆる、ビア)によって穿孔される。これらのビアは金属で充填され、ウェハーの前面と背面との接続、更には得られたチップの前面と背面との接続が形成される。現在の課題は、下層のチップの接点をその上層に積層された別のチップの背面の接点に電気的に接続させることである。しかしながら、同時に、これらの2つのチップは表面の残りの部分において互いに電気的に絶縁されている必要がある。
この目的がどのように達成されるかはDRAMチップから理解することができる。DRAMチップでは、小さな容積に可能な限り多くの記憶領域を作ることが要求される。メーカーによっては、積層される部品間に(配線面として)いわゆるインターポーザを配置している。これは、すべて同じ機能と同じ幾何学的な設計を有しているチップによって容易なものとなる。この設計によって、下層のチップの接続面が、上層のチップの背面に正確に位置決めされる。よって、各接点の反対側の接点が常に正確に反対側に位置し、これによって接続が容易なものとなる。
TSV処理によるビアと同じ方法で貫通接続されて両方のチップの接続面を互いに電気的に接続する薄膜ウェハーは、ここでもインターポーザとして多くの場合に用いられる。次にこの薄膜ウェハーは下層のウェハーと上層のウェハーとの間に導入され、電気信号を導入する。接続性をより良くするために、下層のウェハーの接続面および/または上層ウェハーの背面(下層のウェハーの接続面と層ウェハーの背面との少なくとも一面)に金属の隆起部が設けられてもよい。このような隆起部は当業者によって「バンプ(こぶ)」とも呼ばれる。しかしながら、これらのバンプをインターポーザの一側面または両側面に設けることも可能である。これらのバンプを永久的に接続するためには多くの場合は相手側の接続面に融着させ、永久的な金属接続を形成するとよい。しかしながら、バンプによる接続は不具合が生じやすい。所望の電気接続を形成するには量が不十分であることが多い。更に、半導体チップとインターポーザとの間の熱的接触はほとんどの用途において好ましいものではない。チップからインターポーザへの熱放散はバンプによって十分に保証されるものではないことが多い。
同種かつ同じ幾何学的設計の部品を積層し、それらを互いに接続することは従来の技術では比較的容易であるが、異なる部品では非常に困難である。なぜなら、後者は設計に関してこのように構成することはできず、あるいはこのように構成することは不十分であるからである。更に、積層内の異なるチップの数が増大するにつれ、後者はより重さを増していくのである。ここでも更なる問題が生じる。なぜなら、後者は配線が交差する可能性があるため、2つの異なるチップ間の接続を配線し直す必要があるためである。
このことは従来のインターポーザによって導体をこの薄膜ウェハーの両面に設けることによって幾分解決することができ、よって、比較的フレキシブルな接点を幾何学的に移動させることができる。しかしながら、この方法は非常に複雑であり、かつ、対応するリソグラフィ法と、更にはほとんどの場合に高価なマスクを必要とする。よって、あまり容易に適用することはできず、積層されるチップの数が増えるため非常に高価なものとなる。マスクのコストが高価であるため、この方法は大量に生産される半導体モジュールのためにのみ一般に検討される。
更に、ここではウェハー全体を常に積層する必要があるという問題がある。ウェハーが積層された後に、さいの目に切断して個々の半導体モジュールを得る。これは、異なる種類とサイズの非常に小さいチップを積層することを困難にする。ここでは、相当な消耗が生ずることが予想され、各機能を有する半導体モジュールの費用をつり上げてしまう。
現在ウェハー平面に積層する必要性があるため、チップの形状とサイズは現在全く同一に設計されている。さもなければ、(例えば切断による)分離はもはや不可能であり、なぜなら、ここでは少なくとも1つのチップがもはや切断モデルに対応しなくなるからである。
更に、ウェハーの製造において、その上に位置するチップの全てが所望の特性を有しているわけではなく、完全に欠陥品であるか、限定的な機能のみを有することもあることから問題が生じる。よって、一のウェハーの歩留まりが100%になることは現在非常にまれである。仮に2つのウェハーを積層すると、その歩留まりはそれぞれ100%未満であり、良いチップが悪いチップの上あるいは下に配置されることは多かれ少なかれ避けられない。このようにして、良い半導体モジュールの歩留まりが非常に悪い影響を受ける。
(発明の目的)
本発明の目的は、上述の問題を解決し、特に、半導体モジュールを効率的かつ廉価に製造することができる、半導体モジュールを製造するための方法およびシステムを提供することである。特に比較的少量しか製造しない半導体モジュールを効率的かつ廉価に製造することが可能となる。
(本発明による解決)
上述の目的は本発明による、少なくとも2つの半導体チップおよびインターポーザを含む半導体モジュールを製造する方法によって達成することができる。インターポーザは、半導体チップを互いに接続する導電性構造体を有している。本発明に係る方法において、インターポーザは第1の半導体チップに直接印刷(プリント)される。インターポーザが印刷(プリント)されると、導電性構造体が導電性インクによって形成される。更に、2つの半導体チップが上下に配置され、インターポーザがこれら2つの半導体チップ間に中間層を形成するように、第2の半導体チップがインターポーザ上に載置される。
本願による半導体チップは、半導体材料(例えばシリコンやガリウムヒ素)によって形成される電子回路を意味していると解されるべきである。例えば、この種の半導体チップはpn接合を含む。これとは対照的に、半導体モジュールに含まれるプリント回路基板は本願の半導体チップを形成しない。係る回路基板は半導体チップと電気接続を作り出すものであり、対応する半導体チップよりも実質的に大きなサイズの構造を有している。本発明のインターポーザは、複数の半導体チップを互いに電気的に接続する部品を意味するものとして解されるべきである。半導体チップと回路基板との間の接続を形成する従来の部品は、インターポーザとも呼ばれることが多い。しかしながら、この種のインターポーザは本発明のインターポーザの機能とは異なる。
本願において、導電性インクは印刷される面に液体またはペースト状で塗布され、硬化される(例えばレーザ照射または熱によって)材料を意味するものとして理解される。硬化した材料は導電性である。こうした導電性インクの例は、銀の粒子を含むいわゆるナノインクである。
本発明によれば、インターポーザは第1の半導体チップ上すなわち表面または背面上に直接印刷される。ここで導電性構造体は導電性インクによって形成される。直接印刷とは、インターポーザがまず第1の半導体チップとは別のキャリア層上に印刷され、そして第1の半導体チップに塗布されるというものではなく、インターポーザが第1の半導体チップ上に直接印刷されることを意味するものとして理解されるべきである。印刷される第1の半導体チップの表面は例えば不活性化層(保護層)によって形成され得る。第1の半導体チップ上へのインターポーザの印刷は、例えば、まず絶縁層によって行うことができ、次にその上に印刷される導電性構造体によって行うができる。あるいは、導電性構造体は、第1の半導体チップ上に直接印刷されてもよい。本発明に従って半導体チップ上に直接インターポーザを印刷することにより、各チップはウェハーの一部としてそれぞれ積層される必要はもはやなく、積層する前に分離することができる。よって、任意のサイズのチップを他のチップの上に積層することができる。
チップ表面または背面に直接印刷されたインターポーザによって、各チップをウェハーのダイシングの後にそれぞれ処理し分類することが可能になる。よって、チップを他のチップと積層し、あるいは、それらの特性によって分離することもできる。
本発明によるインターポーザの印刷製造と導電性インクの使用によって、小さな体積の3次元集積半導体モジュールをはるかに経済的に製造することが可能である。従来技術による方法では、リソグラフィ法を使用する必要があり、よって複数組のマスクが必要とされ、また、インターポーザのキャリア材料としてフィルム(薄膜)を使用するときに対応する製品を用いることが必要であるが、本発明によって印刷されたインターポーザは印刷アプリケーションの変更が必要なだけである。もし、先行技術の方法で半導体モジュール毎のコストを算出した場合、これらのモジュールの数量が減少するにつれ、モジュール毎のコストは大きく増加する。各印刷アプリケーションによってインターポーザの構成を変更する可能性があるため、変更または適合が迅速かつ廉価にされ得る。
本発明の第一の実施形態によると、導電性インクが導電性構造体を形成するためにノズルから噴射(放出)される。特に、導電性インクは被覆される表面上にノズルを通して吹き付けられる。ここで、インクが小液滴で塗布されるインクジェット印刷といった方法を用いることができる。本発明の一の態様によると、導電性構造体はエアロゾルジェットプリンティング法によって形成される。しかしながら、オプメティック社によって提供されるエアロゾルジェットプリント法が特に有効なものである。ここで、印刷される材料が連続ジェットを備えるノズルを通して塗布される。代替の実施形態では、導電性インクを、被覆される表面上にスクリーン印刷法によって印刷することができる。
本発明の更なる実施形態によると、第1の半導体チップ上にインターポーザを印刷する工程は、開口部を備える絶縁層を半導体チップ上に印刷する工程と、導電性インクをノズルを通して導電層上に吹き付ける工程を含む。絶縁層は有機および/無機材料を有することができ、フィルターおよび/または添加物を加えることができる。好ましくは、絶縁層の硬化は印刷の後に化学線、化学反応、熱、および乾燥によって行われる。開口部は絶縁層に形成され、これは例えば、これらの箇所でクロスリンクされず、選択的に除去される、塗布される材料によってなされる。本発明の一態様によると、絶縁層はチップの表面の形状を平らにするか平滑にするように塗布される。
本発明の更なる実施形態によると、絶縁層はスクリーン印刷によって第1の半導体チップ上に印刷される。更なる実施形態によると、絶縁層は、ローテーションコーティング、スプレーコーティング、ディスペンシングによって、および/またはノズルによっても塗布することができる。
上述のように、本発明の一実施形態によると、インターポーザが第1の半導体チップ上に印刷されるとき、導電性インクはノズルを通して第1の半導体チップ上に直接吹きつけられる。
本発明の更なる実施形態によると、導電性インクは最大20nmの最大寸法の金属粒子を有する。換言すると、金属粒子は最大20nm、特に最大10nmまたは最大2nmの粒径を有する。
本発明の更なる実施形態によると、導電性インクは銀、金および/または銅の粒子を有する。更なる実施形態によると、導電性インクは、200℃未満、特に150℃未満の温度で特に架橋もしくは焼結にて互いに結合する金属粒子を有する。これらのインクはしばらくの間この低温状態で硬化あるいは焼結される。この種のインクの例としては、バイエル社によって製造される導電性ナノインクBayInk(バイエル アクチェンゲゼルシャフト社の登録商標)TPS(ナノメートルの大きさの銀粒子が添加されている)である。粒径が非常に小さいことで、インクが200℃よりもかなり低い温度で焼結することができる。実験では、約140℃の温度で焼結が可能であることが分かっている。これらの材料は十分な伝導性を備え、5000S/mの伝導率である。更に、バイエル社は、ナノチューブを添加した有望な特性を有する導電性インクBayInkバイエル アクチェンゲゼルシャフト社の登録商標)CNTも提供している。銀を含有するインクの他に、他の金属(例えば銅)のナノ粒子を含有するインクを使用することも有効である。
本発明の更なる実施形態によると、導電性インクは600nm未満の波長を有する光で照射されると互いに(具体的には架橋または焼結)結合する金属粒子を有する。よって、短波(例えば523nmまたは355nmの波長を有する)での架橋または焼結が可能である。
本発明の更なる実施形態によると、第1の半導体チップは、インターポーザを印刷するときにウェハーの一部となっている。ウェハーは一般に複数の半導体チップを有している。換言すれば、インターポーザが印刷されるときに、第1の半導体チップはまだ分離されていない。しかしながら、インターポーザに印刷する前に第1の半導体チップを分離することも可能である。
本発明の更なる実施形態によると、ウェハーはその上にインターポーザが印刷される前に欠陥領域についてテストされ、そのテスト結果に基づいて、印刷される導電性構造体のレイアウトがその欠陥領域を避けて構成される。更なる実施形態によると、インターポーザに更に載置される第2の半導体チップは、インターポーザが印刷される前に欠陥領域についてテストされ、このテスト結果が、印刷される導電性構造体のレイアウトを決定するために用いられる。好ましくはこれは導電性構造体による完成した半導体モジュールにおいて互いに積層したチップの配線機能領域で生じる。これにより導電性構造体は欠陥領域を避ける。好ましくは、テスト結果に基づき欠陥(例えば、使用不能であると思われるもの)を有する半導体チップを前もって排斥することである。
本発明によると、半導体モジュールは、互いに積み重ねて配置された少なくとも2つの半導体チップと、これらの2つの半導体チップ間に配置されたインターポーザと有する。インターポーザは、半導体チップを互いに接続する導電性構造体を有しており、少なくとも単層である印刷層の形態であり、第1の半導体チップに直接隣接しており、導電性構造体は導電性インクから形成される。導電性インクは完成した半導体モジュールにおいて凝固か架橋か焼結された形態である。半導体モジュールの一実施形態によると、導電性インクはノズルを通して噴射(放出)することにより作られる。好ましくは、導電性インクは最大20nmの最大寸法を有する金属粒子を有する。
本発明に係る半導体モジュールは更に、互いに積み重ねて配置された少なくとも2つの半導体チップと、これらの2つの半導体チップ間に配置されたインターポーザとを有している。インターポーザは、半導体チップを互いに接続する導電性構造体を有しており、この導電性構造体は、最大20nmの最大寸法を有し、特に最大10nmもしくは最大2nmの最大寸法を有する。これらの構造体はいわゆるナノインクによって形成することができる。金属粒子の寸法が小さいことで、比較的低温でインクの粒子を結合(すなわち架橋または焼結)することができる。一実施形態によると、導電性構造体は150℃未満の温度で互いに結合する金属粒子を有する。架橋温度が比較的低いにことよって半導体チップの電気特性が悪影響を受けることがないため、一の半導体チップ上に直接インターポーザを印刷することが容易となる。本発明の更なる実施形態によると、導電性構造体は、銀、金および/または銅粒子を有している。更なる実施形態によると、導電性構造体は、600nm未満の波長を有する光で照射されたときに互いに結合(具体的には架橋または焼結)する金属粒子を有する。
更に、本発明によると、少なくとも2つの半導体チップと、これらの半導体チップを互いに接続する導電性構造体を有するインターポーザとを有する半導体モジュールを製造するためのシステムが提供される。このシステムは、第1の半導体チップ上にインターポーザを印刷し、これにより導電性インクによって導電性構造体を形成するように構成された印刷装置を有している。このシステムは、2つの半導体チップを互いに積み重ね、インターポーザがこれら2つの半導体チップ間の中間層を形成するように、第2の半導体チップをインターポーザ上に載置するように構成されているマウント装置を更に有している。印刷装置およびマウント装置は別々の装置として設計され得る。あるいは、この装置は単一の装置のモジュールであってもよい。
本発明によるシステムの一実施形態によると、印刷装置は絶縁層を半導体チップ上に印刷するように構成されている第1の印刷ユニットを有する。更にこのシステムは、導電性インクを絶縁層上に吹き付けるためのノズルを有する第2の印刷ユニットを有する。
更なる実施形態によると、本発明に係る装置は、インターポーザ上に印刷する前に、第1の半導体チップを保持し、位置決めするように構成されている保持装置を更に有する。
上に列記した本発明による方法の実施形態に関して特定された特徴は、本発明に係る半導体モジュールおよび本発明に係るシステムに対応して適用することができる。逆に、上に列記した本発明に係る半導体モジュールおよび本発明に係るシステムの実施形態に関して特定された特徴は、本発明に係る方法および本発明に係る半導体モジュールに対応して適用することができる。
本発明の上記および更なる有利な特徴を添付の図面を参照して以下の本発明による例示的な実施形態において説明する。
図1は、上下に配置されかつインターポーザによって接続された4つの半導体チップを有する、本発明による半導体モジュールの断面図である。 図2は、半導体モジュールを製造するための本発明によるシステムの第1の機能ユニットの断面図である。 図3は、半導体モジュールを製造するための本発明によるシステムの第2の機能ユニットの断面図である。 図4は、半導体モジュールを製造するための本発明によるシステムの第3の機能ユニットの断面図である。 図5は、金属接触面を有する半導体チップの上面の平面図である。 図6は、前記チップの上面に印刷された絶縁層を有する図5に記載の半導体チップである。 図7は、導電性インクで充填された開口部を有する図6に記載の絶縁層である。 図8は、上に印刷された導電性構造体を有する図7に記載の絶縁層である。 図9は、導電性構造体を埋め込んだ絶縁層を更に有する図8に記載の構造体である。 図10は、前記構造体の表面に塗布された導電性構造体を更に有する図9に記載の構造体である。 図11は、塗布された絶縁層と、導電性インクによって形成された隆起部とを更に有する図10に記載の構造体である。 図12は、隆起部に塗布された接続金属を有する図11に記載の構造体である。
以下に説明する例示的な実施形態において、機能的または構造的に類似する要素については同一または類似の符号が付されている。よって、特定の例示的な実施形態の個々の要素の特徴を理解するために、他の例示的な実施形態の記載または本発明の一般的な記載への参照がなされる。
投影図の記載を容易にするために、デカルトxyz座標系が図面において特定されており、これにより図に示された各部品の相対位置が明確なものとなっている。図1において、y方向は図の平面に対して垂直であり、かつ遠ざかって行くものであり、x方向は右方向であり、z方向は上方向である。
図1は、本発明に係る半導体モジュール10の断面の概略図を示している。これは3次元の集積モジュールであり、多くの半導体チップ(ここでは4つの半導体チップ12,14,16および18)が積層されている。いわゆるインターポーザ20、22および24は半導体チップ間にそれぞれ配置されている。インターポーザはそれぞれ隣接する半導体チップを互いに電気的に接続する。インターポーザ20は半導体チップ12と14を接続し、インターポーザ22は半導体チップ14と16を接続し、インターポーザ24は半導体チップ16と18を接続する。図示された例において、積層の頂部に配置された半導体チップ18はセンサの形態であり、一方、下に配置された半導体チップ16、14および12は様々な集積回路を含む。
半導体チップ12と14との間のインターポーザ20は、絶縁材料30に埋め込まれた導電性構造体28を有している。本発明によると、絶縁材料30および導電性構造体28の両方は以下に詳細に記載するように半導体チップ12の上面13上に直接印刷される。導電性構造体28は、導電性インクによって形成され、半導体チップ12の上面13の金属接続面26と接続する。インターポーザ20の上面において、導電性構造体28が接続金属34によって形成された隆起部(いわゆるバンプ)を備えて多くの箇所に設けられる。これらの隆起部は、いわゆるビア32の形態の金属を充填された極小孔にて第2の半導体チップ14の下面に接続する。充填されたビア32は半導体チップ14の全厚を貫通する。個々のビアが接続ワイヤー36またはインターポーザ22の導電性構造体28のいずれかによって上端でそれぞれ接続される。インターポーザ22および24の構造は上記のインターポーザ20の構造と同様である。
図5から図12は本発明に係る実施形態における半導体チップ12の上面13へのインターポーザ20の配置を詳細に示している。図2から図4は、本発明に係る実施形態における半導体モジュールを製造するために用いられるシステム50を示している。本発明に係るシステム10は図2で示す第1の印刷ユニット58と、図3で示す第2の印刷ユニット64と、図4で示すマウント装置72と、を備える。上述の機能ユニットは、一個の装置に部分的または完全に一体化されることができ、あるいは別体のユニットとしてそれぞれ設計することもできる。
図2に示すように、システム50は、複数の半導体チップ12を備えるウェハー54を保持するためのウェハー保持装置52を備える。図示された実施形態において、半導体チップ12は事前に分離されることなく(すなわちウェハー54の一部として)加工される。まずウェハー54はウェハー保持装置52の中心にウェハーアライナー56によって位置合わせされる。図5に示すように、個々の半導体チップ12は、不活性層38と、この不活性層38を貫通する多くの円形の金属製の接続面26とを上面13に有する。
本発明に係る実施形態における製造方法の第1のステップにおいて、絶縁材料30からなる層31は半導体チップ12の上面13上に(すなわち不活性層38上に)、スクリーン印刷法を用いて誘電体の形態で直接印刷される。ここでこの印刷は、絶縁層31が接続面26の領域に開口部40を有するように実行される。システム10において、層31に印刷するために図2に示す印刷マスク60が移動装置61によってウェハー54上に押圧される。スクリーン印刷が行なわれた後、印刷された材料は、紫外線または熱を照射することによって架橋される。この目的のためにシステム50は適切な照射源62を有する。
図7に示すように、次に開口部40が導電性インク68で充填される。更に、図8に示すように、導電性構造体28を形成する導電経路42の一部が絶縁層31上に印刷される。これは図3に示される第2の印刷ユニット64によって実行される。これは、例えばエアゾール印刷法による導電性インク68を出すためのノズル66を備える。ここで導電性インクは連続噴射によって絶縁層31に塗布される。導電性インク68は、本明細書で概説したように異なる構成であってもよい。一の実施形態によると、インク68はナノメートルの大きさの銀粒子を有する。インク68を吹き付けた後、銀粒子を架橋させるか焼結させるためにインク68にレーザ70からの光が照射される。あるいは、導電性インク68はスクリーン印刷法によって絶縁層31に塗布されてもよい。
図9に示されるように、次に導電経路42は更なる絶縁層31に埋め込まれる。図10および図11に示すように、更なる絶縁層31および更なる導電経路42を形成する印刷処理工程が更に続く。最終製造ステップとして、金属の隆起部33が導電性インク68によって印刷(プリント)される。図12に示すように、接続金属34は上述のバンプを形成するためにこれらの隆起部に塗布される。

図12以降のインターポーザ20が配置されたウェハー54の更なる処理工程は様々な方法で行われる。第1の実施形態によると、ウェハー54は切断によって個々の半導体チップ12にダイシングされる。次に半導体チップ12は図4に示すチップ保持装置74上にそれぞれ配置され、半導体チップ14は、チップ14の底面の対応する接続面がインターポーザ20の接続金属34と接続するように、チップ配置装置76によってインターポーザ上に配置される。結果、更なるインターポーザ22および24ならびに更なる半導体チップ16および18は上記の方法と同様に適用され、半導体モジュール10は完成される。
本発明に係る一実施形態において、個々の半導体チップ12、14,16および18は、半導体モジュールの3次元集積の前にそれらの電気特性に関してテストされる。テスト結果はチップの上の欠陥領域の正確な情報を提供する。テスト結果は欠陥チップを完全に分離するために用いられる一方、適切な方法でインターポーザ20,22および24内の導電性構造体28のレイアウトを構成するために用いられる。これはチップの欠陥領域を電気的接続から除外するように行われる。よって、例えばこれらの部分のうちの1つが欠陥である場合に、互いに直接重なり合う2つのチップ部分の間の配線接続を外すことができ、実際には配線接続は欠陥部分の隣接する部分に導入される。
更なる実施形態によると、インターポーザ20が上に印刷されているウェハー54は初めにダイシングされない。むしろ、チップ14を含む更なるウェハーが、チップ14の下面の対応する接続面がインターポーザ20の接続金属34と接続するように配置される。次にインターポーザ22がウェハーの表面全体に印刷(プリント)される。次に、更なるチップ16および18ならびにインターポーザ24をこのウェハーの表面全体に配置することもできる。その後、このウェハー積層体を切断することによってダイシングが行われる。この場合でも、導電性構造体28はチップの電気テスト結果に適合される。
以下に本発明の更なる例示的な実施形態を記載する。多くの例示的な実施形態が上記の複数の実施形態において異なる文言で記載されてきたが、他の例示的な実施形態もこれらの延長線上にある。
本発明に係る方法は、電子部品(チップ)を3次元集積に積層し、これらを互いに電気的に接続することを容易にすることを目的としている。この方法は、本明細書においてインターポーザと呼ばれる一または複数の配線平面を実現する。一の実施形態によると、ここでは少なくとも2つの異なる部品が印刷によって配置されることが好ましい。ここで一方の部品が誘電層の機能をなし、他方の部品が導電体の機能をなす。印刷機を選択的に制御することによって、2つの異なるチップの接点がそれぞれ柔軟に互いと接続されるようにインターポーザが印刷されるように設計することが可能である。
次の方法は主としてリソグラフィ処理を省くことができる。この方法は、複数のウェハー全体と複数のチップ(既に分離されているか互いに組み合わされているもの)の両方に適用することができる。
完全に加工処理されたチップの表面に基づき、このウェハーまたはチップ(ダイシングされていないウェハーの複合体、または既に分離されたもの)は光学的に認識され、ある装置において機械的に配置される。このチップの表面には、下にある構造体のために適切な層によって大部分が保護される表面がある(当業者はこれらを不活性化と呼ぶ)。更に、チップ上には後の接続のために開口している表面があり、その大部分の金属面は意図的に絶縁されていない。
一実施形態によると、ウェハーまたは既に分離したチップを配置した同じ装置において、個々に制御され得る少なくとも2つの印刷ヘッドがある。しかしながら、これらの印刷ヘッドは、ノズルであるか、あるいは選択的かつ局所的に低粘度もしくは高粘度の材料を塗布するのに用いられる他の装置(例えばスクリーン印刷装置)であってよい。
第1の印刷ヘッドがまず作動される。これは、絶縁状態が保たれるべき領域から離れ、液体を印刷する。用途によっては、この液体は、ポリアミド、ラッカー、樹脂、または他の有機材料もしくは無機材料であってもよく、更に、必要であれば、粘性ならびに/または後の誘電特性、機械的特性および幾何学的特性に関し最適化するために添加物または混合物が加えられてもよい。次に、適切な方法によってこの液体が架橋または硬化されて誘電特性を有する層を形成する。この方法は、光(例えばランプあるいはレーザー)の形態によるエネルギー放射によって、印刷された材料を硬化することからなり得る。当業者は、紫外線を利用してラッカーを架橋させる方法に通じている。印刷された液体を迅速に架橋させるか、乾燥させるか、硬化させるかもしくは他の凝固法によって、ラッカーの望ましくない動きを防ぐことができる。印刷ヘッドを適切に制御することによって(例えばその前進速度、印刷頻度または印刷量)、この印刷ヘッドはチップの表面の形状を平らまたは平滑にするためにも使用され得る。よってチップの表面の窪みは選択的に充填され得る。
今日の印刷技術は、幅広い粘度を可能にし、ペースト状の材料でも印刷することができる。
第1の印刷ヘッドがこれを液体上に印刷し、架橋させ、乾燥しもしくは凝固させ、または他の方法で適切に硬化させた後、チップまたはウェハーを接続するために使用される開口部を有する誘電層が残る。
今度は第2の印刷ヘッドが作動し、金属を添加もしくは充填された液体(導電性インクとも呼ばれる)を印刷する。このインクは、その粘度ならびに後の機械的、電気的もしくは形状的な特性のために添加物を選択的に加えられてもよい。
金属インクを用いる印刷装置は今度は、誘電材料で印刷されていない表面に選択的に制御される。そして、適切な方法によってこのインクが硬化して金属接続面と信頼性の高い適切な電気接続がなされるようにこのインクが処理される。これは乾燥によってインクを凝固させる(例えば、溶液または水分を流出させる)方法でよい。しかしながら、レーザによって、あるいは他の適切なエネルギーおよび/または加熱方法によって、このインクを焼結するか溶融することも可能である。このように印刷された金属の幾何学的特性が、塗布された誘電層のものと類似していることはここでは必要とは限らない。印刷ヘッドを選択的に制御することによって、印刷速度または印刷ヘッドの設定によって印刷結果を最適化することができ、更に、両方の材料の印刷結果を幾何学的に補完するように調整してもよい。
一実施形態によると、金属からなるこの第1の印刷層は、まず別の印刷ヘッドで塗布されてもよく、これは、より良く接続および/または溶融する金属インクを印刷するものであり、これにより、接続面への金属接続が容易になり、あるいは向上し、次に別の金属インクで印刷される。
第1の金属層がウェハーまたはチップの接点に塗布された後、印刷ヘッドは一または複数の層に印刷をし、この層は適切に乾燥され、焼結され、架橋されもしくは凝固され、または他の方法によって硬化される。更に、今度は後の再配線のために用いられる導体経路も印刷する。ここで印刷ヘッドは、導体経路が形成されるように一または複数回移動される。その幾何学的設計に関し、この導体経路は設定された条件の幅、高さ、断面に対応する。電気特性、導電性およびオーム抵抗に関しても同様である。
2つの印刷ヘッドの協働によって、今度は一または複数の配線平面が形成され得る。この2つの印刷ヘッドが同時にまたは時間をずらして印刷される材料を塗布して架橋または焼結することも可能である。
2つの印刷ヘッドの協働によって、異なる複数の配線が交差するが、印刷された誘電層によって互いに絶縁されるように移動されることが可能である。
結果として、主に誘電材料からなりかつ電気配線が含まれる、3次元インターポーザが形成される。
ほぼ受動的な電気部品(例えば抵抗器またはキャパシタ)を印刷する複数の方法が知られている。この複合層において、係る部品は係る方法によって印刷され得る。ここで、導電性材料で形成された導体経路がこれらの部品を接続する。この方法によって、2つのチップ間に係る部品を実装することも可能であり、また、1つのチップの2つの接点間に実装された部品によって個々のチップの電気的機能を補うことも可能である。
上にあるウェハーまたはチップの背面にある接点との電気的接続のために、印刷ヘッドによって典型的に「バンプ」と呼ばれる形態および目的に極めて近い金属の隆起部を金属インクから形成することが可能である。この目的のために、印刷ヘッドは適切な隆起部が形成されるまで複数の層を重ねて印刷し、これにより、上にあるウェハーまたはチップの背面にある接点に電気的に接続することを容易にする。
更に、第3の印刷ヘッドが、金属が充填された第2のインクをこの隆起部上に印刷することができ、これにより、その熱特性または他の特性に関してその背面の接続面への接続を容易にする。よって金属被覆がバンプ上に形成され、より容易に溶融することができる。
本発明の有利な効果の1つは、リソグラフィ法を省略することができ、製造が高価かつ複雑なマスクを用いないことである。特に、少量または一個のユニットを製造する場合に従来の方法に比べて費用的にかなり有利な効果が期待される。印刷機制御のみでインターポーザを構成するという事実はここでは特に有利な点であり、なぜなら、条件の適合および実現は、各インターポーザの方式が記憶されているファイルを変更することにのみ基づいてなされるからである。
すでに分離された部品(チップ)を加工することができることは更に有利な点である。今まではこれは決して満足のいかないものであり、なぜなら、従来のリソグラフィ法はほとんどの場合、ダイシングされていないウェハーにのみ適用可能だったからである。
更に、インターポーザのフレキシブルな構成は、互いに全く異なるサイズや幾何学的設計や機能を有する非常に多くの基本部品(チップ)同士を接続することが可能であり、形成された積層内に適合可能な配線が保証される。更なる利点は受動部品もインターポーザ内に配置することができることである。
既にウェハーから切断されて分離されたチップ(半導体部品)は、別の分離されたチップを積み重ねられて電気的に接続されるべきである。これらのチップの両方ともが異なる機能および異なる幾何学的設計を備える部品である。少なくとも頂部のチップは十分に薄くされ、電気信号を案内するためにチップの背面に接点を有し、チップ内の金属を充填した孔(いわゆるビア)によってチップの前面と後面を接続することができる。
下層のチップは光学的認識によって印刷装置内の前側に位置決めされる。次に印刷ヘッドがラッカーの塗布を開始し、このラッカーは、印刷ヘッドに同期して案内される紫外線(UV)を高い割合で有する光線を利用して1秒以内に架橋される。ここで、塗布されたラッカーはこの光によって誘電特性を有する固形物に転化するように架橋される。
今度は、印刷ヘッドと、これに同期して案内された光線とを向かわせることによって、誘電特性を備える層が部品上に形成され、この部品はこの層を塗布しないと判断された箇所において開口部を有する。これらの箇所は、非接触状態が維持されるチップの表面に位置する。
次に、更なる印刷ヘッドが、金属を充填した液体(金属を充填されたインク)を上記の箇所に選択的に塗布する(これらの箇所は前回誘電層の形成がされなかった箇所であり、非接触状態を維持されていた箇所である)。今度はレーザがここに同期して向けられ、そのエネルギーによって液体の金属充填物を架橋させ、焼結させる。
開口した接点が金属インクで充填された後、今度は印刷ヘッドは導体経路を形成するように制御される。そして、双方の印刷ヘッドを適切に制御することによって、インターポーザが構成され、このインターポーザは、両方のチップの所望の電気接続がなされるようにこのインターポーザ内に含まれる導体経路を案内するように構成される。ここで、導体経路は互いとのまたは各チップとの望ましくない接触が行われないように、絶縁材料内に埋め込まれる。
本発明は以下の項目に記載の態様を含む。これらの項目は明細書の一部であり、特許請求の範囲の一部ではない。
項目1: インターポーザが、積層されたチップおよび/またはウェハーとマイクロエレクトロニクス素子との間にプリント(印刷)することによって形成される方法。
項目2: このインターポーザは、少なくとも一つの絶縁部品および/または一つの導電性部品からなる、項目1に記載の方法。
項目3: 絶縁層は印刷によって塗布される、上記いずれかの項目に記載の方法。
項目4: 絶縁層はローテーションコーティング、スプレーコーティング、ディスペンシングによって、および/またはノズルによっても塗布される、上記いずれかの項目に記載の方法。
項目5: 絶縁層は、有機もしくは無機材料またはこれらの混合物からなる、上記いずれかの項目に記載の方法。
項目6: 絶縁層は充填剤および/または添加物を添加される、上記いずれかの項目に記載の方法。
項目7: 絶縁層はプリント(印刷)後に硬化される、上記いずれかの項目に記載の方法。
項目8: 絶縁層は印刷の後に化学線、化学反応、熱、および乾燥によって架橋および/または硬化される、上記いずれかの項目に記載の方法。
項目9: 絶縁層は表面の形状を平らまたは平滑にするように塗布される、上記いずれかの項目に記載の方法。
項目10: 絶縁層は特定の領域を残して塗布される、上記いずれかの項目に記載の方法。
項目11: 残された表面は、架橋されない材料か、選択的に除去される材料によって形成される、上記いずれかの項目に記載の方法。
項目12: 導電材料は印刷法(プリンティング法)によって塗布される、上記いずれかの項目に記載の方法。
項目13: 導電材料は、金属を充填または添加された液体からなる、上記いずれかの項目に記載の方法。
項目14: 金属を充填または添加された液体は、熱、光もしくはレーザによって架橋されるか、乾燥されるか、硬化されることにより、導電性機能を有する、上記いずれかの項目に記載の方法。
項目15: 金属を充填または添加された液体は、絶縁層が省かれた表面に塗布されるか、何もない表面に塗布され、かつ/または絶縁層に埋め込められる、上記いずれかの項目に記載の方法。
項目16: 金属を充填または添加された液体を塗布する印刷方法であって、何度も印刷することによって三次元構造体が形成され、架橋、乾燥、溶融または焼結の後に、三次元配列における導電性部品から選択的に配線を形成することができる(多層であっても、横切っていても、結合していても)、上記いずれかの項目に記載の方法。
項目17: 導電性部品および絶縁性部品は、誘電特性を有する三次元層を形成し、電気的接点をなすために導体経路の形態の選択的な金属構造体を有するように、同時に形成される、上記いずれかの項目に記載の方法。
項目18: 垂直構造によって、導電性部品がインターポーザから突出する金属接点を構成し、バンプの機能を満たし、より容易に接続する、上記いずれかの項目に記載の方法。
項目19: 突出する接点は、第2の導電性部品によって覆われることができる、上記いずれかの項目に記載の方法。
項目20: 誘電性部品は、その中で案内されるか外に案内される導電性部品からの接点を望ましくない接点から保護する、上記いずれかの項目に記載の方法。
項目21: インターポーザは、ウェハーおよび/またはチップに貼着され、ウェハーおよび/もしくはチップならびに/またはセンサならびに/またはMEMSの間で電気的に接続するか再配線するために使用される、上記いずれかの項目に記載の方法。
項目22: チップおよび/またはウェハーは、インターポーザを貼着する前に光学的に認識され、機械的に位置合わせされる、上記いずれかの項目に記載の方法。
項目23: 電気部品は、印刷法(プリンティング法)によってインターポーザを形成するときに配置される、上記いずれかの項目に記載の方法。
項目24: 受動電子部品は、配置および/または印刷(プリント)によってインターポーザを形成するときに配置される、上記いずれかの項目に記載の方法。
項目25: インターポーザを形成するとき、接点がインターポーザの側部と接続するように形成される、上記いずれかの項目に記載の方法。
項目26: まずインターポーザがウェハーでもチップでもない表面に印刷(プリント)され、このインターポーザが完成された後にウェハーおよび/またはチップの間に導入される、上記いずれかの項目に記載の方法。
項目27: インターポーザは高い熱伝導率を選択的に有する、上記いずれかの項目に記載の方法。
項目28: インターポーザは放熱のために使用され、および/または熱伝達可能である、上記いずれかの項目に記載の方法。
項目29: 導電性部品はインプリンティングによっても設けられる、上記いずれかの項目に記載の方法。
項目30: 少なくとも2つの印刷ヘッドを有する、上記いずれかの項目に記載の方法を実行する装置。
項目31: ウェハーおよび/またはチップを光学的に認識し、位置決めし、かつ、設けられた部品を印刷(プリント)し、架橋させ、乾燥し、焼結させ、もしくは溶融するための一または複数の装置を有する、上記いずれかの項目に記載の装置。
10 半導体モジュール
12 半導体チップ
13 上面
14 半導体チップ
16 半導体チップ
18 半導体チップ
20 インターポーザ
22 インターポーザ
24 インターポーザ
26 金属接続面
28 導電性構造体
30 絶縁材料
31 絶縁層
32 充填されたビア
33 金属の隆起部
34 接続金属
36 ボンディングワイヤー(結合線)
38 不活性化層
40 開口部
42 導体経路
50 半導体モジュールを製造するためのシステム
52 ウェハー保持装置
54 ウェハー
56 ウェハーアライナー
58 第1プリンティングユニット
60 印刷マスク
61 移動装置
62 照射源
64 第2プリンティングユニット
66 ノズル
67 移動装置
68 導電性インク
70 レーザ
71 移動装置
72 マウント装置
74 チップ保持装置
76 チップ配置装置


Claims (8)

  1. 少なくとも二つの半導体チップと、二つの前記半導体チップを互いに接続する導電性構造体を有するインターポーザと、を備えた半導体モジュールを製造する半導体モジュールの製造方法であって、
    前記インターポーザは、第1の前記半導体チップの上に直接プリントされ、
    前記インターポーザがプリントされる際に、前記導電性構造体が導電性インクによって形成され、
    第1の前記半導体チップの上に前記インターポーザを直接プリントすることは、開口部を有する絶縁層を第1の前記半導体チップの上にスクリーン印刷によって直接プリントすることを含み、
    そして、前記導電性構造体が前記導電性インクで前記開口部に充填され、前記導電性インクが前記絶縁層に配置されることによって導電経路を形成することで前記導電性構造体が前記導電性インクによって形成され、
    前記導電性インクは、エアロゾルジェットプリンティング法により射出され、
    第2の前記半導体チップは、二つの前記半導体チップが積層されて配置されると共に、前記インターポーザが前記二つの半導体チップの間に中間層を形成するように、前記インターポーザの上に配置されることを特徴とする、
    半導体モジュールの製造方法。
  2. 第1の前記半導体チップは、前記インターポーザをプリントする際にウェハーの一部となっていることを特徴とする、
    請求項1に記載の半導体モジュールの製造方法。
  3. 前記ウェハーは、前記インターポーザがプリントされる前に行われる欠陥領域に関するテストの結果に基づき、プリントされる前記導電性構造体のレイアウトが前記欠陥領域を避けて構成されていることを特徴とする、
    請求項2に記載の半導体モジュールの製造方法。
  4. 前記導電性インクは、金属粒子の大きさが20nm未満であることを特徴とする、
    請求項1〜3のいずれか1項に記載の半導体モジュールの製造方法。
  5. 前記導電性構造体は、銀粒子、金粒子、銅粒子の少なくとも1つを含むことを特徴とする、
    請求項1〜4のいずれか1項に記載の半導体モジュールの製造方法。
  6. 前記導電性構造体は、200℃未満の温度で互いに結合する金属粒子を有することを特徴とする、
    請求項1〜5のいずれか1項に記載の半導体モジュールの製造方法。
  7. 前記導電性構造体は、600nm未満の波長を有する光で照射されると互いに結合する金属粒子を有することを特徴とする、
    請求項1〜5のいずれか1項に記載の半導体モジュールの製造方法。
  8. 前記ウェハーは、前記インターポーザの上にプリントされた後にダイシングされる、
    請求項2又は3に記載の半導体モジュールの製造方法。
JP2012553232A 2010-02-22 2011-02-22 半導体モジュールを製造するための方法およびシステム Active JP5902102B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102010008789.0 2010-02-22
DE102010008789 2010-02-22
DE102010045372.2 2010-09-14
DE102010045372A DE102010045372A1 (de) 2010-09-14 2010-09-14 Gedruckter Interposer zwischen Wafer und/oder Chips
PCT/EP2011/000828 WO2011101170A1 (de) 2010-02-22 2011-02-22 Verfahren und anordnung zum herstellen eines halbleitermoduls

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016044503A Division JP2016105521A (ja) 2010-02-22 2016-03-08 半導体モジュールを製造するための方法およびシステム

Publications (2)

Publication Number Publication Date
JP2013520786A JP2013520786A (ja) 2013-06-06
JP5902102B2 true JP5902102B2 (ja) 2016-04-13

Family

ID=43920127

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012553232A Active JP5902102B2 (ja) 2010-02-22 2011-02-22 半導体モジュールを製造するための方法およびシステム
JP2016044503A Pending JP2016105521A (ja) 2010-02-22 2016-03-08 半導体モジュールを製造するための方法およびシステム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016044503A Pending JP2016105521A (ja) 2010-02-22 2016-03-08 半導体モジュールを製造するための方法およびシステム

Country Status (5)

Country Link
US (2) US9165907B2 (ja)
EP (2) EP3062343B1 (ja)
JP (2) JP5902102B2 (ja)
ES (1) ES2928766T3 (ja)
WO (1) WO2011101170A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2928766T3 (es) 2010-02-22 2022-11-22 Swiss Tech Enterprise Gmbh Procedimiento para producir un módulo semiconductor
US9915869B1 (en) * 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
DE102014214753A1 (de) * 2014-07-28 2016-01-28 Robert Bosch Gmbh Drucksensor und Verfahren zum Herstellen eines Drucksensors
US9570385B2 (en) 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
EP3181515A1 (fr) * 2015-12-15 2017-06-21 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Piece d'horlogerie composite et son procede de fabrication
DE102016112857A1 (de) * 2016-07-13 2018-01-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US20180019194A1 (en) * 2016-07-14 2018-01-18 Semtech Corporation Low Parasitic Surface Mount Circuit Over Wirebond IC
JP2019018131A (ja) * 2017-07-13 2019-02-07 キヤノン株式会社 画像処理装置、画像処理方法、プログラムおよび記憶媒体
US10600739B1 (en) * 2017-09-28 2020-03-24 Hrl Laboratories, Llc Interposer with interconnects and methods of manufacturing the same
US20200185322A1 (en) * 2018-12-07 2020-06-11 Texas Instruments Incorporated Semiconductor device connections with sintered nanoparticles
KR102670617B1 (ko) * 2023-08-16 2024-05-31 재경엠티에스 주식회사 메모리모듈 테스트용 상하통전시트 제조장치 및 제조방법
KR102670618B1 (ko) * 2023-08-16 2024-05-31 재경엠티에스 주식회사 모듈 테스트용 상하통전시트 제조장치 및 제조방법

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US5367764A (en) 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
DE69840914D1 (de) 1997-10-14 2009-07-30 Patterning Technologies Ltd Methode zur Herstellung eines elektrischen Kondensators
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6509582B1 (en) * 2002-03-27 2003-01-21 Fairchild Semiconductor Corporation Semiconductor pad construction enabling pre-bump probing by planarizing the post-sort pad surface
JP2003297977A (ja) 2002-03-28 2003-10-17 Sanyu Rec Co Ltd 電子部品の製造方法
US6756252B2 (en) * 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
JP2004221146A (ja) 2003-01-10 2004-08-05 Mitsui Chemicals Inc 回路基板の形成方法およびその回路基板
US6788095B1 (en) * 2003-01-31 2004-09-07 Xilinx, Inc. Method for gross input leakage functional test at wafer sort
JP4506134B2 (ja) 2003-09-17 2010-07-21 凸版印刷株式会社 コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板
JP4340517B2 (ja) 2003-10-30 2009-10-07 Okiセミコンダクタ株式会社 半導体装置及びその製造方法
WO2005045925A1 (ja) * 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
CN100485913C (zh) * 2004-02-24 2009-05-06 揖斐电株式会社 半导体搭载用基板
EP1622435A1 (en) 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
CN100539135C (zh) 2004-09-08 2009-09-09 松下电器产业株式会社 立体电路装置、使用它的电子机器及其制造方法
JP4431747B2 (ja) 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
WO2006059589A1 (ja) * 2004-11-30 2006-06-08 Kyushu Institute Of Technology パッケージングされた積層型半導体装置及びその製造方法
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP4356683B2 (ja) 2005-01-25 2009-11-04 セイコーエプソン株式会社 デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及びコネクタ並びに半導体装置
JP2006210758A (ja) 2005-01-31 2006-08-10 Kyushu Institute Of Technology 貫通電極を形成した半導体装置及びその製造方法
US7326592B2 (en) 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US20060270104A1 (en) 2005-05-03 2006-11-30 Octavio Trovarelli Method for attaching dice to a package and arrangement of dice in a package
JP4914589B2 (ja) 2005-08-26 2012-04-11 三菱電機株式会社 半導体製造装置、半導体製造方法および半導体装置
US7981327B2 (en) * 2005-10-14 2011-07-19 Toyo Ink Mfg. Co. Ltd. Method for producing metal particle dispersion, conductive ink using metal particle dispersion produced by such method, and conductive coating film
US7633157B2 (en) 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
FR2911995B1 (fr) 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
JP5103948B2 (ja) 2007-03-05 2012-12-19 富士通株式会社 電子部品および電子部品の製造方法
KR101125144B1 (ko) 2007-03-20 2012-03-23 가부시키가이샤 니혼 마이크로닉스 적층형 패키지 요소, 적층형 패키지 요소의 단자 형성방법, 적층형 패키지, 및 적층형 패키지의 형성방법
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
KR100872583B1 (ko) 2007-07-12 2008-12-08 삼성전기주식회사 인쇄회로기판 제조방법 및 인터포저 기판
US9093322B2 (en) * 2007-07-13 2015-07-28 Intel Mobile Communications GmbH Semiconductor device
EP2026254B1 (en) 2007-08-10 2015-04-22 Thin Film Electronics ASA RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
TW200918325A (en) 2007-08-31 2009-05-01 Optomec Inc AEROSOL JET® printing system for photovoltaic applications
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP2009158866A (ja) 2007-12-27 2009-07-16 Seiko Epson Corp 半導体装置および電子機器
WO2009105036A1 (en) * 2008-02-20 2009-08-27 Agency For Science, Technology And Research Method of making a multilayer substrate with embedded metallization
JP2009218703A (ja) 2008-03-07 2009-09-24 Nec Corp 移動通信システム、移動局及び移動局の消費電力の低減方法
JP5033682B2 (ja) 2008-03-12 2012-09-26 株式会社テラミクロス 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
US8507320B2 (en) 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
WO2009119904A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7838967B2 (en) * 2008-04-24 2010-11-23 Powertech Technology Inc. Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
CN102439716A (zh) * 2008-11-14 2012-05-02 应用纳米技术控股股份有限公司 用于太阳能电池制造的油墨和糊料
KR101566573B1 (ko) * 2008-12-09 2015-11-05 인벤사스 코포레이션 전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 인터커넥트
DE102008064355A1 (de) * 2008-12-20 2010-07-01 Saint-Gobain Sekurit Deutschland Gmbh & Co. Kg Dünnschichtsolarzelle mit Leiterbahnenelektrode
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Lsi用電子部材
US8004073B2 (en) * 2009-06-17 2011-08-23 Stats Chippac Ltd. Integrated circuit packaging system with interposer and method of manufacture thereof
JP4369528B2 (ja) 2009-07-02 2009-11-25 株式会社新川 ボンディング装置及び方法
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
ES2928766T3 (es) 2010-02-22 2022-11-22 Swiss Tech Enterprise Gmbh Procedimiento para producir un módulo semiconductor
US8716867B2 (en) * 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets

Also Published As

Publication number Publication date
EP2539933B1 (de) 2016-02-17
US20130059402A1 (en) 2013-03-07
US9978703B2 (en) 2018-05-22
WO2011101170A1 (de) 2011-08-25
ES2928766T3 (es) 2022-11-22
JP2016105521A (ja) 2016-06-09
US20160086904A1 (en) 2016-03-24
EP3062343A1 (de) 2016-08-31
EP2539933A1 (de) 2013-01-02
JP2013520786A (ja) 2013-06-06
US9165907B2 (en) 2015-10-20
EP3062343B1 (de) 2022-08-17

Similar Documents

Publication Publication Date Title
JP5902102B2 (ja) 半導体モジュールを製造するための方法およびシステム
US9704842B2 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
CN109216296A (zh) 半导体封装件和方法
US9524926B2 (en) Packaged device with additive substrate surface modification
JP6148176B2 (ja) フレキシブル基板上に電気構成要素を組み立てる方法および装置、ならびに電気構成要素とフレキシブル基板との組立体
JP4379386B2 (ja) 多層構造形成方法
JP2013153089A (ja) 電子装置及びその製造方法
US20060240664A1 (en) Method of manufacturing multi-layered substrate
US10946658B2 (en) Encapsulating a bonded wire with low profile encapsulation
US7259046B2 (en) Semiconductor device and manufacturing method thereof
US9899339B2 (en) Discrete device mounted on substrate
US20080169574A1 (en) Direct Die Attachment
KR100810674B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
US7915082B2 (en) Semiconductor device
WO2015136900A1 (ja) 配線形成方法
US20080171450A1 (en) Wafer Bump Manufacturing Using Conductive Ink
US8203202B2 (en) Stacked package and method for forming stacked package
CN114375496A (zh) 由导电胶光刻界定的电子互连件
WO2020247585A1 (en) Repassivation application for wafer-level chip-scale package
JP2016131171A (ja) 半導体装置とその半導体装置を製造する方法および製造装置
JP2010219379A (ja) 電子部品の実装方法
JPWO2008126447A1 (ja) 電子機器の配線構造及び電子機器パッケージの製造方法
JP2011155173A (ja) 膜形成方法、膜形成用基板、回路配線形成方法、及び回路配線形成用基板
DE102010045372A1 (de) Gedruckter Interposer zwischen Wafer und/oder Chips

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130319

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20130423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160309

R150 Certificate of patent or registration of utility model

Ref document number: 5902102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250