JP5902102B2 - 半導体モジュールを製造するための方法およびシステム - Google Patents

Description

本発明は、半導体モジュールに関し、かつ、この種の半導体モジュールを製造するための方法およびシステムに関する。

携帯型電子機器がより一層重要なものとなってきており、二次元的に設けられた能動部品または受動部品（例えば半導体チップ）を備える従来のプリント回路基板の重要性が薄れてきている。これらの電気部品あるいは電子部品は３次元的に積層される。ここでの狙いは、個々の筐体の高さに収まるように「スタック（積層）」状に可能な限り多くのチップを積層することである。この技術は、非常に薄いウェハー（薄膜ウェハー）によって支えられており、このウェハーはより上質に製造されつつある。薄膜ウェハー（更には個々のシリコンシート）の材質の厚みが過去に１５０μｍを超えたものでも、現在では５０μｍ以下の材質の厚みとすることが可能である。

この進歩は、半導体の電子部品の大きさが減少し続けるというムーアの法則として知られるものにも対応している。これらの薄いチップを製造し、積層することは、一個の半導体モジュール内の可能な限り小さい面積に可能な限り多くの機能を収容しようと試みた当然の進歩である。これまで多くの機能が基板上に二次元的に収容されてきたが、今、試みてられていることは、可能な限り小さい容積に可能な限り多くのチップを三次元的に収容することである。よって、当業者は３次元の集積について語るのである。

今までこれらの薄いチップは積層され。従来のワイヤーボンディングによって互いに接続されていた。ここで細い金属ワイヤーが複数のチップの個々の接点間に取り付けられ、これらのチップを互いに電気的に接続する。しかしながら、この種の配線は非常に複雑で、かつ欠陥があることが分かっている。

結果として、シリコン貫通接続（ＴＳＶ処理とも呼ばれる）が広く用いられるようになってきた。ここで、薄膜ウェハーは集積回路の層の間が連続的なエッチングまたはドリルによる孔の形態による極小孔（いわゆる、ビア）によって穿孔される。これらのビアは金属で充填され、ウェハーの前面と背面との接続、更には得られたチップの前面と背面との接続が形成される。現在の課題は、下層のチップの接点をその上層に積層された別のチップの背面の接点に電気的に接続させることである。しかしながら、同時に、これらの２つのチップは表面の残りの部分において互いに電気的に絶縁されている必要がある。

この目的がどのように達成されるかはＤＲＡＭチップから理解することができる。ＤＲＡＭチップでは、小さな容積に可能な限り多くの記憶領域を作ることが要求される。メーカーによっては、積層される部品間に（配線面として）いわゆるインターポーザを配置している。これは、すべて同じ機能と同じ幾何学的な設計を有しているチップによって容易なものとなる。この設計によって、下層のチップの接続面が、上層のチップの背面に正確に位置決めされる。よって、各接点の反対側の接点が常に正確に反対側に位置し、これによって接続が容易なものとなる。

ＴＳＶ処理によるビアと同じ方法で貫通接続されて両方のチップの接続面を互いに電気的に接続する薄膜ウェハーは、ここでもインターポーザとして多くの場合に用いられる。次にこの薄膜ウェハーは下層のウェハーと上層のウェハーとの間に導入され、電気信号を導入する。接続性をより良くするために、下層のウェハーの接続面および／または上層ウェハーの背面（下層のウェハーの接続面と層ウェハーの背面との少なくとも一面）に金属の隆起部が設けられてもよい。このような隆起部は当業者によって「バンプ（こぶ）」とも呼ばれる。しかしながら、これらのバンプをインターポーザの一側面または両側面に設けることも可能である。これらのバンプを永久的に接続するためには多くの場合は相手側の接続面に融着させ、永久的な金属接続を形成するとよい。しかしながら、バンプによる接続は不具合が生じやすい。所望の電気接続を形成するには量が不十分であることが多い。更に、半導体チップとインターポーザとの間の熱的接触はほとんどの用途において好ましいものではない。チップからインターポーザへの熱放散はバンプによって十分に保証されるものではないことが多い。

同種かつ同じ幾何学的設計の部品を積層し、それらを互いに接続することは従来の技術では比較的容易であるが、異なる部品では非常に困難である。なぜなら、後者は設計に関してこのように構成することはできず、あるいはこのように構成することは不十分であるからである。更に、積層内の異なるチップの数が増大するにつれ、後者はより重さを増していくのである。ここでも更なる問題が生じる。なぜなら、後者は配線が交差する可能性があるため、２つの異なるチップ間の接続を配線し直す必要があるためである。

このことは従来のインターポーザによって導体をこの薄膜ウェハーの両面に設けることによって幾分解決することができ、よって、比較的フレキシブルな接点を幾何学的に移動させることができる。しかしながら、この方法は非常に複雑であり、かつ、対応するリソグラフィ法と、更にはほとんどの場合に高価なマスクを必要とする。よって、あまり容易に適用することはできず、積層されるチップの数が増えるため非常に高価なものとなる。マスクのコストが高価であるため、この方法は大量に生産される半導体モジュールのためにのみ一般に検討される。

更に、ここではウェハー全体を常に積層する必要があるという問題がある。ウェハーが積層された後に、さいの目に切断して個々の半導体モジュールを得る。これは、異なる種類とサイズの非常に小さいチップを積層することを困難にする。ここでは、相当な消耗が生ずることが予想され、各機能を有する半導体モジュールの費用をつり上げてしまう。

現在ウェハー平面に積層する必要性があるため、チップの形状とサイズは現在全く同一に設計されている。さもなければ、（例えば切断による）分離はもはや不可能であり、なぜなら、ここでは少なくとも１つのチップがもはや切断モデルに対応しなくなるからである。

更に、ウェハーの製造において、その上に位置するチップの全てが所望の特性を有しているわけではなく、完全に欠陥品であるか、限定的な機能のみを有することもあることから問題が生じる。よって、一のウェハーの歩留まりが１００％になることは現在非常にまれである。仮に２つのウェハーを積層すると、その歩留まりはそれぞれ１００％未満であり、良いチップが悪いチップの上あるいは下に配置されることは多かれ少なかれ避けられない。このようにして、良い半導体モジュールの歩留まりが非常に悪い影響を受ける。

（発明の目的）
本発明の目的は、上述の問題を解決し、特に、半導体モジュールを効率的かつ廉価に製造することができる、半導体モジュールを製造するための方法およびシステムを提供することである。特に比較的少量しか製造しない半導体モジュールを効率的かつ廉価に製造することが可能となる。

（本発明による解決）
上述の目的は本発明による、少なくとも２つの半導体チップおよびインターポーザを含む半導体モジュールを製造する方法によって達成することができる。インターポーザは、半導体チップを互いに接続する導電性構造体を有している。本発明に係る方法において、インターポーザは第１の半導体チップに直接印刷（プリント）される。インターポーザが印刷（プリント）されると、導電性構造体が導電性インクによって形成される。更に、２つの半導体チップが上下に配置され、インターポーザがこれら２つの半導体チップ間に中間層を形成するように、第２の半導体チップがインターポーザ上に載置される。

本願による半導体チップは、半導体材料（例えばシリコンやガリウムヒ素）によって形成される電子回路を意味していると解されるべきである。例えば、この種の半導体チップはｐｎ接合を含む。これとは対照的に、半導体モジュールに含まれるプリント回路基板は本願の半導体チップを形成しない。係る回路基板は半導体チップと電気接続を作り出すものであり、対応する半導体チップよりも実質的に大きなサイズの構造を有している。本発明のインターポーザは、複数の半導体チップを互いに電気的に接続する部品を意味するものとして解されるべきである。半導体チップと回路基板との間の接続を形成する従来の部品は、インターポーザとも呼ばれることが多い。しかしながら、この種のインターポーザは本発明のインターポーザの機能とは異なる。

本願において、導電性インクは印刷される面に液体またはペースト状で塗布され、硬化される（例えばレーザ照射または熱によって）材料を意味するものとして理解される。硬化した材料は導電性である。こうした導電性インクの例は、銀の粒子を含むいわゆるナノインクである。

本発明によれば、インターポーザは第１の半導体チップ上すなわち表面または背面上に直接印刷される。ここで導電性構造体は導電性インクによって形成される。直接印刷とは、インターポーザがまず第１の半導体チップとは別のキャリア層上に印刷され、そして第１の半導体チップに塗布されるというものではなく、インターポーザが第１の半導体チップ上に直接印刷されることを意味するものとして理解されるべきである。印刷される第１の半導体チップの表面は例えば不活性化層（保護層）によって形成され得る。第１の半導体チップ上へのインターポーザの印刷は、例えば、まず絶縁層によって行うことができ、次にその上に印刷される導電性構造体によって行うができる。あるいは、導電性構造体は、第１の半導体チップ上に直接印刷されてもよい。本発明に従って半導体チップ上に直接インターポーザを印刷することにより、各チップはウェハーの一部としてそれぞれ積層される必要はもはやなく、積層する前に分離することができる。よって、任意のサイズのチップを他のチップの上に積層することができる。

チップ表面または背面に直接印刷されたインターポーザによって、各チップをウェハーのダイシングの後にそれぞれ処理し分類することが可能になる。よって、チップを他のチップと積層し、あるいは、それらの特性によって分離することもできる。

本発明によるインターポーザの印刷製造と導電性インクの使用によって、小さな体積の３次元集積半導体モジュールをはるかに経済的に製造することが可能である。従来技術による方法では、リソグラフィ法を使用する必要があり、よって複数組のマスクが必要とされ、また、インターポーザのキャリア材料としてフィルム（薄膜）を使用するときに対応する製品を用いることが必要であるが、本発明によって印刷されたインターポーザは印刷アプリケーションの変更が必要なだけである。もし、先行技術の方法で半導体モジュール毎のコストを算出した場合、これらのモジュールの数量が減少するにつれ、モジュール毎のコストは大きく増加する。各印刷アプリケーションによってインターポーザの構成を変更する可能性があるため、変更または適合が迅速かつ廉価にされ得る。

本発明の第一の実施形態によると、導電性インクが導電性構造体を形成するためにノズルから噴射（放出）される。特に、導電性インクは被覆される表面上にノズルを通して吹き付けられる。ここで、インクが小液滴で塗布されるインクジェット印刷といった方法を用いることができる。本発明の一の態様によると、導電性構造体はエアロゾルジェットプリンティング法によって形成される。しかしながら、オプメティック社によって提供されるエアロゾルジェットプリント法が特に有効なものである。ここで、印刷される材料が連続ジェットを備えるノズルを通して塗布される。代替の実施形態では、導電性インクを、被覆される表面上にスクリーン印刷法によって印刷することができる。

本発明の更なる実施形態によると、第１の半導体チップ上にインターポーザを印刷する工程は、開口部を備える絶縁層を半導体チップ上に印刷する工程と、導電性インクをノズルを通して導電層上に吹き付ける工程を含む。絶縁層は有機および／無機材料を有することができ、フィルターおよび／または添加物を加えることができる。好ましくは、絶縁層の硬化は印刷の後に化学線、化学反応、熱、および乾燥によって行われる。開口部は絶縁層に形成され、これは例えば、これらの箇所でクロスリンクされず、選択的に除去される、塗布される材料によってなされる。本発明の一態様によると、絶縁層はチップの表面の形状を平らにするか平滑にするように塗布される。

本発明の更なる実施形態によると、絶縁層はスクリーン印刷によって第１の半導体チップ上に印刷される。更なる実施形態によると、絶縁層は、ローテーションコーティング、スプレーコーティング、ディスペンシングによって、および／またはノズルによっても塗布することができる。

上述のように、本発明の一実施形態によると、インターポーザが第１の半導体チップ上に印刷されるとき、導電性インクはノズルを通して第１の半導体チップ上に直接吹きつけられる。

本発明の更なる実施形態によると、導電性インクは最大２０ｎｍの最大寸法の金属粒子を有する。換言すると、金属粒子は最大２０ｎｍ、特に最大１０ｎｍまたは最大２ｎｍの粒径を有する。

本発明の更なる実施形態によると、導電性インクは銀、金および／または銅の粒子を有する。更なる実施形態によると、導電性インクは、２００℃未満、特に１５０℃未満の温度で特に架橋もしくは焼結にて互いに結合する金属粒子を有する。これらのインクはしばらくの間この低温状態で硬化あるいは焼結される。この種のインクの例としては、バイエル社によって製造される導電性ナノインクＢａｙＩｎｋ（バイエル アクチェンゲゼルシャフト社の登録商標）ＴＰＳ（ナノメートルの大きさの銀粒子が添加されている）である。粒径が非常に小さいことで、インクが２００℃よりもかなり低い温度で焼結することができる。実験では、約１４０℃の温度で焼結が可能であることが分かっている。これらの材料は十分な伝導性を備え、５０００Ｓ／ｍの伝導率である。更に、バイエル社は、ナノチューブを添加した有望な特性を有する導電性インクＢａｙＩｎｋバイエル アクチェンゲゼルシャフト社の登録商標）ＣＮＴも提供している。銀を含有するインクの他に、他の金属（例えば銅）のナノ粒子を含有するインクを使用することも有効である。

本発明の更なる実施形態によると、導電性インクは６００ｎｍ未満の波長を有する光で照射されると互いに（具体的には架橋または焼結）結合する金属粒子を有する。よって、短波（例えば５２３ｎｍまたは３５５ｎｍの波長を有する）での架橋または焼結が可能である。

本発明の更なる実施形態によると、第１の半導体チップは、インターポーザを印刷するときにウェハーの一部となっている。ウェハーは一般に複数の半導体チップを有している。換言すれば、インターポーザが印刷されるときに、第１の半導体チップはまだ分離されていない。しかしながら、インターポーザに印刷する前に第１の半導体チップを分離することも可能である。

本発明の更なる実施形態によると、ウェハーはその上にインターポーザが印刷される前に欠陥領域についてテストされ、そのテスト結果に基づいて、印刷される導電性構造体のレイアウトがその欠陥領域を避けて構成される。更なる実施形態によると、インターポーザに更に載置される第２の半導体チップは、インターポーザが印刷される前に欠陥領域についてテストされ、このテスト結果が、印刷される導電性構造体のレイアウトを決定するために用いられる。好ましくはこれは導電性構造体による完成した半導体モジュールにおいて互いに積層したチップの配線機能領域で生じる。これにより導電性構造体は欠陥領域を避ける。好ましくは、テスト結果に基づき欠陥（例えば、使用不能であると思われるもの）を有する半導体チップを前もって排斥することである。

本発明によると、半導体モジュールは、互いに積み重ねて配置された少なくとも２つの半導体チップと、これらの２つの半導体チップ間に配置されたインターポーザと有する。インターポーザは、半導体チップを互いに接続する導電性構造体を有しており、少なくとも単層である印刷層の形態であり、第１の半導体チップに直接隣接しており、導電性構造体は導電性インクから形成される。導電性インクは完成した半導体モジュールにおいて凝固か架橋か焼結された形態である。半導体モジュールの一実施形態によると、導電性インクはノズルを通して噴射（放出）することにより作られる。好ましくは、導電性インクは最大２０ｎｍの最大寸法を有する金属粒子を有する。

本発明に係る半導体モジュールは更に、互いに積み重ねて配置された少なくとも２つの半導体チップと、これらの２つの半導体チップ間に配置されたインターポーザとを有している。インターポーザは、半導体チップを互いに接続する導電性構造体を有しており、この導電性構造体は、最大２０ｎｍの最大寸法を有し、特に最大１０ｎｍもしくは最大２ｎｍの最大寸法を有する。これらの構造体はいわゆるナノインクによって形成することができる。金属粒子の寸法が小さいことで、比較的低温でインクの粒子を結合（すなわち架橋または焼結）することができる。一実施形態によると、導電性構造体は１５０℃未満の温度で互いに結合する金属粒子を有する。架橋温度が比較的低いにことよって半導体チップの電気特性が悪影響を受けることがないため、一の半導体チップ上に直接インターポーザを印刷することが容易となる。本発明の更なる実施形態によると、導電性構造体は、銀、金および／または銅粒子を有している。更なる実施形態によると、導電性構造体は、６００ｎｍ未満の波長を有する光で照射されたときに互いに結合（具体的には架橋または焼結）する金属粒子を有する。

更に、本発明によると、少なくとも２つの半導体チップと、これらの半導体チップを互いに接続する導電性構造体を有するインターポーザとを有する半導体モジュールを製造するためのシステムが提供される。このシステムは、第１の半導体チップ上にインターポーザを印刷し、これにより導電性インクによって導電性構造体を形成するように構成された印刷装置を有している。このシステムは、２つの半導体チップを互いに積み重ね、インターポーザがこれら２つの半導体チップ間の中間層を形成するように、第２の半導体チップをインターポーザ上に載置するように構成されているマウント装置を更に有している。印刷装置およびマウント装置は別々の装置として設計され得る。あるいは、この装置は単一の装置のモジュールであってもよい。

本発明によるシステムの一実施形態によると、印刷装置は絶縁層を半導体チップ上に印刷するように構成されている第１の印刷ユニットを有する。更にこのシステムは、導電性インクを絶縁層上に吹き付けるためのノズルを有する第２の印刷ユニットを有する。

更なる実施形態によると、本発明に係る装置は、インターポーザ上に印刷する前に、第１の半導体チップを保持し、位置決めするように構成されている保持装置を更に有する。

上に列記した本発明による方法の実施形態に関して特定された特徴は、本発明に係る半導体モジュールおよび本発明に係るシステムに対応して適用することができる。逆に、上に列記した本発明に係る半導体モジュールおよび本発明に係るシステムの実施形態に関して特定された特徴は、本発明に係る方法および本発明に係る半導体モジュールに対応して適用することができる。

本発明の上記および更なる有利な特徴を添付の図面を参照して以下の本発明による例示的な実施形態において説明する。

図１は、上下に配置されかつインターポーザによって接続された４つの半導体チップを有する、本発明による半導体モジュールの断面図である。 図２は、半導体モジュールを製造するための本発明によるシステムの第１の機能ユニットの断面図である。 図３は、半導体モジュールを製造するための本発明によるシステムの第２の機能ユニットの断面図である。 図４は、半導体モジュールを製造するための本発明によるシステムの第３の機能ユニットの断面図である。 図５は、金属接触面を有する半導体チップの上面の平面図である。 図６は、前記チップの上面に印刷された絶縁層を有する図５に記載の半導体チップである。 図７は、導電性インクで充填された開口部を有する図６に記載の絶縁層である。 図８は、上に印刷された導電性構造体を有する図７に記載の絶縁層である。 図９は、導電性構造体を埋め込んだ絶縁層を更に有する図８に記載の構造体である。 図１０は、前記構造体の表面に塗布された導電性構造体を更に有する図９に記載の構造体である。 図１１は、塗布された絶縁層と、導電性インクによって形成された隆起部とを更に有する図１０に記載の構造体である。 図１２は、隆起部に塗布された接続金属を有する図１１に記載の構造体である。

以下に説明する例示的な実施形態において、機能的または構造的に類似する要素については同一または類似の符号が付されている。よって、特定の例示的な実施形態の個々の要素の特徴を理解するために、他の例示的な実施形態の記載または本発明の一般的な記載への参照がなされる。

投影図の記載を容易にするために、デカルトｘｙｚ座標系が図面において特定されており、これにより図に示された各部品の相対位置が明確なものとなっている。図１において、ｙ方向は図の平面に対して垂直であり、かつ遠ざかって行くものであり、ｘ方向は右方向であり、ｚ方向は上方向である。

図１は、本発明に係る半導体モジュール１０の断面の概略図を示している。これは３次元の集積モジュールであり、多くの半導体チップ（ここでは４つの半導体チップ１２，１４，１６および１８）が積層されている。いわゆるインターポーザ２０、２２および２４は半導体チップ間にそれぞれ配置されている。インターポーザはそれぞれ隣接する半導体チップを互いに電気的に接続する。インターポーザ２０は半導体チップ１２と１４を接続し、インターポーザ２２は半導体チップ１４と１６を接続し、インターポーザ２４は半導体チップ１６と１８を接続する。図示された例において、積層の頂部に配置された半導体チップ１８はセンサの形態であり、一方、下に配置された半導体チップ１６、１４および１２は様々な集積回路を含む。

半導体チップ１２と１４との間のインターポーザ２０は、絶縁材料３０に埋め込まれた導電性構造体２８を有している。本発明によると、絶縁材料３０および導電性構造体２８の両方は以下に詳細に記載するように半導体チップ１２の上面１３上に直接印刷される。導電性構造体２８は、導電性インクによって形成され、半導体チップ１２の上面１３の金属接続面２６と接続する。インターポーザ２０の上面において、導電性構造体２８が接続金属３４によって形成された隆起部（いわゆるバンプ）を備えて多くの箇所に設けられる。これらの隆起部は、いわゆるビア３２の形態の金属を充填された極小孔にて第２の半導体チップ１４の下面に接続する。充填されたビア３２は半導体チップ１４の全厚を貫通する。個々のビアが接続ワイヤー３６またはインターポーザ２２の導電性構造体２８のいずれかによって上端でそれぞれ接続される。インターポーザ２２および２４の構造は上記のインターポーザ２０の構造と同様である。

図５から図１２は本発明に係る実施形態における半導体チップ１２の上面１３へのインターポーザ２０の配置を詳細に示している。図２から図４は、本発明に係る実施形態における半導体モジュールを製造するために用いられるシステム５０を示している。本発明に係るシステム１０は図２で示す第１の印刷ユニット５８と、図３で示す第２の印刷ユニット６４と、図４で示すマウント装置７２と、を備える。上述の機能ユニットは、一個の装置に部分的または完全に一体化されることができ、あるいは別体のユニットとしてそれぞれ設計することもできる。

図２に示すように、システム５０は、複数の半導体チップ１２を備えるウェハー５４を保持するためのウェハー保持装置５２を備える。図示された実施形態において、半導体チップ１２は事前に分離されることなく（すなわちウェハー５４の一部として）加工される。まずウェハー５４はウェハー保持装置５２の中心にウェハーアライナー５６によって位置合わせされる。図５に示すように、個々の半導体チップ１２は、不活性層３８と、この不活性層３８を貫通する多くの円形の金属製の接続面２６とを上面１３に有する。

本発明に係る実施形態における製造方法の第１のステップにおいて、絶縁材料３０からなる層３１は半導体チップ１２の上面１３上に（すなわち不活性層３８上に）、スクリーン印刷法を用いて誘電体の形態で直接印刷される。ここでこの印刷は、絶縁層３１が接続面２６の領域に開口部４０を有するように実行される。システム１０において、層３１に印刷するために図２に示す印刷マスク６０が移動装置６１によってウェハー５４上に押圧される。スクリーン印刷が行なわれた後、印刷された材料は、紫外線または熱を照射することによって架橋される。この目的のためにシステム５０は適切な照射源６２を有する。

図７に示すように、次に開口部４０が導電性インク６８で充填される。更に、図８に示すように、導電性構造体２８を形成する導電経路４２の一部が絶縁層３１上に印刷される。これは図３に示される第２の印刷ユニット６４によって実行される。これは、例えばエアゾール印刷法による導電性インク６８を出すためのノズル６６を備える。ここで導電性インクは連続噴射によって絶縁層３１に塗布される。導電性インク６８は、本明細書で概説したように異なる構成であってもよい。一の実施形態によると、インク６８はナノメートルの大きさの銀粒子を有する。インク６８を吹き付けた後、銀粒子を架橋させるか焼結させるためにインク６８にレーザ７０からの光が照射される。あるいは、導電性インク６８はスクリーン印刷法によって絶縁層３１に塗布されてもよい。

図９に示されるように、次に導電経路４２は更なる絶縁層３１に埋め込まれる。図１０および図１１に示すように、更なる絶縁層３１および更なる導電経路４２を形成する印刷処理工程が更に続く。最終製造ステップとして、金属の隆起部３３が導電性インク６８によって印刷（プリント）される。図１２に示すように、接続金属３４は上述のバンプを形成するためにこれらの隆起部に塗布される。

図１２以降のインターポーザ２０が配置されたウェハー５４の更なる処理工程は様々な方法で行われる。第１の実施形態によると、ウェハー５４は切断によって個々の半導体チップ１２にダイシングされる。次に半導体チップ１２は図４に示すチップ保持装置７４上にそれぞれ配置され、半導体チップ１４は、チップ１４の底面の対応する接続面がインターポーザ２０の接続金属３４と接続するように、チップ配置装置７６によってインターポーザ上に配置される。結果、更なるインターポーザ２２および２４ならびに更なる半導体チップ１６および１８は上記の方法と同様に適用され、半導体モジュール１０は完成される。

本発明に係る一実施形態において、個々の半導体チップ１２、１４，１６および１８は、半導体モジュールの３次元集積の前にそれらの電気特性に関してテストされる。テスト結果はチップの上の欠陥領域の正確な情報を提供する。テスト結果は欠陥チップを完全に分離するために用いられる一方、適切な方法でインターポーザ２０，２２および２４内の導電性構造体２８のレイアウトを構成するために用いられる。これはチップの欠陥領域を電気的接続から除外するように行われる。よって、例えばこれらの部分のうちの１つが欠陥である場合に、互いに直接重なり合う２つのチップ部分の間の配線接続を外すことができ、実際には配線接続は欠陥部分の隣接する部分に導入される。

更なる実施形態によると、インターポーザ２０が上に印刷されているウェハー５４は初めにダイシングされない。むしろ、チップ１４を含む更なるウェハーが、チップ１４の下面の対応する接続面がインターポーザ２０の接続金属３４と接続するように配置される。次にインターポーザ２２がウェハーの表面全体に印刷（プリント）される。次に、更なるチップ１６および１８ならびにインターポーザ２４をこのウェハーの表面全体に配置することもできる。その後、このウェハー積層体を切断することによってダイシングが行われる。この場合でも、導電性構造体２８はチップの電気テスト結果に適合される。

以下に本発明の更なる例示的な実施形態を記載する。多くの例示的な実施形態が上記の複数の実施形態において異なる文言で記載されてきたが、他の例示的な実施形態もこれらの延長線上にある。

本発明に係る方法は、電子部品（チップ）を３次元集積に積層し、これらを互いに電気的に接続することを容易にすることを目的としている。この方法は、本明細書においてインターポーザと呼ばれる一または複数の配線平面を実現する。一の実施形態によると、ここでは少なくとも２つの異なる部品が印刷によって配置されることが好ましい。ここで一方の部品が誘電層の機能をなし、他方の部品が導電体の機能をなす。印刷機を選択的に制御することによって、２つの異なるチップの接点がそれぞれ柔軟に互いと接続されるようにインターポーザが印刷されるように設計することが可能である。

次の方法は主としてリソグラフィ処理を省くことができる。この方法は、複数のウェハー全体と複数のチップ（既に分離されているか互いに組み合わされているもの）の両方に適用することができる。

完全に加工処理されたチップの表面に基づき、このウェハーまたはチップ（ダイシングされていないウェハーの複合体、または既に分離されたもの）は光学的に認識され、ある装置において機械的に配置される。このチップの表面には、下にある構造体のために適切な層によって大部分が保護される表面がある（当業者はこれらを不活性化と呼ぶ）。更に、チップ上には後の接続のために開口している表面があり、その大部分の金属面は意図的に絶縁されていない。

一実施形態によると、ウェハーまたは既に分離したチップを配置した同じ装置において、個々に制御され得る少なくとも２つの印刷ヘッドがある。しかしながら、これらの印刷ヘッドは、ノズルであるか、あるいは選択的かつ局所的に低粘度もしくは高粘度の材料を塗布するのに用いられる他の装置（例えばスクリーン印刷装置）であってよい。

第１の印刷ヘッドがまず作動される。これは、絶縁状態が保たれるべき領域から離れ、液体を印刷する。用途によっては、この液体は、ポリアミド、ラッカー、樹脂、または他の有機材料もしくは無機材料であってもよく、更に、必要であれば、粘性ならびに／または後の誘電特性、機械的特性および幾何学的特性に関し最適化するために添加物または混合物が加えられてもよい。次に、適切な方法によってこの液体が架橋または硬化されて誘電特性を有する層を形成する。この方法は、光（例えばランプあるいはレーザー）の形態によるエネルギー放射によって、印刷された材料を硬化することからなり得る。当業者は、紫外線を利用してラッカーを架橋させる方法に通じている。印刷された液体を迅速に架橋させるか、乾燥させるか、硬化させるかもしくは他の凝固法によって、ラッカーの望ましくない動きを防ぐことができる。印刷ヘッドを適切に制御することによって（例えばその前進速度、印刷頻度または印刷量）、この印刷ヘッドはチップの表面の形状を平らまたは平滑にするためにも使用され得る。よってチップの表面の窪みは選択的に充填され得る。

今日の印刷技術は、幅広い粘度を可能にし、ペースト状の材料でも印刷することができる。

第１の印刷ヘッドがこれを液体上に印刷し、架橋させ、乾燥しもしくは凝固させ、または他の方法で適切に硬化させた後、チップまたはウェハーを接続するために使用される開口部を有する誘電層が残る。

今度は第２の印刷ヘッドが作動し、金属を添加もしくは充填された液体（導電性インクとも呼ばれる）を印刷する。このインクは、その粘度ならびに後の機械的、電気的もしくは形状的な特性のために添加物を選択的に加えられてもよい。

金属インクを用いる印刷装置は今度は、誘電材料で印刷されていない表面に選択的に制御される。そして、適切な方法によってこのインクが硬化して金属接続面と信頼性の高い適切な電気接続がなされるようにこのインクが処理される。これは乾燥によってインクを凝固させる（例えば、溶液または水分を流出させる）方法でよい。しかしながら、レーザによって、あるいは他の適切なエネルギーおよび／または加熱方法によって、このインクを焼結するか溶融することも可能である。このように印刷された金属の幾何学的特性が、塗布された誘電層のものと類似していることはここでは必要とは限らない。印刷ヘッドを選択的に制御することによって、印刷速度または印刷ヘッドの設定によって印刷結果を最適化することができ、更に、両方の材料の印刷結果を幾何学的に補完するように調整してもよい。

一実施形態によると、金属からなるこの第１の印刷層は、まず別の印刷ヘッドで塗布されてもよく、これは、より良く接続および／または溶融する金属インクを印刷するものであり、これにより、接続面への金属接続が容易になり、あるいは向上し、次に別の金属インクで印刷される。

第１の金属層がウェハーまたはチップの接点に塗布された後、印刷ヘッドは一または複数の層に印刷をし、この層は適切に乾燥され、焼結され、架橋されもしくは凝固され、または他の方法によって硬化される。更に、今度は後の再配線のために用いられる導体経路も印刷する。ここで印刷ヘッドは、導体経路が形成されるように一または複数回移動される。その幾何学的設計に関し、この導体経路は設定された条件の幅、高さ、断面に対応する。電気特性、導電性およびオーム抵抗に関しても同様である。

２つの印刷ヘッドの協働によって、今度は一または複数の配線平面が形成され得る。この２つの印刷ヘッドが同時にまたは時間をずらして印刷される材料を塗布して架橋または焼結することも可能である。

２つの印刷ヘッドの協働によって、異なる複数の配線が交差するが、印刷された誘電層によって互いに絶縁されるように移動されることが可能である。

結果として、主に誘電材料からなりかつ電気配線が含まれる、３次元インターポーザが形成される。

ほぼ受動的な電気部品（例えば抵抗器またはキャパシタ）を印刷する複数の方法が知られている。この複合層において、係る部品は係る方法によって印刷され得る。ここで、導電性材料で形成された導体経路がこれらの部品を接続する。この方法によって、２つのチップ間に係る部品を実装することも可能であり、また、１つのチップの２つの接点間に実装された部品によって個々のチップの電気的機能を補うことも可能である。

上にあるウェハーまたはチップの背面にある接点との電気的接続のために、印刷ヘッドによって典型的に「バンプ」と呼ばれる形態および目的に極めて近い金属の隆起部を金属インクから形成することが可能である。この目的のために、印刷ヘッドは適切な隆起部が形成されるまで複数の層を重ねて印刷し、これにより、上にあるウェハーまたはチップの背面にある接点に電気的に接続することを容易にする。

更に、第３の印刷ヘッドが、金属が充填された第２のインクをこの隆起部上に印刷することができ、これにより、その熱特性または他の特性に関してその背面の接続面への接続を容易にする。よって金属被覆がバンプ上に形成され、より容易に溶融することができる。

本発明の有利な効果の１つは、リソグラフィ法を省略することができ、製造が高価かつ複雑なマスクを用いないことである。特に、少量または一個のユニットを製造する場合に従来の方法に比べて費用的にかなり有利な効果が期待される。印刷機制御のみでインターポーザを構成するという事実はここでは特に有利な点であり、なぜなら、条件の適合および実現は、各インターポーザの方式が記憶されているファイルを変更することにのみ基づいてなされるからである。

すでに分離された部品（チップ）を加工することができることは更に有利な点である。今まではこれは決して満足のいかないものであり、なぜなら、従来のリソグラフィ法はほとんどの場合、ダイシングされていないウェハーにのみ適用可能だったからである。

更に、インターポーザのフレキシブルな構成は、互いに全く異なるサイズや幾何学的設計や機能を有する非常に多くの基本部品（チップ）同士を接続することが可能であり、形成された積層内に適合可能な配線が保証される。更なる利点は受動部品もインターポーザ内に配置することができることである。

既にウェハーから切断されて分離されたチップ（半導体部品）は、別の分離されたチップを積み重ねられて電気的に接続されるべきである。これらのチップの両方ともが異なる機能および異なる幾何学的設計を備える部品である。少なくとも頂部のチップは十分に薄くされ、電気信号を案内するためにチップの背面に接点を有し、チップ内の金属を充填した孔（いわゆるビア）によってチップの前面と後面を接続することができる。

下層のチップは光学的認識によって印刷装置内の前側に位置決めされる。次に印刷ヘッドがラッカーの塗布を開始し、このラッカーは、印刷ヘッドに同期して案内される紫外線（ＵＶ）を高い割合で有する光線を利用して１秒以内に架橋される。ここで、塗布されたラッカーはこの光によって誘電特性を有する固形物に転化するように架橋される。

今度は、印刷ヘッドと、これに同期して案内された光線とを向かわせることによって、誘電特性を備える層が部品上に形成され、この部品はこの層を塗布しないと判断された箇所において開口部を有する。これらの箇所は、非接触状態が維持されるチップの表面に位置する。

次に、更なる印刷ヘッドが、金属を充填した液体（金属を充填されたインク）を上記の箇所に選択的に塗布する（これらの箇所は前回誘電層の形成がされなかった箇所であり、非接触状態を維持されていた箇所である）。今度はレーザがここに同期して向けられ、そのエネルギーによって液体の金属充填物を架橋させ、焼結させる。

開口した接点が金属インクで充填された後、今度は印刷ヘッドは導体経路を形成するように制御される。そして、双方の印刷ヘッドを適切に制御することによって、インターポーザが構成され、このインターポーザは、両方のチップの所望の電気接続がなされるようにこのインターポーザ内に含まれる導体経路を案内するように構成される。ここで、導体経路は互いとのまたは各チップとの望ましくない接触が行われないように、絶縁材料内に埋め込まれる。

本発明は以下の項目に記載の態様を含む。これらの項目は明細書の一部であり、特許請求の範囲の一部ではない。

項目１： インターポーザが、積層されたチップおよび／またはウェハーとマイクロエレクトロニクス素子との間にプリント（印刷）することによって形成される方法。

項目２： このインターポーザは、少なくとも一つの絶縁部品および／または一つの導電性部品からなる、項目１に記載の方法。

項目３： 絶縁層は印刷によって塗布される、上記いずれかの項目に記載の方法。

項目４： 絶縁層はローテーションコーティング、スプレーコーティング、ディスペンシングによって、および／またはノズルによっても塗布される、上記いずれかの項目に記載の方法。

項目５： 絶縁層は、有機もしくは無機材料またはこれらの混合物からなる、上記いずれかの項目に記載の方法。

項目６： 絶縁層は充填剤および／または添加物を添加される、上記いずれかの項目に記載の方法。

項目７： 絶縁層はプリント（印刷）後に硬化される、上記いずれかの項目に記載の方法。

項目８： 絶縁層は印刷の後に化学線、化学反応、熱、および乾燥によって架橋および／または硬化される、上記いずれかの項目に記載の方法。

項目９： 絶縁層は表面の形状を平らまたは平滑にするように塗布される、上記いずれかの項目に記載の方法。

項目１０： 絶縁層は特定の領域を残して塗布される、上記いずれかの項目に記載の方法。

項目１１： 残された表面は、架橋されない材料か、選択的に除去される材料によって形成される、上記いずれかの項目に記載の方法。

項目１２： 導電材料は印刷法（プリンティング法）によって塗布される、上記いずれかの項目に記載の方法。

項目１３： 導電材料は、金属を充填または添加された液体からなる、上記いずれかの項目に記載の方法。

項目１４： 金属を充填または添加された液体は、熱、光もしくはレーザによって架橋されるか、乾燥されるか、硬化されることにより、導電性機能を有する、上記いずれかの項目に記載の方法。

項目１５： 金属を充填または添加された液体は、絶縁層が省かれた表面に塗布されるか、何もない表面に塗布され、かつ／または絶縁層に埋め込められる、上記いずれかの項目に記載の方法。

項目１６： 金属を充填または添加された液体を塗布する印刷方法であって、何度も印刷することによって三次元構造体が形成され、架橋、乾燥、溶融または焼結の後に、三次元配列における導電性部品から選択的に配線を形成することができる（多層であっても、横切っていても、結合していても）、上記いずれかの項目に記載の方法。

項目１７： 導電性部品および絶縁性部品は、誘電特性を有する三次元層を形成し、電気的接点をなすために導体経路の形態の選択的な金属構造体を有するように、同時に形成される、上記いずれかの項目に記載の方法。

項目１８： 垂直構造によって、導電性部品がインターポーザから突出する金属接点を構成し、バンプの機能を満たし、より容易に接続する、上記いずれかの項目に記載の方法。

項目１９： 突出する接点は、第２の導電性部品によって覆われることができる、上記いずれかの項目に記載の方法。

項目２０： 誘電性部品は、その中で案内されるか外に案内される導電性部品からの接点を望ましくない接点から保護する、上記いずれかの項目に記載の方法。

項目２１： インターポーザは、ウェハーおよび／またはチップに貼着され、ウェハーおよび／もしくはチップならびに／またはセンサならびに／またはＭＥＭＳの間で電気的に接続するか再配線するために使用される、上記いずれかの項目に記載の方法。

項目２２： チップおよび／またはウェハーは、インターポーザを貼着する前に光学的に認識され、機械的に位置合わせされる、上記いずれかの項目に記載の方法。

項目２３： 電気部品は、印刷法（プリンティング法）によってインターポーザを形成するときに配置される、上記いずれかの項目に記載の方法。

項目２４： 受動電子部品は、配置および／または印刷（プリント）によってインターポーザを形成するときに配置される、上記いずれかの項目に記載の方法。

項目２５： インターポーザを形成するとき、接点がインターポーザの側部と接続するように形成される、上記いずれかの項目に記載の方法。

項目２６： まずインターポーザがウェハーでもチップでもない表面に印刷（プリント）され、このインターポーザが完成された後にウェハーおよび／またはチップの間に導入される、上記いずれかの項目に記載の方法。

項目２７： インターポーザは高い熱伝導率を選択的に有する、上記いずれかの項目に記載の方法。

項目２８： インターポーザは放熱のために使用され、および／または熱伝達可能である、上記いずれかの項目に記載の方法。

項目２９： 導電性部品はインプリンティングによっても設けられる、上記いずれかの項目に記載の方法。

項目３０： 少なくとも２つの印刷ヘッドを有する、上記いずれかの項目に記載の方法を実行する装置。

項目３１： ウェハーおよび／またはチップを光学的に認識し、位置決めし、かつ、設けられた部品を印刷（プリント）し、架橋させ、乾燥し、焼結させ、もしくは溶融するための一または複数の装置を有する、上記いずれかの項目に記載の装置。

１０ 半導体モジュール
１２ 半導体チップ
１３ 上面
１４ 半導体チップ
１６ 半導体チップ
１８ 半導体チップ
２０ インターポーザ
２２ インターポーザ
２４ インターポーザ
２６ 金属接続面
２８ 導電性構造体
３０ 絶縁材料
３１ 絶縁層
３２ 充填されたビア
３３ 金属の隆起部
３４ 接続金属
３６ ボンディングワイヤー（結合線）
３８ 不活性化層
４０ 開口部
４２ 導体経路
５０ 半導体モジュールを製造するためのシステム
５２ ウェハー保持装置
５４ ウェハー
５６ ウェハーアライナー
５８ 第１プリンティングユニット
６０ 印刷マスク
６１ 移動装置
６２ 照射源
６４ 第２プリンティングユニット
６６ ノズル
６７ 移動装置
６８ 導電性インク
７０ レーザ
７１ 移動装置
７２ マウント装置
７４ チップ保持装置
７６ チップ配置装置

Claims (8)

1. 少なくとも二つの半導体チップと、二つの前記半導体チップを互いに接続する導電性構造体を有するインターポーザと、を備えた半導体モジュールを製造する半導体モジュールの製造方法であって、
   前記インターポーザは、第１の前記半導体チップの上に直接プリントされ、
   前記インターポーザがプリントされる際に、前記導電性構造体が導電性インクによって形成され、
   第１の前記半導体チップの上に前記インターポーザを直接プリントすることは、開口部を有する絶縁層を第１の前記半導体チップの上にスクリーン印刷によって直接プリントすることを含み、
   そして、前記導電性構造体が前記導電性インクで前記開口部に充填され、前記導電性インクが前記絶縁層に配置されることによって導電経路を形成することで前記導電性構造体が前記導電性インクによって形成され、
   前記導電性インクは、エアロゾルジェットプリンティング法により射出され、
   第２の前記半導体チップは、二つの前記半導体チップが積層されて配置されると共に、前記インターポーザが前記二つの半導体チップの間に中間層を形成するように、前記インターポーザの上に配置されることを特徴とする、
   半導体モジュールの製造方法。
2. 第１の前記半導体チップは、前記インターポーザをプリントする際にウェハーの一部となっていることを特徴とする、
   請求項１に記載の半導体モジュールの製造方法。
3. 前記ウェハーは、前記インターポーザがプリントされる前に行われる欠陥領域に関するテストの結果に基づき、プリントされる前記導電性構造体のレイアウトが前記欠陥領域を避けて構成されていることを特徴とする、
   請求項２に記載の半導体モジュールの製造方法。
4. 前記導電性インクは、金属粒子の大きさが２０ｎｍ未満であることを特徴とする、
   請求項１〜３のいずれか１項に記載の半導体モジュールの製造方法。
5. 前記導電性構造体は、銀粒子、金粒子、銅粒子の少なくとも１つを含むことを特徴とする、
   請求項１〜４のいずれか１項に記載の半導体モジュールの製造方法。
6. 前記導電性構造体は、２００℃未満の温度で互いに結合する金属粒子を有することを特徴とする、
   請求項１〜５のいずれか１項に記載の半導体モジュールの製造方法。
7. 前記導電性構造体は、６００ｎｍ未満の波長を有する光で照射されると互いに結合する金属粒子を有することを特徴とする、
   請求項１〜５のいずれか１項に記載の半導体モジュールの製造方法。
8. 前記ウェハーは、前記インターポーザの上にプリントされた後にダイシングされる、
   請求項２又は３に記載の半導体モジュールの製造方法。

Images