JP2006210758A - 貫通電極を形成した半導体装置及びその製造方法 - Google Patents
貫通電極を形成した半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006210758A JP2006210758A JP2005022751A JP2005022751A JP2006210758A JP 2006210758 A JP2006210758 A JP 2006210758A JP 2005022751 A JP2005022751 A JP 2005022751A JP 2005022751 A JP2005022751 A JP 2005022751A JP 2006210758 A JP2006210758 A JP 2006210758A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor device
- compound containing
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】 貫通孔の絶縁において、出来るだけ低温で処理することを目的としている。
【解決手段】 本発明は、半導体基板に形成された貫通孔の内壁に絶縁膜として窒化膜を使用する。この窒化膜は、NとSi又はAlを含む化合物、又はNを含む化合物及びSi又はAlを含む化合物の混合気体を加熱された触媒体に接触させ、接触分解反応により生じた化学種を、前記貫通孔に触れさせ、該貫通孔表面上に形成される。貫通電極は、絶縁膜を形成した貫通孔にめっき又は金属ナノ粒子の充填により形成される。この形成された貫通電極を、水素を含有する化合物の気体を加熱された触媒体に接触させ、接触分解反応により生じた原子状水素で処理することにより、表面酸化膜の還元、及び又は、有機物の除去を行う。
【選択図】 図4
【解決手段】 本発明は、半導体基板に形成された貫通孔の内壁に絶縁膜として窒化膜を使用する。この窒化膜は、NとSi又はAlを含む化合物、又はNを含む化合物及びSi又はAlを含む化合物の混合気体を加熱された触媒体に接触させ、接触分解反応により生じた化学種を、前記貫通孔に触れさせ、該貫通孔表面上に形成される。貫通電極は、絶縁膜を形成した貫通孔にめっき又は金属ナノ粒子の充填により形成される。この形成された貫通電極を、水素を含有する化合物の気体を加熱された触媒体に接触させ、接触分解反応により生じた原子状水素で処理することにより、表面酸化膜の還元、及び又は、有機物の除去を行う。
【選択図】 図4
Description
本発明は、貫通電極を形成した半導体装置及びその製造方法に関する。
LSIチップの高集積化に伴い、パッケージサイズの縮小化も強く要求されており、様々な実装パッケージ構造が提案されている。近年、半導体ベアチップに貫通電極を形成して積層しようとする開発が盛んに行われている。一方、リアルサイズの両面電極パッケージもこれから製品化される可能性が高い。いずれの技術においても、半導体基板への貫通孔の形成とその絶縁方法にはまだ課題が残されている。
現在の貫通孔の絶縁方法は、熱酸化膜やCVD方式が用いられているが、これらは高温で処理されるため半導体の実装プロセスへの適用は困難であった。実装プロセスではLSIの配線工程が終了してから処理するため、出来るだけ低温プロセスが要求される。
特許文献1や特許文献2が公知であるが、いずれも熱酸化膜とその低温化が提案されているのみである。
特開2003−086591号公報
特開2002−237468号公報
本発明は、係る問題点を解決して、貫通孔又はスルーホールの絶縁において、出来るだけ低温で処理することを目的としている。
また、本発明はパッケージサイズの大幅な縮小に必要な新規の貫通電極形成法及びそれによって製造される半導体装置について提案し、半導体のウエハレベル実装もしくは半導体のベアチップ積層構造において、シリコン基板の貫通孔又はスルーホールの周囲には絶縁膜を低温で堆積することを目的としている。
本発明の貫通電極を形成した半導体装置は、半導体基板に形成された貫通孔又はスルーホールの内壁に絶縁膜として窒化膜を使用する。この窒化膜は、NとSi又はAlを含む化合物、又はNを含む化合物及びSi又はAlを含む化合物の混合気体を加熱された触媒体に接触させ、接触分解反応により生じた化学種を、前記貫通孔又はスルーホールに触れさせ、該貫通孔又はスルーホール表面上に形成される。貫通電極は、絶縁膜を形成した貫通孔又はスルーホールにめっき又は金属ナノ粒子の充填により形成される。この形成された貫通電極を、水素を含有する化合物の気体を加熱された触媒体に接触させ、接触分解反応により生じた原子状水素で処理することにより、表面酸化膜の還元、及び又は、有機物の除去を行う。
また、本発明の貫通電極を形成した半導体装置の製造方法は、半導体基板に形成された貫通孔又はスルーホールの内壁に絶縁膜として窒化膜を使用し、この窒化膜が、NとSiを含む化合物、又はNを含む化合物及びSi又はAlを含む化合物の混合気体を加熱された触媒体に接触させ、接触分解反応により生じた化学種を、前記貫通孔又はスルーホールに触れさせ、該貫通孔又はスルーホール表面上に形成される。
本発明では絶縁膜として窒化膜を用い、その形成には加熱された触媒体上での原料の接触分解反応によって生成された分解種により行うことにより、絶縁膜形成のプロセス温度の低減化(200℃以下)を図ることが可能になる。
これによって、半導体のウエハレベル実装もしくは半導体のベアチップ積層構造において、シリコン基板の貫通孔又はスルーホールの周囲には絶縁膜を低温で堆積することができ、パッケージサイズの大幅な縮小に必要な貫通電極形成を可能にする。
以下、例示に基づき本発明を説明する。図1は、本発明を適用することのできる半導体装置を例示する図である。Si基板の上面にLSI形成面がある。このLSI形成面が位置する側を、上面側と称し、その反対側を裏面側と称している。図1中において、この上面側を、下方向に向けて図示している。LSI形成面には、回路(回路素子)が形成されている。
LSI形成面を備える半導体基板(Si基板)には、Si基板を貫通して、上面側と裏面側を接続するSi基板貫通電極が設けられている。この上面側において、LSI形成面の上には、多層配線部(LSI上面再配線)が形成される。さらに、このLSI上面再配線上の所定位置に接続するために、そこに柱状のCuポスト電極(LSI上面ポスト電極)を複数形成する。このポスト電極は、例えば、プラスチックモールドなどによって、表面絶縁層で覆うと共に、その先端には、外部接続用のバンプが設けられる。
一方、図中上側に位置するSi基板の裏面側においては、貫通電極の先端が顔を出すようにSi基板の裏面を研削する。さらに、Si基板だけを選択エッチングして、半導体基板の裏面から貫通電極の先端を突出させる。この裏面上に、貫通電極が隠れるまで裏面絶縁層を塗布する。この裏面絶縁層の上に、裏面再配線を実施する。この再配線の上に、保護膜が塗布される。さらに、再配線上のバンプ形成部上の保護膜に開口を設け、ここに、バンプを形成する。
これによって、表面側と裏面側の両面に外部接続用のバンプ電極を備えて、他の半導体装置等と積層して用いることのできる積層型半導体装置が構成される。
次に、このような積層型半導体装置の製造について、図2〜図20を参照してさらに詳細に説明する。図2は、IC等を形成した半導体基板(Si基板)に貫通電極を形成したウエハプロセス完成断面図−Iである。半導体装置の製造においては、図示したように、厚さ数100μmの半導体基板を用意した後、この半導体基板の第1の主面(表面)のLSI形成面に回路(回路素子)を形成する。また、半導体基板の第1の主面上には多層配線部が形成される。図2は、ウエハプロセス中に、半導体基板に高融点金属で貫通電極を形成する場合を示している。
これに対して、図3は、ウエハプロセス完成後に貫通電極を形成するウエハプロセス完成断面図−IIである。図4は、図3に示したウエハプロセス完成後貫通電極を形成するプロセスの詳細を示す図である。図4(a)において、半導体基板の第1の主面上には多層配線部が形成され、そこには、貫通電極に接続されるべき最終配線層が存在することが示されている。次に、図4(b)に示すように、半導体基板及び多層配線部には、貫通電極に相当する孔が開けられ、この孔の側面に多層配線に悪影響を与えない程度の低温で絶縁膜が形成される。この本発明の特徴とする絶縁膜の形成の詳細は後述する。次に、図4(c)に示すように、例えば、ナノ金属粒子二度スキージによって、貫通電極の埋め込みがなされる。孔は、例えば、数μm〜30μm程度の直径で5〜50μm程度の深さである。次に、図4(d)に示すように、最終配線層上部に、開口が開けられ、この開口を通して、最終配線層と貫通電極が、ナノ金属粒子直描配線される。
つぎに、図5に示すように、半導体基板の第1の主面の所定位置に接続するために、そこに柱状のCuポスト電極を複数形成する。つぎに、半導体基板の第1の主面に表面絶縁層を形成する。ポスト電極は表面絶縁層に覆われる。表面絶縁層は、エポキシ樹脂やポリイミド樹脂等絶縁性の有機樹脂が使用される。表面絶縁層は、例えば、プラスチックモールドによって形成する。
つぎに、図6に示すように、表面絶縁層の表面を所定厚さ除去する。上下2つの図は、図8に示したA−A’及びa−a’ラインで切断した断面図をそれぞれ示している。表面絶縁層の表面を、ポスト電極の先端が露出するように研磨する。研磨量が多ければ、ポスト電極の厚さが短くなり、表面絶縁層の厚さも薄くなる。
図7は、ウエハプロセス完成後、チップ周辺にボンディングパッドを配置した状態で示す平面図であり、さらに、図8は、ウエハ上に再配線後、ボンディングパッドをエリア配置した状態で示す平面図である。
つぎに、図9に示すように、半導体基板の第2の主面(裏面)を研削し、貫通電極の先端が顔を出すようにする。これにより、半導体基板は25μm程度の厚さになる。半導体基板がこのように薄くなっても表面絶縁層が厚く剛性作用が働きウエハ全体の強度が維持できる。これによって半導体基板はハンドリング時にクラックが入ったり、割れたりする損傷が防止できる。
つぎに、図10に示すように、半導体基板の第2の主面側を所定厚さエッチングする。エッチングはふっ酸系のエッチング液によるウエットエッチングで行い、Siだけを選択エッチングして、貫通電極はエッチングしない。これにより、厚さ20μm程度の半導体基板の表面から貫通電極の先端が5μm程度突出することになる。
つぎに、図11に示すように、ウエハを上下反転して、半導体基板の第2の主面側のシリコン表面上に裏面絶縁層を形成する。この際、貫通電極が隠れるまで絶縁膜を塗布する。その後、この裏面絶縁層の絶縁膜と、貫通電極(金属ポスト電極)を同時に切削して、ポスト電極を露出させ、絶縁膜との同一平坦化を実現する。裏面絶縁層の厚さは、最低でも電気的絶縁を図ることができる厚さにする。
次に、図12に示すように、半導体基板の第2の主面(裏面)側の裏面絶縁層の上に、再配線を実施する。図12は、図13に示したB−B’ラインで切断した断面図である。図13は、裏面再配線後の配置を示す図である。この再配線の上には、図12中に拡大図で示すように、例えば、銅配線の上を窒化膜で被覆する。図示したように、貫通電極部とパッド部が配線により接続される。図14は、ナノ金属粒子を用いてインクジェットで行う裏面の再配線を例示している。半導体装置の製造においては、一般に、面積が広い半導体ウエハが用意され、その後、各処理を経て、最終的には縦横に切断分離して多数の半導体素子(半導体チップ)を形成するが、図14は、この半導体ウエハの裏面に対して再配線することを示している。このインクジェットによる再配線工程後に、詳細は後述する溶媒除去と低抵抗化処理工程が行われる。次に、図15に示すように、再配線の上に、絶縁膜又はソルダーレジストが塗布される。
つぎに、図16及び図18に示すように、裏面側及び表面側のそれぞれにおいて、バンプを形成する。裏面側においては、再配線上のバンプ形成部上の絶縁膜に開口を設け、ここに、バンプを形成する。図16は、図17に示したC−C’ラインで切断した断面図である。裏面側では、パッド部に接続されたバンプが図示されている。図17は、裏面のバンプ形成後の平面図である。図18は、図19に示したD−D’ラインで切断した断面図である。この位置の裏面側では、貫通電極に接続されたバンプが図示されている。図19は、表面のバンプ形成後の平面図である。表面側及び裏面側それぞれに形成されるバンプは、例えば、半田ボール,金ボール,表面が金メッキされた銅ボール等によるバンプ電極、スクリーン印刷と加熱による突起電極、またはインクジェットによる凸部形成による電極等である。
図20は、ウエハプロセス完成後貫通電極を形成する図4とは異なる方式のプロセスの詳細を示す図である。図20(A)には、半導体基板の第1の主面上には多層配線部が形成され、そこには、貫通電極に接続されるべき最終配線層が存在することが示されている。次に、図20(B)に示すように、半導体基板及び多層配線部には、貫通電極に相当する孔が開けられ、孔及び多層配線部の表面に、詳細は後述するように、本発明の特徴とする絶縁膜が形成される。次に、図20(C)に示すように、レーザ直接開口によって、最終配線との接続部が形成される。次に、図20(D)に示すように、ナノ金属粒子スキージによって、貫通電極部と配線部の金属埋め込みが同時に形成される。
次に、図14を参照して説明したインクジェットによる再配線工程後の溶媒除去と低抵抗化処理工程について、詳細に説明する。インクジェットにより再配線をした結果の銅酸化物および有機溶媒汚染物は、銅配線洗浄装置中で原子状水素もしくはアンモニア分解種で除去する。
銅、銀、金等のナノ金属粒子を有機溶媒中に含有させて、これをプリンターで実用されているインクジェット法で所望のパターンを描く方法が知られている。銀や金のような貴金属はもともと酸化されにくいが、銅の場合は銀や金と比較すると酸化されやすい性質を持っている。そのため、銅配線パターン描画後は、有機溶媒を蒸発させ、さらに銅粒子同士を付着させる熱処理と共に、低抵抗化処理が必要となる。
図21は、銅配線洗浄装置として用いた処理装置の断面の概略図である。反応室の上面のガス流入口からは、原子状水素もしくはアンモニア分解種の原料として、水素、アンモニア、ヒドラジン等の水素を含んだ原料を、クリーニングガス供給機構を通して送り込む。
反応室外の直下部にはヒータ等の基板加熱機構を設置し、この加熱機構直上の反応室内の試料ステージ上に、試料(基板)が、被着面を上に向けて設置されている。ガス流入口からのガスを拡散させるシャワーヘッドと、試料の中間に、例えばタングステン線からなる触媒体を設置し、該触媒体を触媒体加熱機構により高温に加熱して流入したガスを分解する。ここで酸化物は原子状水素の還元により取り除かれ、有機汚染物は原子状水素と炭素の反応により炭化水素が形成されることで除去できる。原子状水素もしくはアンモニア分解種は加熱触媒による接触分解反応により生成される。
原子状水素もしくはアンモニア分解種の原料としての上述の水素を含む化合物が、窒素も含む化合物、例えば、アンモニア、ヒドラジンを用いることができる。この場合、該化合物気体を加熱された触媒体に接触させることにより原子状水素と同時に原子状窒素が発生し、原子状水素による金属表面酸化膜の還元、及び又は、有機物の除去とともに、原子状窒素により金属表面の窒化処理を行うことができる。
触媒体材料としては、上述のタングステン以外にも、タンタル、モリブデン、バナジウム、レニウム、白金、トリウム、ジルコニウム、イットリウム、ハフニウム、パラジウム、イリジウム、ルテニウム、鉄、ニッケル、クロム、アルミニウム、シリコン、炭素のいずれか1つの材料、これら材料の単体の酸化物、これら材料の単体の窒化物、これら材料(炭素を除く)の単体の炭化物、これらの材料から選択された2種類以上からなる混晶または化合物の酸化物、これらの材料から選択された2種類以上からなる混晶または化合物の窒化物、又は、これらの材料(炭素を除く)から選択された2種類以上からなる混晶または化合物の炭化物の何れか1つを用いることができる。また、触媒体の温度は、例えば、タングステン触媒体の場合は、1000℃から2200℃の温度範囲が適当である。
次に、図4,図20、さらには図12を参照して上述した「絶縁膜の形成」について、詳細に説明する。なお、上述の例において、貫通孔は、半導体基板を貫通する孔を例として説明したが、本発明は、多層配線部の上下層間を接続するスルーホールに対しても適用することができる。このような貫通孔表面又はスルーホールに形成される絶縁膜は、高熱伝導性を有することが望ましい。
半導体のウエハレベル実装もしくは半導体のベアチップ積層構造において、シリコン基板の貫通孔の周囲等に形成される絶縁膜は、低温で堆積する必要がある。本発明では絶縁膜として窒化膜を用い、その形成には加熱された触媒体上での原料の接触分解反応によって生成された分解種により行われる。
このような絶縁膜の形成は、図21を参照して説明した銅配線洗浄装置として用いたのと同様な処理装置を用いて行うことができる。但し、原料として、NとSi又はAlを含む化合物、又はNを含む 化合物及びSi又はAlを含む化合物の混合気体を、反応室の上面のガス流入口から、原料供給機構を通して送り込む。この原料供給機構は、例えば、SiN系膜を堆積するために用いられるヘキサメチルジシラザンやシラン等を供給するためのものである。また、真空系は、反応残余ガスを排出するためのものである。
これによって、シリコン基板等の基板に形成される貫通電極が貫通する内壁等に絶縁膜として窒化膜を形成することができる。窒化膜は、原料ガスを加熱された触媒体に接触させ、接触分解反応により生じた化学種を基板貫通孔に触れさせ、該基板貫通孔表面上に形成される。
ここで、「NとSiを含む化合物」としては、ヘキサメチルジシラザン、テトラメチルジシラザン、オクタメチルトリシラザン、ヘキサメチルシクロトリシラザン、テトラエチルテトラメチルシクロテトラシラザン、テトラフェニルジメチルジシラザンなどシラザン基を有する化合物を用いることができる。「Nと、Al(アルミニウム)とを含む化合物」としては、アルミニウム窒化物(AlN)を用いることができる。
また、「Nを含む化合物及びSi又はAlを含む化合物の混合気体」の窒素含有ガスとして、特にアンモニアが好ましいが、アンモニアガスの他に、例えば、窒素ガス、ヒドラジン、アンモニア、アジ化水素、窒素ハロゲン化物、窒素酸化物と不活性ガスの混合物を用いることも可能である。Si含有ガスとして、シラン、ジシランを用いることができる。また、Al(アルミニウム)を含む化合物として、AlCl3(塩化アルミニウム)原料が挙げられる。
この結果として形成される[窒化膜]は、SiCxNy薄膜:[但し、SiCxNyにおいて、x及びyは、夫々0<X<1、0<y<4/3の範囲で、4x+3y=4を満たす数値を表す。]、SiNx薄膜:[但し、SiNxにおいて、xは、0<X<1.33を満たす数値を表す。]、SiON、SiOCN、AlCl3NH3(塩化アルミニウムモノアンミン)等である。
図22は本手法によって得られた薄膜の組成を光電子分光法のSi(2p)スペクトルのピーク分離によって求めたSi-CとSi-N結合の組成とアンモニア流量の関係を示している。薄膜の成膜条件は触媒体温度:1700℃、基板温度:50℃とした。得られた膜はSiCNであり、アンモニア流量を増やすことによってSi-N結合が増えることがわかる。
図23は本手法によって堆積した膜の段差被覆性を見積もるためにおこなった実験のセットアップの模式図である。それぞれ厚さ700μmのシリコン基板とキャップシリコン基板間に厚さ5μmのステンレス製スペーサーを図のように設置し、上方から薄膜堆積種を輸送できる位置に本構造体を設置した。アンモニア流量を50sccmとした図22での堆積条件で薄膜堆積を行った。次にスペーサーによる隙間から進入して形成した薄膜を膜厚計により測定し、薄膜の進入長を見積もった。その結果、キャップシリコン基板のエッジから3mmまで薄膜が形成していることがわかった。これより、段差被覆性に優れた膜形成が行えると考えられる。
窒化膜を形成し、さらには、貫通電極を形成した後、詳細は上述した方法により、表面酸化膜の還元、及び又は、有機物の除去を行う。即ち、金属ナノ粒子の充填により形成された貫通電極を水素を含有する化合物の気体を加熱された触媒体に接触させ、接触分解反応により生じた原子状水素で処理する。このような銅配線洗浄装置を用いて、試料(基板)として、ナノ銅金属粒子を用いたパターニング配線を形成したシリコンLSIウエハを、試料ステージに設置する。そして、ナノ金属粒子を用いたパターニング配線を形成したシリコンLSIウエハの汚染を除去するため、水素ガスを流量30sccmで10分間流入し、この処理により、汚染の除去を行う。
半導体装置の製造においては、一般に、面積が広い半導体ウエハが用意され、その後このウエハの第1の主面に所定の回路素子を含む単位回路が形成される。この単位回路はウエハの第1の主面に縦横に整列配置形成される。その後も、ウエハレベルで、上述した貫通電極形成とか絶縁膜の形成を含む各処理を行う。そして、最終的には縦横に切断分離して多数の半導体素子(半導体チップ)を形成することになる。但し、銅配線後の溶媒除去と低抵抗化処理工程は、ウエハレベルで行うことに限定されることなく、切断分離後の半導体チップ単位のパッケージ基板の配線工程にも有効である。
図1に例示の半導体装置は、表面と裏面の両面に外部接続用のバンプを備えるベアチップ積層構造を例として説明した。このような半導体装置は、この上面或いは下面、若しくはその両方に他の半導体装置を積層することが可能となっている。積層すべき半導体装置のアライメントを行って接続部分が重なるようにし、炉体を通して接続部分の突起電極を一時的に加熱溶融して接合させる。この積層固定によって、積層型半導体装置を製造することができる。
図24は、本発明を、イメージセンサーチップパッケージにおける貫通電極の形成に適用した例を示す断面図である。このようなイメージセンサーチップパッケージは、例えば、画像センサーLSI、赤外線センサーLSI、温度センサーLSI等用のパッケージである。
半導体基板の第1の主面(表面)にはイメージセンサー形成面が形成される。イメージセンサー形成面とは、センサーを構成するCMOS回路素子或いはCCD等の受光素子と、それを制御する制御部が多層配線で形成され、その多層配線部内の所定の配線層が、貫通電極に接続される。半導体基板の第1の主面には、透明絶縁膜が形成される。この透明絶縁膜を通して外部からの光線が、イメージセンサー形成領域の受光素子領域に入射できるように構成されている。
チップ周辺に貫通電極を設け、裏面に再配線をして任意の位置で電極を取り出すことができる。この半導体基板の第2の主面(裏面)では、裏面配線が形成され、かつ、この裏面外表面には、外部接続用のバンプが形成されて、貫通電極に直接接続されるだけでなく、裏面配線上の所望位置に接続される。
このような貫通電極の形成において、上述した手法により貫通孔の内壁に絶縁膜として窒化膜を使用することができる。
Claims (11)
- 半導体装置において、
該半導体基板に形成された多層配線のスルーホールの内壁に絶縁膜として窒化膜を使用し、
前記窒化膜が、NとSi又はAlとを含む化合物、又はNを含む化合物及びSi又はAlを含む化合物の混合気体を加熱された触媒体に接触させ、接触分解反応により生じた化学種を、前記スルーホールに触れさせ、該スルーホール表面上に形成されたことを特徴とする半導体装置。 - 半導体基板に貫通電極を形成した半導体装置において、
該半導体基板に形成された貫通孔の内壁に絶縁膜として窒化膜を使用し、
前記窒化膜が、NとSi又はAlとを含む化合物、又はNを含む化合物及びSi又はAlを含む化合物の混合気体を加熱された触媒体に接触させ、接触分解反応により生じた化学種を、前記貫通孔に触れさせ、該貫通孔表面上に形成されたことを特徴とする半導体装置。 - 前記貫通電極が、前記絶縁膜を形成した貫通孔にめっき又は金属ナノ粒子の充填により形成されたことを特徴とする請求項2に記載の半導体装置。
- 前記金属ナノ粒子の充填により形成された貫通電極を、水素を含有する化合物の気体を加熱された触媒体に接触させ、接触分解反応により生じた原子状水素で処理することにより、表面酸化膜の還元、及び又は、有機物の除去を行ったことを特徴とする請求項3に記載の半導体装置
- 半導体装置が、ベアチップ積層構造を有することを特徴とする請求項2又は3に記載の半導体装置。
- 半導体装置が、イメージセンサーチップパッケージであることを特徴とする請求項2〜5のいずれかに記載の半導体装置。
- 半導体装置の製造方法において、
該半導体基板に形成された多層配線のスルーホールの内壁に絶縁膜として窒化膜を使用し、
前記窒化膜が、NとSi又はAlとを含む化合物、又はNを含む化合物及びSi又はAlを含む化合物の混合気体を加熱された触媒体に接触させ、接触分解反応により生じた化学種を、前記スルーホールに触れさせ、該スルーホール表面上に形成したことを特徴とする半導体装置の製造方法。 - 半導体基板に貫通電極を形成した半導体装置の製造方法において、
該半導体基板に形成された貫通孔の内壁に絶縁膜として窒化膜を使用し、
前記窒化膜が、NとSi又はAlとを含む化合物、又はNを含む化合物及びSi又はAlを含む化合物の混合気体を加熱された触媒体に接触させ、接触分解反応により生じた化学種を、前記貫通孔に触れさせ、該貫通孔表面上に形成されることを特徴とする半導体装置の製造方法。 - 前記貫通電極が、前記絶縁膜を形成した貫通孔にめっき又は金属ナノ粒子の充填により形成されることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記金属ナノ粒子の充填により形成された貫通電極を、水素を含有する化合物の気体を加熱された触媒体に接触させ、接触分解反応により生じた原子状水素で処理することにより、表面酸化膜の還元、及び又は、有機物の除去を行うことを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記貫通電極の形成は、縦横に切断分離して多数の半導体素子を形成する前のウエハレベルで行うことを特徴とする請求項8又は9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005022751A JP2006210758A (ja) | 2005-01-31 | 2005-01-31 | 貫通電極を形成した半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005022751A JP2006210758A (ja) | 2005-01-31 | 2005-01-31 | 貫通電極を形成した半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006210758A true JP2006210758A (ja) | 2006-08-10 |
Family
ID=36967227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005022751A Pending JP2006210758A (ja) | 2005-01-31 | 2005-01-31 | 貫通電極を形成した半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006210758A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021604A (ja) * | 2007-07-12 | 2009-01-29 | Dongbu Hitek Co Ltd | 半導体チップとその製造方法及びこれを有する積層パッケージ |
WO2009136495A1 (ja) * | 2008-05-09 | 2009-11-12 | 国立大学法人九州工業大学 | チップサイズ両面接続パッケージ及びその製造方法 |
JP2010016330A (ja) * | 2008-06-30 | 2010-01-21 | Hynix Semiconductor Inc | 回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージ |
JP2012248721A (ja) * | 2011-05-30 | 2012-12-13 | Seiko Epson Corp | 配線基板、赤外線センサー及び貫通電極形成方法 |
JP2013520786A (ja) * | 2010-02-22 | 2013-06-06 | ジャコブ,アンドレアス | 半導体モジュールを製造するための方法およびシステム |
JP2014033153A (ja) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2014033152A (ja) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2014033154A (ja) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2014053355A (ja) * | 2012-09-05 | 2014-03-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2017103458A (ja) * | 2015-11-30 | 2017-06-08 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | 集積チップおよびその製造方法 |
US10181447B2 (en) | 2017-04-21 | 2019-01-15 | Invensas Corporation | 3D-interconnect |
JP2022050231A (ja) * | 2020-09-17 | 2022-03-30 | 株式会社東芝 | 半導体装置の製造方法 |
-
2005
- 2005-01-31 JP JP2005022751A patent/JP2006210758A/ja active Pending
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021604A (ja) * | 2007-07-12 | 2009-01-29 | Dongbu Hitek Co Ltd | 半導体チップとその製造方法及びこれを有する積層パッケージ |
JP2014212341A (ja) * | 2008-05-09 | 2014-11-13 | インヴェンサス・コーポレイション | チップサイズ両面接続パッケージ |
WO2009136495A1 (ja) * | 2008-05-09 | 2009-11-12 | 国立大学法人九州工業大学 | チップサイズ両面接続パッケージ及びその製造方法 |
JPWO2009136495A1 (ja) * | 2008-05-09 | 2011-09-08 | 国立大学法人九州工業大学 | チップサイズ両面接続パッケージ及びその製造方法 |
KR101195786B1 (ko) | 2008-05-09 | 2012-11-05 | 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 | 칩 사이즈 양면 접속 패키지의 제조 방법 |
US10748840B2 (en) | 2008-05-09 | 2020-08-18 | Invensas Corporation | Chip-size, double side connection package and method for manufacturing the same |
US9984961B2 (en) | 2008-05-09 | 2018-05-29 | Invensas Corporation | Chip-size, double side connection package and method for manufacturing the same |
US8557700B2 (en) | 2008-05-09 | 2013-10-15 | Invensas Corporation | Method for manufacturing a chip-size double side connection package |
JP5688289B2 (ja) * | 2008-05-09 | 2015-03-25 | インヴェンサス・コーポレイション | チップサイズ両面接続パッケージの製造方法 |
JP2010016330A (ja) * | 2008-06-30 | 2010-01-21 | Hynix Semiconductor Inc | 回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージ |
US9165907B2 (en) | 2010-02-22 | 2015-10-20 | Interposers Gmbh | Method and a system for producing a semi-conductor module |
JP2013520786A (ja) * | 2010-02-22 | 2013-06-06 | ジャコブ,アンドレアス | 半導体モジュールを製造するための方法およびシステム |
US9978703B2 (en) | 2010-02-22 | 2018-05-22 | Regibus Max Microelectronics Llc | Method and a system for producing a semi-conductor module |
JP2012248721A (ja) * | 2011-05-30 | 2012-12-13 | Seiko Epson Corp | 配線基板、赤外線センサー及び貫通電極形成方法 |
JP2014033154A (ja) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2014033152A (ja) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2014033153A (ja) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2014053355A (ja) * | 2012-09-05 | 2014-03-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2017103458A (ja) * | 2015-11-30 | 2017-06-08 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | 集積チップおよびその製造方法 |
US10147682B2 (en) | 2015-11-30 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for stacked logic performance improvement |
JP2019135799A (ja) * | 2015-11-30 | 2019-08-15 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | 集積チップおよびその製造方法 |
US10566288B2 (en) | 2015-11-30 | 2020-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for standard logic performance improvement having a back-side through-substrate-via |
CN106816426A (zh) * | 2015-11-30 | 2017-06-09 | 台湾积体电路制造股份有限公司 | 集成芯片及其制造方法 |
US11107767B2 (en) | 2015-11-30 | 2021-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for standard logic performance improvement having a back-side through-substrate-via |
JP7332342B2 (ja) | 2015-11-30 | 2023-08-23 | 台湾積體電路製造股▲ふん▼有限公司 | 集積チップおよびその製造方法 |
US10181447B2 (en) | 2017-04-21 | 2019-01-15 | Invensas Corporation | 3D-interconnect |
US11031362B2 (en) | 2017-04-21 | 2021-06-08 | Invensas Corporation | 3D-interconnect |
US11929337B2 (en) | 2017-04-21 | 2024-03-12 | Invensas Llc | 3D-interconnect |
JP2022050231A (ja) * | 2020-09-17 | 2022-03-30 | 株式会社東芝 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006210758A (ja) | 貫通電極を形成した半導体装置及びその製造方法 | |
JP4783906B2 (ja) | パッケージングされた積層型半導体装置及びその製造方法 | |
JP3942190B1 (ja) | 両面電極構造の半導体装置及びその製造方法 | |
JP4635209B2 (ja) | 半導体パッケージの製造方法 | |
US8198726B2 (en) | Through-hole electrode substrate and method of manufacturing the same | |
KR100864777B1 (ko) | 반도체 장치의 제조 방법 | |
US7364941B2 (en) | Circuit device manufacturing method | |
US20200294854A1 (en) | Vias and conductive routing layers in semiconductor substrates | |
JP3880602B2 (ja) | 半導体装置の製造方法、半導体装置 | |
TW201101429A (en) | Improving the formation for TSV backside interconnects by modifying carrier wafers | |
JP5455538B2 (ja) | 半導体装置及びその製造方法 | |
TWI689996B (zh) | 半導體裝置之中介層製造方法 | |
US10115686B2 (en) | Semiconductor structure and fabricating method thereof | |
JP2005109427A (ja) | 半導体装置及びその製造方法 | |
JP5118614B2 (ja) | 半導体装置の製造方法 | |
US20170345780A1 (en) | Surface Conditioning And Material Modification In A Semiconductor Device | |
JPH11260916A (ja) | 半導体装置及びその製造方法 | |
JPH11251307A (ja) | 集積化デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100126 |