JPH11260916A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11260916A
JPH11260916A JP8291198A JP8291198A JPH11260916A JP H11260916 A JPH11260916 A JP H11260916A JP 8291198 A JP8291198 A JP 8291198A JP 8291198 A JP8291198 A JP 8291198A JP H11260916 A JPH11260916 A JP H11260916A
Authority
JP
Japan
Prior art keywords
insulating film
film
wiring
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8291198A
Other languages
English (en)
Inventor
Hideyoshi Kikko
秀吉 橘高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8291198A priority Critical patent/JPH11260916A/ja
Publication of JPH11260916A publication Critical patent/JPH11260916A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 バンプ間隔が狭くてもボイドが発生しない半
導体装置を提供し、また平坦化処理を行わなくても正確
にバンプが形成される絶縁膜の平坦性が維持される半導
体装置の製造方法を提供する。 【解決手段】 半導体基板1上に形成された第1の絶縁
膜2の上にバンプ6と接続される配線3形成し、この配
線3を被覆する第2の絶縁膜7及び第3の絶縁膜8を半
導体基板1上に順次形成する。第3の絶縁膜8は平坦性
が高く、第2の絶縁膜7は第3の絶縁膜の材料より粘度
の高い材料から構成されている。第3の絶縁膜は、TE
OS系ガスをオゾン雰囲気中もしくは非オゾン雰囲気中
で熱分解して堆積させたシリコン酸化膜であり、窒化シ
リコン膜である。第3の絶縁膜は、平坦化処理をしなく
ても平坦性は維持されるので、本発明の方法では絶縁膜
の平坦化工程を行わずに済ますことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に係
り、とくに配線及びこの配線と接続されるバンプ電極の
構造及び形成技術に関するものである。
【0002】
【従来の技術】従来高密度化、高集積化された半導体装
置では、多層配線技術が一般に用いられている。そし
て、外部接続端子であるバンプ電極(以下、バンプとい
う)は、半導体基板の表面にその表面が露出している。
バンプは、多層配線を構成する最上層配線に接続され
る。この多層配線を形成し、その上にバンプを形成する
プロセスではバンプや配線を支持する層間絶縁膜等の絶
縁膜表面が十分平坦化されていなければならない。これ
は最上層配線である狭ピッチの金属配線を写真蝕刻法で
形成する際に十分なマージンを確保する必要があるから
である。とくに高集積化によって半導体チップ上の数が
増えて狭ピッチ化の著しいバンプが形成される絶縁膜、
すなわち、多層配線の最上層配線を被覆する絶縁膜は十
分に平坦化処理をしておくことが望ましい。従来技術で
はバンプ形成プロセス時に必要な平坦化処理には、化学
的機械的研磨法(CMP;Chemical Mechanical Polish
ing)技術やレジストエッチバック法などを用いるのが一
般的であった。
【0003】次に、図9乃至図11を参照して従来技術
のバンプ形成プロセスを説明する。シリコン半導体など
の半導体基板1表面にシリコン酸化膜などの第1の絶縁
膜2を形成する。この絶縁膜2の上にアルミニウムなど
の金属を堆積させ、写真蝕刻法(PEP;Photo Engravi
ng Process)によりパターニングして金属配線3を形成
する。多層配線構造を用いる場合は、この金属配線は、
最上層配線となる(図9(a))。この金属配線3を被
覆するように化学的気相成長法(CVD;Chemical Vap
our Deposition)などによりシリコン酸化膜などの絶縁
膜4を堆積させる(図9(b))。絶縁膜4を十分堆積
させる(図10(a))。図に示すように配線ピッチが
狭いと均一性がなくなり配線間ボイドが生じる傾向にあ
る。絶縁膜4の表面は、CMPプロセスやレジストエッ
チバックプロセスなどを用いて平坦化処理される(図1
0(b))。次に、平坦化された絶縁膜4にPEPによ
りコンタクト孔を形成して金属配線3の表面を露出させ
る。そして、コンタクト孔の底面の金属配線3の表面に
TiやTiNなどのバリヤメタル層5を形成し、次い
で、バリヤメタル層5の上にAu、Au合金などから構
成された60μm径程度のバンプ6を堆積させる(図1
1)。
【0004】
【発明が解決しようとする課題】このようにバンプ形成
プロセスでは十分な露光、フォーカスマージンを得るた
めにバンプをのせる下層の絶縁膜に対する平坦化処理を
行わなければならない。これは、前記下層の絶縁膜に採
用している従来のシリコン酸化膜では高温処理を必要と
するので金属配線上に発生するヒロックを抑制すること
ができないためでもあり、その結果工程の追加が必要に
なるという問題があった。また、従来の絶縁膜では埋め
込み特性が悪く、図10(a)に示すように配線間隔が
狭くなると金属配線間に配線間ボイドが発生するという
問題があった。本発明は、このような事情によりなされ
たものであり、バンプ間隔が狭くてもボイドが発生しな
いような半導体装置を提供し、また平坦化処理を行わな
くても正確にバンプが形成される絶縁膜の平坦性が維持
される半導体装置の製造方法を提供する。
【0005】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成された第1の絶縁膜上のバンプと接
続される配線を被覆する第2の絶縁膜及び第2の絶縁膜
を被覆する第3の絶縁膜とを備え、前記第3の絶縁膜は
平坦性が高く、前記第2の絶縁膜は前記第3の絶縁膜の
材料より粘度の高い材料からなることを特徴とする。第
3の絶縁膜は、TEOS系ガスをオゾン雰囲気中もしく
は非オゾン雰囲気中で熱分解して堆積させたシリコン酸
化膜であり、窒化シリコン膜であることを特徴とする。
すなわち、本発明の半導体装置は、素子領域及び素子分
離領域を備えた半導体基板と、前記半導体基板上に形成
された第1の絶縁膜と、前記第1の絶縁膜上に形成され
た配線と、前記半導体基板上に形成され、前記配線を被
覆する第2の絶縁膜と、前記半導体基板上に形成され、
前記第2の絶縁膜を被覆する第3の絶縁膜とを備え、前
記第3の絶縁膜は平坦性が高く、前記第2の絶縁膜は前
記第3の絶縁膜の材料より粘度の高い材料からなること
を特徴とする。前記第1の絶縁膜として平坦性の高い材
料を用いても良い。前記第1絶縁膜と前記第3の絶縁膜
とは同じ材料から構成されていてもよい。
【0006】前記第3の絶縁膜は、TEOS系ガスをオ
ゾン雰囲気中で熱分解して堆積させたシリコン酸化膜で
あるようにしても良い。前記第3の絶縁膜は、TEOS
系ガスを非オゾン性雰囲気中で熱分解して堆積させたシ
リコン酸化膜であるようにしても良い。前記第3の絶縁
膜は、窒化シリコン膜であるようにしても良い。前記第
2の絶縁膜は、TEOS系ガスをオゾン雰囲気中で熱分
解して堆積させたシリコン酸化膜であってもよい。前記
第2の絶縁膜は、TEOS系ガスを非オゾン性雰囲気中
で熱分解して堆積させたシリコン酸化膜であってもよ
い。前記第2の絶縁膜は、窒化シリコン膜であってもよ
い。前記第3の絶縁膜の上にはバンプ電極が形成されて
いるようにしても良い。前記第2の絶縁膜は、複数の種
類の異なる堆積膜からなるようにしても良い。前記第3
の絶縁膜上に形成されたバンプ電極は、前記配線と電気
的に接続されているようにしても良い。前記配線は、配
線間隔が近接している領域を有しており、その配線間隔
は0.5μm以上であるようにしても良い。外部接続用
バンプ電極が前記配線上に形成され、前記配線と前記バ
ンプ電極とは接続配線を介して電気的に接続されている
ようにしても良い。
【0007】また、本発明の半導体装置の製造方法は、
素子領域及び素子分離領域を備えた半導体基板上に第1
の絶縁膜を形成する工程と、前記第1の絶縁膜上に配線
を形成する工程と、前記半導体基板上に前記配線を被覆
するように第2の絶縁膜を形成する工程と、前記半導体
基板上に前記第2の絶縁膜を被覆するように第3の絶縁
膜を形成する工程とを備え、前記第3の絶縁膜には平坦
性が高い材料を用い、前記第2の絶縁膜には前記第3の
絶縁膜の材料より粘度の高い材料を用いることを特徴と
する。前記第3の絶縁膜はTEOS系ガスをオゾン雰囲
気中又は非オゾン性雰囲気中で熱分解して堆積させたシ
リコン酸化膜もしくは窒化シリコン膜であってもよい。
第3の絶縁膜は、平坦化処理をしなくても平坦性は維持
されるので、本発明に係る半導体装置の製造方法では絶
縁膜の平坦化工程を行わずに済ますことが可能になる。
【0008】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。本発明に用いられるTEOS系ガス
をオゾン雰囲気中又は非オゾン性雰囲気中で熱分解して
堆積させたシリコン酸化膜は、いわゆるTEOS膜とい
う。水分が多いので一般に成膜後に窒素雰囲気中、10
00〜1200℃程度で熱処理を行う。TEOS膜は、
有機オキシシランSi(OC2 5 4 を600℃〜9
00℃で熱分解して得られる。この原料は、室温で液体
であり、30℃程度で加熱し蒸発させ、キャリアガスと
ともに反応炉に導く。そして常圧乃至減圧CVD法によ
り平坦性の高い均一な絶縁膜が形成される。この絶縁膜
は、量産性が比較的確保できる特徴がある。とくにオゾ
ン雰囲気中で形成したTEOS膜は、TEOS/O3
という。
【0009】まず、図1乃至図4を参照して第1の実施
例を説明する。図1乃至図3は、いずれも半導体装置の
製造工程断面図、図4は、バンプが配置された半導体基
板の平面図である。この実施例では半導体基板上の最上
層の配線に接続されるバンプの形成プロセスを説明す
る。シリコン半導体などの半導体基板1表面にシリコン
酸化膜などの第1の絶縁膜(層間絶縁膜)2を形成す
る。この絶縁膜2の上にアルミニウムなどの金属を堆積
させ、PEPによりパターニングして金属配線3を形成
する。配線間隔は、例えば、0.5μm程度あるいはそ
れ以上である。多層配線構造を用いる場合は、金属配線
3は、最上層配線となる(図1(a))。この金属配線
3を被覆するように半導体基板1全面にTEOS/O3
膜からなる第2の絶縁膜7を堆積させる。このように堆
積されたTEOS/O3 膜(第2の絶縁膜7)は、成膜
時の粘度が高く、金属配線3の側壁にも均一に形成され
る(図1(b))。第2の絶縁膜7の上に第3の絶縁膜
8を第2の絶縁膜7より厚く堆積させる(図2
(a))。第3の絶縁膜8は平坦性が高いので配線間の
凹部にも配線間ボイドの発生なしに均一に埋め込まれ
る。第3の絶縁膜8の材料も平坦性の高いTEOS/O
3 膜が用いられているので表面は平坦になっている。
【0010】次に、第3の絶縁膜8の平坦な表面上にP
EPによりコンタクト孔9を形成して金属配線3の表面
の一部を露出させる(図2(b))。そして、コンタク
ト孔9の底面の金属配線3の表面にTiやTiNなどの
バリヤメタル層5を形成し、次いでバリヤメタル層5及
び第3の絶縁膜8の上にAu、Au合金など金属膜を堆
積させる。そしてこの金属膜をPEPによりエッチング
して金属配線3と電気的に接続されたバンプ6を形成す
る。第3の絶縁膜8の上にはバンプ6が形成されている
領域を除いてシリコン窒化膜などのパッシベーション膜
10が形成されている(図3)。この実施例では、第1
の絶縁膜2にTEOS/O3 膜を用いることができる。
したがって、第1の絶縁膜2も平坦化工程を加えなくて
も平坦な表面を得ることができる。勿論、本発明では第
1の絶縁膜をCMPなど方法を用いて平坦化処理を行っ
ても良い。また第1の絶縁膜と第2の絶縁膜は、材料及
び形成方法を同じにすることができる。第2の絶縁膜
は、多層の積層膜から構成されるようにしても良い。
【0011】図4は、本発明のプロセスによってバンプ
が形成されているロジック回路などが形成された半導体
基板の平面図である。バンプ径は、60〜100μm程
度であり、バンプ間隔は、125μm程度である。図4
(a)は、バンプ6を半導体基板1上に縦横マトリック
ス状に配列させた場合、図4(b)は、千鳥状に配列さ
せた場合である。
【0012】次に、図5を参照して第2の発明の実施の
形態を説明する。図は、半導体装置の断面図である。こ
の実施例では半導体基板上の多層配線の最上層配線に接
続されるバンプについて説明する。シリコンなどの半導
体基板1の上にはシリコン酸化膜などの絶縁膜2が形成
されている。この絶縁膜2には、平坦性の良いTEOS
膜を用いるか、PSG(Phospho-Silicate Glass)膜を
用いてCMPなどにより表面を平坦化処理を行う。この
絶縁膜2の上にアルミニウムなどの金属を堆積させ、P
EPによりパターニングして金属配線11を形成する。
金属配線11は、この半導体基板1上では、例えば、第
1アルミニウム層である。この金属配線11を被覆する
ように半導体基板1全面にTEOS膜からなる絶縁膜1
2を堆積させる。絶縁膜12は、平坦性が良いので平坦
化処理を行わない。この絶縁膜12の上にアルミニウム
などの金属を堆積させ、PEPによりパターニングして
金属配線3を形成する。配線間隔は、例えば、0.5μ
m程度あるいはそれ以上である。金属配線3は、半導体
基板1上の第2アルミニウム層である。金属配線3を被
覆するように半導体基板1全面に第1のTEOS/O3
膜からなる絶縁膜13を堆積させる。
【0013】堆積されたTEOS/O3 膜(絶縁膜1
3)は、成膜時の粘度が高く、金属配線3の側壁にも均
一に形成される。絶縁膜13の全面に第2のTEOS/
3 膜からなる絶縁膜14を堆積させる。堆積された絶
縁膜14は、絶縁膜13が金属配線3に対するのと同様
に絶縁膜13の凸部側壁にも均一に堆積される。絶縁膜
14の上に絶縁膜15を絶縁膜14より厚く堆積させ
る。絶縁膜15は、平坦性が高いので配線間の凹部にも
配線間ボイドの発生なしに均一に埋め込まれる。絶縁膜
15の材料も平坦性の高いものが要求されシリコン窒化
膜(Si3 4 )が用いられる。従って絶縁膜15の表
面は、平坦化処理を行わなくても平坦になっている。シ
リコン窒化膜は、例えば、プラズマCVD法により形成
される。次に、絶縁膜15の平坦な表面上にPEPによ
りコンタクト孔(図示せず)を形成して金属配線3の表
面の一部を露出させる。そして、コンタクト孔の底面の
金属配線3の表面にTiやTiNなどのバリヤメタル層
(図示せず)を形成し、次いでバリヤメタル層及び絶縁
膜15の上にAu、Au合金など金属膜を堆積させる。
そして、この金属膜をPEPによりエッチングして金属
配線3と電気的に接続されたバンプ6とする。絶縁膜1
5の上には、バンプ6が形成されている領域を除いてパ
ッシベーション膜10が形成されている。
【0014】次に、図6を参照して第3の実施例を説明
する。図は、半導体装置の断面図である。この実施例
は、半導体基板上の最上層の配線に接続されるバンプを
支持する絶縁膜に特徴がある。シリコン半導体などの半
導体基板1表面にシリコン酸化膜などの第1の絶縁膜
(層間絶縁膜)2を形成する。この絶縁膜2の上にアル
ミニウムなどの金属を堆積させPEPによりパターニン
グして金属配線3を形成する。配線間隔は、例えば、0
5μm程度あるいはそれ以上である。多層配線構造を用
いる場合は、金属配線3は、最上層配線となる。金属配
線3を被覆するように半導体基板1全面にTEOS/O
3 膜からなる第2の絶縁膜16を堆積させる。そして、
堆積されたTEOS/O3 膜(第2の絶縁膜16)は、
成膜時の粘度が高く、金属配線3の側壁にも均一に堆積
される。第2の絶縁膜16の上に第3の絶縁膜17を第
2の絶縁膜16より厚く堆積させる。第3の絶縁膜17
は、平坦性が高いので配線間の凹部にも配線間ボイドの
発生なしに均一に埋め込まれる。
【0015】第3の絶縁膜8の材料は、平坦性の高いシ
リコン窒化膜が用いられているので表面は平坦化処理を
しないでも平坦になっている。次に、第3の絶縁膜17
の表面上にPEPによりコンタクト孔を形成して金属配
線3の表面の一部を露出させる。そして、コンタクト孔
の底面の金属配線3の表面にTiやTiNなどのバリヤ
メタル層5を形成し、次いでバリヤメタル層5及び第3
の絶縁膜17の上にAu、Au合金など金属膜を堆積さ
せる。そして、この金属膜をPEPによりエッチングし
て金属配線3と電気的に接続されたバンプ6を形成す
る。第3の絶縁膜17の上には、バンプ6が形成されて
いる領域を除いてパッシベーション膜10が形成されて
いる。
【0016】次に、図7を参照して第4の実施例を説明
する。図は、半導体装置の断面図である。この実施例
は、半導体基板上の最上層の配線に接続されるバンプを
支持する絶縁膜に特徴がある。シリコン半導体などの半
導体基板1表面にシリコン酸化膜などの第1の絶縁膜
(層間絶縁膜)2を形成する。この絶縁膜2の上にアル
ミニウムなどの金属を堆積させPEPによりパターニン
グして金属配線3を形成する。配線間隔は、例えば、0
5μm程度あるいはそれ以上である。多層配線構造を用
いる場合は、金属配線3は、最上層配線となる。金属配
線3を被覆するように半導体基板1全面にシリコン窒化
膜(Si3 4 )からなる第2の絶縁膜18を堆積させ
る。そして、堆積されたシリコン窒化膜(第2の絶縁膜
18)は、成膜時の粘度が高く、金属配線3の側壁にも
均一に堆積される。第2の絶縁膜18の上に第3の絶縁
膜19を第2の絶縁膜18より厚く堆積させる。第3の
絶縁膜19は、平坦性が高いので配線間の凹部にも配線
間ボイドの発生なしに均一に埋め込まれる。第3の絶縁
膜19の材料は、平坦性の高いシリコン窒化膜が用いら
れているので表面は平坦化処理をしないでも平坦になっ
ている。
【0017】次に、第3の絶縁膜19の表面上にPEP
によりコンタクト孔を形成して金属配線3の表面の一部
を露出させる。そして、コンタクト孔の底面の金属配線
3の表面にTiやTiNなどのバリヤメタル層5を形成
し、次いでバリヤメタル層5及び第3の絶縁膜19の上
にAu、Au合金など金属膜を堆積させる。そして、こ
の金属膜をPEPによりエッチングして金属配線3と電
気的に接続されたバンプ6を形成する。第3の絶縁膜1
9の上には、バンプ6が形成されている領域を除いてパ
ッシベーション膜10が形成されている。
【0018】次に、図8を参照して第5の実施例を説明
する。図は、半導体装置の断面図である。この実施例
は、半導体基板上の最上層の配線に接続されるバンプを
支持する絶縁膜に特徴がある。シリコン半導体などの半
導体基板1表面にシリコン酸化膜などの第1の絶縁膜
(層間絶縁膜)2を形成する。この絶縁膜2の上にアル
ミニウムなどの金属を堆積させPEPによりパターニン
グして金属配線3を形成する。配線間隔は、例えば、0
5μm程度あるいはそれ以上である。多層配線構造を用
いる場合は、金属配線3は、最上層配線となる。金属配
線3を被覆するように半導体基板1全面にシリコン窒化
膜(Si3 4 )からなる第2の絶縁膜20を堆積させ
る。そして、堆積されたシリコン窒化膜膜(第2の絶縁
膜20)は、成膜時の粘度が高く、金属配線3の側壁に
も均一に堆積される。第2の絶縁膜20の上に第3の絶
縁膜21を第2の絶縁膜20より厚く堆積させる。第3
の絶縁膜21は、平坦性が高いので配線間の凹部にも配
線間ボイドの発生なしに均一に埋め込まれる。
【0019】第3の絶縁膜21の材料は、平坦性の高い
TEOS/O3 膜が用いられているので表面は平坦化処
理をしないでも平坦になっている。次に、第3の絶縁膜
21の表面上にPEPによりコンタクト孔を形成して金
属配線3の表面の一部を露出させる。そして、コンタク
ト孔の底面の金属配線3の表面にTiやTiNなどのバ
リヤメタル層5を形成し、次いでバリヤメタル層5及び
第3の絶縁膜21の上にAu、Au合金など金属膜を堆
積させる。そして、この金属膜をPEPによりエッチン
グして金属配線3と電気的に接続されたバンプ6を形成
する。第3の絶縁膜21の上には、バンプ6が形成され
ている領域を除いてパッシベーション膜10が形成され
ている。
【0020】
【発明の効果】最上層配線を写真蝕刻法(PEP)で形
成する際、その直下の絶縁膜をオゾンを含むかもしくは
含まないシリコン酸化膜あるいはシリコン窒化膜などの
平坦性の高い絶縁膜を用い、その下に下地層や金属配線
に密着する粘度の高い絶縁膜の積層膜で形成することに
よりバンプ形成プロセスで平坦化工程を削減することが
できる。また、低温で絶縁膜を形成することができるこ
とから埋め込み特性の優れたシリコン酸化膜、シリコン
窒化膜を採用することができ、配線間ボイドが著しく減
少する。
【図面の簡単な説明】
【図1】本発明の製造工程断面図。
【図2】本発明の製造工程断面図。
【図3】本発明の製造工程断面図。
【図4】本発明に用いる半導体基板の平面図。
【図5】本発明の半導体装置の断面図。
【図6】本発明の半導体装置の断面図。
【図7】本発明の半導体装置の断面図。
【図8】本発明の半導体装置の断面図。
【図9】従来の半導体装置の製造工程断面図。
【図10】従来の半導体装置の製造工程断面図。
【図11】従来の半導体装置の製造工程断面図。
【符号の説明】
1・・・半導体基板、 2、4、7、8、13、1
4、15、16、17、18、19、20、21・・・
絶縁膜、3、11・・・金属配線、 5・・・バリア
メタル膜、6・・・バンプ、 9・・・コンタクト
孔、10・・・パッシベーション膜。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 素子領域及び素子分離領域を備えた半導
    体基板と、 前記半導体基板上に形成された第1の絶縁膜と、 前記第1の絶縁膜上に形成された配線と、 前記半導体基板上に形成され、前記配線を被覆する第2
    の絶縁膜と、 前記半導体基板上に形成され、前記第2の絶縁膜を被覆
    する第3の絶縁膜とを備え、 前記第3の絶縁膜は、前記第2の絶縁膜より平坦性が高
    く、前記第2の絶縁膜は、前記第3の絶縁膜の材料より
    粘度の高い材料からなることを特徴とする半導体装置。
  2. 【請求項2】 前記第1絶縁膜と前記第3の絶縁膜とは
    同じ材料から構成されていることを特徴とする請求項1
    に記載の半導体装置。
  3. 【請求項3】 前記第3の絶縁膜は、TEOS系ガスを
    オゾン雰囲気中又は非オゾン性雰囲気中で熱分解して堆
    積させたシリコン酸化膜もしくは窒化シリコン膜である
    ことを特徴とする請求項1に記載の半導体装置の製造方
    法。
  4. 【請求項4】 外部接続用バンプ電極が前記配線上に形
    成され、前記配線と前記バンプ電極とは接続配線を介し
    て電気的に接続されていることを特徴とする請求項1乃
    至請求項3のいずれかに記載の半導体装置。
  5. 【請求項5】 素子領域及び素子分離領域を備えた半導
    体基板上に第1の絶縁膜を形成する工程と、 前記第1の絶縁膜上に配線を形成する工程と、 前記半導体基板上に、前記配線を被覆するように、第2
    の絶縁膜を形成する工程と、 前記半導体基板上に前記第2の絶縁膜を被覆するように
    第3の絶縁膜を形成する工程とを備え、 前記第3の絶縁膜には平坦性が高い材料を用い、前記第
    2の絶縁膜には前記第3の絶縁膜の材料より粘度の高い
    材料を用いることを特徴とする半導体装置の製造方法。
  6. 【請求項6】 前記第3の絶縁膜は、TEOS系ガスを
    オゾン雰囲気中又は非オゾン性雰囲気中で熱分解して堆
    積させたシリコン酸化膜もしくは窒化シリコン膜である
    ことを特徴とする請求項5に記載の半導体装置の製造方
    法。
JP8291198A 1998-03-13 1998-03-13 半導体装置及びその製造方法 Pending JPH11260916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8291198A JPH11260916A (ja) 1998-03-13 1998-03-13 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8291198A JPH11260916A (ja) 1998-03-13 1998-03-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11260916A true JPH11260916A (ja) 1999-09-24

Family

ID=13787446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8291198A Pending JPH11260916A (ja) 1998-03-13 1998-03-13 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11260916A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117067A (ja) * 2005-01-13 2005-04-28 Rohm Co Ltd 半導体装置
US8564131B2 (en) 2001-01-15 2013-10-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564131B2 (en) 2001-01-15 2013-10-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP2005117067A (ja) * 2005-01-13 2005-04-28 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP2518435B2 (ja) 多層配線形成法
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
JPH08148559A (ja) 絶縁膜を有する半導体装置の製造方法
US5750403A (en) Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin
US5631197A (en) Sacrificial etchback layer for improved spin-on-glass planarization
JP3149739B2 (ja) 多層配線形成法
JPS60117719A (ja) 半導体装置の製造方法
JPH11260916A (ja) 半導体装置及びその製造方法
US7642655B2 (en) Semiconductor device and method of manufacture thereof
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH0230137A (ja) 半導体装置の配線形成方法
JP3745460B2 (ja) 半導体装置の配線形成方法
JPS5932153A (ja) 半導体装置の製造方法
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
JP3168629B2 (ja) 半導体装置の製造方法
JPS6227745B2 (ja)
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR0120573B1 (ko) 다층금속배선층 형성방법
JPH11274296A (ja) 多層配線構造及びその形成方法
JPH0342834A (ja) 半導体装置
JPH0736421B2 (ja) 半導体装置
KR0126777B1 (ko) 반도체 장치의 다층배선방법
JPH05251572A (ja) 半導体装置およびその製造方法
KR100332131B1 (ko) 반도체 소자의 금속층 형성 방법
JP2000232100A (ja) 半導体装置とその製法