KR0120573B1 - 다층금속배선층 형성방법 - Google Patents

다층금속배선층 형성방법

Info

Publication number
KR0120573B1
KR0120573B1 KR1019940010127A KR19940010127A KR0120573B1 KR 0120573 B1 KR0120573 B1 KR 0120573B1 KR 1019940010127 A KR1019940010127 A KR 1019940010127A KR 19940010127 A KR19940010127 A KR 19940010127A KR 0120573 B1 KR0120573 B1 KR 0120573B1
Authority
KR
South Korea
Prior art keywords
layer
planarization layer
planarization
imo
depositing
Prior art date
Application number
KR1019940010127A
Other languages
English (en)
Other versions
KR950034692A (ko
Inventor
정창원
유진산
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940010127A priority Critical patent/KR0120573B1/ko
Publication of KR950034692A publication Critical patent/KR950034692A/ko
Application granted granted Critical
Publication of KR0120573B1 publication Critical patent/KR0120573B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다층금속배선층 형성방법에 관한 것으로, 종래에 금속배선층에 발생되는 간극을 매립하기 위하여 평탄화층을 형성하는데 한번에 SOG를 사용하여 형성함으로써 대기중에 많은 시간 노출되어 대기중의 수분과 반응하여 상기 SOG 물질에 함유된 수분과 금속배선층이 반응하여 불순물을 발생시킨다. 따라서, 상기 평탄화층을 두번 또는 여러번에 나누어서 증착 및 열공정을 실시함으로써 대기중의 노출시간을 축소시켜 상기 SOG 물질에 수분을 제거함으로써 불순물의 발생을 방지하여 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있는 기술이다.

Description

다층금속배선층 형성방법
제1a 내지 제1d도는 종래기술에 의한 다층금속배선층 형성공정을 도시한 단면도.
제2a도 내지 제2c도는 본 발명의 실시예로 다층금속배선층 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : 제1차 금속막 3, 13 : 제1차 IMO층
5 : 평탄화층 7, 37 : 제2차 IMO층
9 : 간극 15 : 평탄화층패턴
17 : 제1평탄화층 18 : 제2평탄화층
20, 30 : 반도체기판 27 : 제1평탄화층패턴
28 : 제2평탄화층패턴 40 : 제2차 금속막
본 발명은 다층금속배선층 형성방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 이중금속배선막 형성시 증착되는 에스.오.지.(SOG : Spin On Glass, 이하에서 SOG라 함) 막 증착후, 상기 SOG 막에서 발생되는 수분에 의한 영향을 제거하는 SOG 막 다단계로 증착하는 방법에 관한 것이다.
다층금속배선층 형성공정시 제1차 금속막을 증착한 후, 삽입 금속산화막(IMO : Inter Metal Oxide, 이하에서 IMO라 함)을 사용한 평탄화 공정시 평탄화되지 못한 간극을 SOG 막으로 매립하는데 이때 상기 SOG 막과 상기 제1차 금속막이 반응하여 불순물을 생성하게 된다.
일반적으로 SOG 막은 수분을 다량 함유하고 있으며 막질이 열악하기 때문에 상기 SOG 막 상부와 하부를 플라즈마 산화막으로 감싸주어 사용하는데, 이와 같이 SOG 막을 한번에 증착하여 형성할 경우 대기중의 노출시 대기중의 수분에 영향을 받는다.
이하, 첨부된 도면에 참고로 하여 종래기술을 상세히 설명하기로 한다.
제1a도 내지 제1d도는 종래기술에 의한 다층금속배선층 형성공정을 도시한 단면도이다.
제1a도는 반도체기판(20) 상부에 제1차 금속막(1)을 증착하고 그 상부에 제1차 IMO 층(3)을 일정 두께 증착한 것을 도시한 단면도로서, 상기 제1차 금속막(1) 사이에 간극(9)이 발생되고, 상기 제1차 IMO 층(3)은 화학기상증착(CVD : Chemical Vapor Deposition) 산화막을 2000Å 정도 증착한 것이다.
제1도는 상기 전체구조상부에 평탄화층(5)을 형성한 것을 도시한 단면도로서, 상기 평탄화층(5)은 SOG 물질을 사용하여 상기 제1차 금속막(3) 사이에 발생된 간극(9)을 매립한 것으로 열공정을 거쳐 상기 평탄화층(5)을 형성한 것이다. 그러나, 상기 평탄화층(5)에 함유된 수분을 충분히 제거하지 못한다. 여기서, 상기 열공정을 실시함으로써 상기 평탄화층을 형성하는 SOG 물질이 고체화되어 절연막으로 사용된다.
제1c도는 상기 제1b도에서 상기 간극(9)에 매립된 평탄화층(5)까지 플라즈마 식각하여 평탄화층패턴(15)을 형성하는 동시에 상부면에 평탄하게 형성한 것을 도시한 단면도이다.
제1d도는 상기 제1c도의 공정후에 전체구조상부에 제2차 IMO 층(7)를 일정 두께 증착한 것을 도시한 단면도로서, 상기 제2차 IMO 층(7)은 4000Å에서 5000Å 정도로 증착하고, 상기 제2차 IMO 층(7) 상부에 제2차 금속막(도시안됨)을 증착하여 다층금속배선층을 형성하게 된다.
상기한 종래기술에 의하면, SOG 물질로 형성된 평탄화층패턴(15)이 많은 수분을 함유하고 있어 상기 제1,2차 IMO 층과 반응하여 불순물을 발생시켜 반도체소자의 신뢰성을 저하시킨다.
따라서, 본 발명은 종래기술에서 SOG 막을 사용하여 형성한 평탄화층에 함유된 수분을 제거하지 못함으로써 불순물이 발생되는 것을 방지하기 위하여, 상기 평탄화층을 여러번에 나누어 증착 및 열공정을 실시함으로써 상기 평탄화층에 함유된 수분을 제거하여 불순물이 발생되지 않는 다층금속배선층을 형성하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은, 반도체기판 상부에 제1차 금속막을 증착하되, 간극이 형성되고 전체구조상부에 제1차 IMO 층을 일정 두께 증착하는 공정과, 상기 간극을 평탄화시키기 위하여 전체구조상부에 제1평탄화층과 제2평탄화층을 순차적으로 증착 및 열공정을 실시하는 공정과, 상기 제2평탄화층과 제1평탄화층을 플라즈마 식각하여 상기 간극에만 제1평탄화층과 제2평탄화층을 남도록 하는 공정과, 전체구조상부에 제2차 IMO 층을 일정 두께 증착하여 평탄화되게 하고 그 상부에 제2금속막을 증착하는 공정을 포함하는데 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2c도는 본 발명의 실시예로서 다층금속배선층 형성공정을 도시한 단면도이다.
제2a도는 종래기술에서의 제1a도의 공정과 같이 반도체기판(30) 상부에 제1차 금속막(11)하고 그 상부에 제1차 IMO 층(13)을 일정 두께 증착한 다음, 제1평탄화층(17)과 제2평탄화층(18)을 순차적으로 일정 두께 증착 및 열공정을 실시한 것을 도시한 단면도로서, 상기 제1,2평탄화층(17,18)은 각각 1500Å 정도로 증착하고 대기중의 노출시간을 축소시키고 250℃-450℃의 온도에서 공정을 실시하여 상기 평탄화층(17,18)에 함유된 수분을 제거한 것이다. 그리고, 제1차 금속막(11)에 간극(9)이 형성된 것을 도시한다. 여기서, 상기 열공정을 실시함으로써 상기 평탄화층을 형성하는 SOG 물질이 고체화되어 절연막으로 사용된다. 그리고, 상기 제1차 IMO 층(13)은 상기 제1차 금속막(11)과 상기 평탄화층(17,18)에 함유된 수분과 반응하지 못하기 위하여 증착한다.
제2b도는 전체구조상부를 플라즈마 식각하여 평탄화시킨 것을 도시한 단면도로서, 제1평탄화층패턴(27)과 제2평탄화층패턴(28)이 형성된 것을 도시한다.
제2c도는 전체구조상부에 제2차 IMO 층(37)을 증착한 것을 도시한 단면도로서, 상기 제2차 IMO 층(37)은 상부에 형성된 제2금속막(40)과 상기 평탄화층(17,18)에 함유된 수분이 반응하지 못하도록 하기 위하여 증착한 것이다. 여기서, 다층금속배선층은 본 발명의 실시예를 반복 실시함으로써 형성할 수 있다.
상기한 본 발명에 의하면, 종래기술에서 평탄화층을 형성하는 SOG 물질을 한번에 증착하고 열공정을 실시함으로써 SOG 물질과 IMO 층에 함유된 수분이 반응하여 불순물을 발생시키는 문제점을 해결하기 위하여 상기 SOG 물질을 얇게 여러번에 걸쳐 증착 및 열공정을 실시하여 대기중에 노출시간을 축소시킴으로써 불순물의 발생을 방지하여 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있는 기술이다.

Claims (5)

  1. 다층금속배선층 형성방법에 있어서, 반도체기판 상부에 제1차 금속막을 증착하되, 간극이 형성되고 전체구조상부에 제1차 IMO 층을 일정 두께 증착하는 공정과, 상기 간극을 평탄화시키기 위하여 전체구조상부에 제1평탄화층과 제2평탄화층을 순차적으로 증착 및 열공정을 실시하는 공정과, 상기 제2평탄화층과 제1평탄화층을 플라즈마 식각하여 상기 간극에만 제1평탄화층과 제2평탄화층을 남도록 하는 공정과, 전체구조상부에 제2차 IMO 층을 일정 두께 증착하여 평탄화되게 하고 그 상부에 제2금속막을 증착하는 공정을 포함하는 다층금속배선층 형성방법.
  2. 제1항에 있어서, 상기 제1,2평탄화층은 얇은 두께로 여러 단계에 걸쳐서 형성하는 것을 특징으로 하는 다층금속배선층 형성 방법.
  3. 제1항에 있어서, 상기 제1평탄화층과 제2평탄화층은 각각 1500Å 이하의 두께로는 것을 특징으로 하는 다층금속배선층 형성방법.
  4. 제1항에 있어서, 상기 제1평탄화층과 제2평탄화층의 열공정은 각각 250℃-450℃의 온도에서 실시하는 것을 특징으로 하는 다층금속배선층 형성방법.
  5. 제1항에 있어서, 상기 제1평탄화층과 제2평탄화층은 SOG 물질을 사용하여 형성하는 것을 특징으로 하는 다층금속배선층 형성방법.
KR1019940010127A 1994-05-09 1994-05-09 다층금속배선층 형성방법 KR0120573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940010127A KR0120573B1 (ko) 1994-05-09 1994-05-09 다층금속배선층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010127A KR0120573B1 (ko) 1994-05-09 1994-05-09 다층금속배선층 형성방법

Publications (2)

Publication Number Publication Date
KR950034692A KR950034692A (ko) 1995-12-28
KR0120573B1 true KR0120573B1 (ko) 1997-10-20

Family

ID=19382742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010127A KR0120573B1 (ko) 1994-05-09 1994-05-09 다층금속배선층 형성방법

Country Status (1)

Country Link
KR (1) KR0120573B1 (ko)

Also Published As

Publication number Publication date
KR950034692A (ko) 1995-12-28

Similar Documents

Publication Publication Date Title
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
GB2307788A (en) Method for forming field oxide in semiconductor device
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
KR100197765B1 (ko) 반도체장치의 제조방법
KR0120573B1 (ko) 다층금속배선층 형성방법
JP2000049227A (ja) 半導体装置の製造方法
JPH06291202A (ja) 半導体装置の製造方法
JP2001168098A (ja) 半導体装置及びパターンデータ作成方法
JP3400162B2 (ja) 半導体装置の製造方法
KR100245076B1 (ko) 다층 금속 배선 형성방법
KR0181905B1 (ko) 반도체소자의 제조방법
JP2908200B2 (ja) 半導体装置の製造方法
KR100197766B1 (ko) 반도체장치의 제조방법
KR0140736B1 (ko) 반도체 소자의 절연 산화막 평탄화 방법
KR100268797B1 (ko) 다층 금속배선 형성방법
JPS61206242A (ja) 半導体装置の製造方法
KR0127689B1 (ko) 다층 금속배선 형성방법
JPH08203892A (ja) 半導体装置の製造方法および半導体製造装置
JPH0810692B2 (ja) 半導体装置の製造方法
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
KR100332117B1 (ko) 반도체소자의금속층간절연막형성방법
JPH11260916A (ja) 半導体装置及びその製造方法
JPH07176613A (ja) 半導体装置の製造方法
JPS61144849A (ja) 半導体装置の製造方法
KR100260356B1 (ko) 반도체소자의 다층 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee