KR100332117B1 - 반도체소자의금속층간절연막형성방법 - Google Patents

반도체소자의금속층간절연막형성방법 Download PDF

Info

Publication number
KR100332117B1
KR100332117B1 KR1019950065682A KR19950065682A KR100332117B1 KR 100332117 B1 KR100332117 B1 KR 100332117B1 KR 1019950065682 A KR1019950065682 A KR 1019950065682A KR 19950065682 A KR19950065682 A KR 19950065682A KR 100332117 B1 KR100332117 B1 KR 100332117B1
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
intermetal dielectric
metal layer
plasma treatment
Prior art date
Application number
KR1019950065682A
Other languages
English (en)
Other versions
KR970052857A (ko
Inventor
최준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950065682A priority Critical patent/KR100332117B1/ko
Publication of KR970052857A publication Critical patent/KR970052857A/ko
Application granted granted Critical
Publication of KR100332117B1 publication Critical patent/KR100332117B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속층간 절연막 형성 방법에 관한 것으로, 금속층의 부식 및 특성 저하를 방지하기 위하여 금속층간 절연막을 형성하기 전.후에 하부층의 표면을 HCl 가스를 이용하여 플라즈마 처리하므로써 금속층에 존재하는 나트륨 이온 및 수분을 제거시킬 수 있다. 그러므로 금속층의 부식 및 특성 저하가 방지되어 소자의 전기적 특성이 향상될 수 있도록 한 반도체 소자의 금속층간 절연막 형성 방법에 관한 것이다.

Description

반도체 소자의 금속층간 절연막 형성 방법
본 발명은 반도체 소자의 금속층간 절연막 형성 방법에 관한 것으로, 특히 금속층의 부식 및 특성 저하를 방지할 수 있도록 한 반도체 소자의 금속층간 절연막 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 금속층은 이중 또는 다중 구조로 형성된다. 그러므로 금속층간의 절연 및 평탄화는 필수적이며, 이를 위하여 금속층간 절연막을 형성한다.
종래에는 절연막이 형성된 실리콘 기판상에 하부 금속층을 형성한 후 전체 상부면에 제 1 금속층간 절연막을 형성하고, SOG(Spin On Glass)막을 도포하여 표면을 평탄화시킨 다음 상기 SOG막상에 제 2 금속층간 절연막을 형성하여 금속층간 절연막을 형성한다. 이후 상기 금속층간 절연막상에 상부 금속층이 형성되며, 상기 제 1 및 제 2 금속층간 절연막은 플라즈마(Plasma)를 이용한 화학 기상 증착(PECVD) 방법으로 산화막을 증착하여 형성한다. 그런데 상기 금속층간 절연막이 형성되기 전에 상기 하부 금속층 또는 상부 금속층은 대기중에 노출되기 때문에 나트륨(Sodium) 또는 금속성 이온 및 사진 공정시의 영향으로 인해 피해를 받게 된다. 그러므로 이러한 피해를 받은 상기 하부 금속층 또는 상부 금속층은 부식되거나 또는 특성이 저하되는 문제점이 발생된다.
따라서 본 발명은 금속층간 절연막을 형성하기 전.후에 하부층의 표면을 HCl 가스를 이용하여 플라즈마 처리하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 금속층간 절연막 형성 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 절연층이 형성된 실리콘 기판상에 금속층을 형성한 후 전체 상부면에 금속층간 절연막을 형성하되, 상기 금속층간 절연막을 형성하기 전.후에 하부층의 표면을 플라즈마 처리하는 것을 특징으로 하며, 상기 플라즈마 처리시 2 내지 3 SCCM의 HCl 가스가 3 내지 5 초간 플로우되는 것을 특징으로 한다.
이하, 본 발명을 상세히 설명하기로 한다.
본 발명에 따른 반도체 소자의 금속층간 절연막 형성 방법은 절연막이 형성된 실리콘 기판상에 하부 금속층을 형성한 후 상기 실리콘 기판을 350 내지 400℃의 온도 및 1.8 내지 2.8 Torr의 압력 상태의 반응로 내부로 로드(Load)한다. 그리고 상기 하부 금속층에 존재하는 나트륨 이온 및 수분을 제거하기 위하여 증착 반응로 내부로 2 내지 3 sccm 정도의 HCl 가스를 3 내지 5 초간 플로우(Flow)시켜 상기 하부 금속층의 표면을 플라즈마 처리한다.
본원 발명은 금속층이 부식되거나 특성이 저하되는 것을 방지하기 위한 발명이므로, 하부 또는 상부 금속층을 형성하는 물질의 종류에 상관없이 금속층의 부식 및 특성이 저하되는 것을 방지하기 위하여 HCl 플라즈마 처리를 실시한다. 따라서,하부 금속층은 알루미늄, 구리 또는 텅스텐과 같이 통상적으로 사용되는 금속 중 어떠한 물질로도 형성할 수 있다.
HCl 가스를 공급하여 플라즈마 처리를 실시하면, HCl의 염소 성분이 나트륨(Sodium) 이온과 반응하여 하부 금속층으로부터 나트륨 이온이 탈착되며, O2와 같은 불순물은 HCl의 수소 성분과 반응하여 탈착된다. 따라서, HCl 플라즈마 처리를 통해 하부 금속층 및 주변 영역의 나트륨 이온 및 O2와 같은 불순물이 제거한다.
플라즈마 처리가 완료되면, 반응로 내부로 반응 가스를 플로우시켜 전체 상부면에 제 1 금속층간 절연막을 형성한 후 반응로 내부로 HCl 가스를 플로우시켜 제 1 금속층간 절연막의 표면을 플라즈마 처리한다.
이후 상기 제 1 금속층간 절연막상에 SOG막을 도포하여 표면을 평탄화시키고, 상기와 같은 방법으로 상기 SOG막의 표면을 플라즈마 처리한다.
다시 상기 SOG막상에 제 2 금속층간 절연막을 형성하고 상기와 같은 방법으로 상기 제 2 금속층간 절연막의 표면을 플라즈마 처리한다.
이로써, 하부 금속층을 포함한 전체 상부에 제 1 금속층간 절연막, SOG막 및 제 2 금속층간 절연막이 순차적으로 적층된 금속층간 절연막이 형성된다.
이후에 금속층간 절연막 상부에 소정의 패턴으로 상부 금속층을 형성한다.
상기의 공정을 살펴보면, 제 1 및 제 2 금속층간 절연막을 형성하기 전과 후에 실시되는 모든 HCl 플라즈마 처리는 동일한 조건 및 방법에 의해 실시되며, 이로써 제 1 금속층간 절연막, SOG막 및 제 2 금속층간 절연막에 잔류하는 나트륨 이온 및 O2와 같은 불순물을 제거한다.
이때, 제 1 및 제 2 금속층간 절연막은 1.8 내지 2.8Torr의 압력 및 350 내지 400℃의 온도에서 SiH4및 TEOS를 기본으로 하는 PECVD계 Oxide를 증착하여 형성한다. 증착 두께는 주변 요소와의 단차 및 소자의 집적도를 고려하여 결정한다.
이후, 금속층간 절연막 상부에 형성되는 상부 금속층은 하부 금속층과 마찬가지로 알루미늄, 구리 또는 텅스텐과 같이 통상적으로 사용되는 금속 중 어떠한 물질로도 형성할 수 있다.
상술한 바와 같이 본 발명에 의하면 금속층간 절연막을 형성하기 전.후에 하부층의 표면을 HCl 가스를 이용하여 플라즈마 처리하므로써 금속층에 존재하는 나트륨 이온 및 수분을 제거시킬 수 있다. 그러므로 금속층의 부식 및 특성 저하가 방지되어 소자의 전기적 특성이 향상되도록 하는 탁월한 효과가 있다.

Claims (3)

  1. 반도체 소자의 금속층간 절연막 형성 방법에 있어서,
    하부 금속층이 형성된 실리콘 기판 상에 금속층간 절연막을 형성하되, 상기 금속층간 절연막을 형성하기 전과 후에 표면을 HCl 플라즈마 처리하는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속층간 절연막은 제 1 금속층간 절연막, SOG막 및 제 2 금속층간 절연막이 적층된 구조로 이루어져 상기 제 1 및 제 2 금속층간 절연막을 형성하기 전과 후에 상기 HCl 플라즈마 처리가 실시되며, 상기 제 1 및 제 2 금속층간 절연막은 1.8 내지 2.8Torr의 압력 및 350 내지 400℃의 온도에서 SiH4및 TEOS를 기본으로 하는 PECVD계 산화물을 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 HCl 플라즈마 처리는 2 내지 3 sccm의 HCl 가스가 3 내지 5 초간 공급하면서 실시하는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
KR1019950065682A 1995-12-29 1995-12-29 반도체소자의금속층간절연막형성방법 KR100332117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065682A KR100332117B1 (ko) 1995-12-29 1995-12-29 반도체소자의금속층간절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065682A KR100332117B1 (ko) 1995-12-29 1995-12-29 반도체소자의금속층간절연막형성방법

Publications (2)

Publication Number Publication Date
KR970052857A KR970052857A (ko) 1997-07-29
KR100332117B1 true KR100332117B1 (ko) 2002-09-04

Family

ID=37479407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065682A KR100332117B1 (ko) 1995-12-29 1995-12-29 반도체소자의금속층간절연막형성방법

Country Status (1)

Country Link
KR (1) KR100332117B1 (ko)

Also Published As

Publication number Publication date
KR970052857A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6365527B1 (en) Method for depositing silicon carbide in semiconductor devices
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
US5498768A (en) Process for forming multilayer wiring
US5747384A (en) Process of forming a refractory metal thin film
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
US7772119B2 (en) Dual liner capping layer interconnect structure
JPH0969562A (ja) 半導体装置の製造方法および半導体装置
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
US20040127002A1 (en) Method of forming metal line in semiconductor device
US7755197B2 (en) UV blocking and crack protecting passivation layer
KR19980018994A (ko) 반도체 디바이스 제조 방법 및 연마액(Fabrication Method of Semiconductor Device and Abrasive Liquid Used Therein)
US20040009676A1 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
US5891800A (en) Method for depositing a flow fill layer on an integrated circuit wafer
US7662712B2 (en) UV blocking and crack protecting passivation layer fabricating method
JP4684866B2 (ja) 半導体装置の製造方法
US20120276301A1 (en) Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer
KR100332117B1 (ko) 반도체소자의금속층간절연막형성방법
JPH06349791A (ja) 薄膜形成方法
JP2000200786A (ja) 絶縁膜の形成方法
US7488681B2 (en) Method for fabricating Al metal line
KR0149468B1 (ko) 반도체 장치의 제조방법
US7253121B2 (en) Method for forming IMD films
KR100406562B1 (ko) 금속배선형성방법
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR100316061B1 (ko) 다층배선을가지는반도체장치의형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee