JP2022050231A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2022050231A
JP2022050231A JP2020156714A JP2020156714A JP2022050231A JP 2022050231 A JP2022050231 A JP 2022050231A JP 2020156714 A JP2020156714 A JP 2020156714A JP 2020156714 A JP2020156714 A JP 2020156714A JP 2022050231 A JP2022050231 A JP 2022050231A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
electrode
semiconductor wafer
ink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020156714A
Other languages
English (en)
Inventor
千里 古川
Chisato Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020156714A priority Critical patent/JP2022050231A/ja
Publication of JP2022050231A publication Critical patent/JP2022050231A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】微細なパターンを有する電極の形成が可能な半導体装置の製造方法を提供する。【解決手段】インクジェットノズルを用いて、金属材料を含有するインクを半導体ウェハの第1面に吐出し、第1面に電極を形成する。【選択図】図1

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置は、パッケージ内のリードフレームの上等に固定される。かかる固定の際には、Ag(銀)ペーストや、AuSn(金錫)のプリフォーム等が用いられる。半導体装置が固定される面には、適宜、固定のための電極や、電気的導通を取るための電極が形成されている。
特許第5216959号公報
本発明が解決しようとする課題は、微細なパターンを有する電極の形成が可能な半導体装置の製造方法を提供することである。
実施形態の半導体装置の製造方法は、インクジェットノズルを用いて、金属材料を含有するインクを半導体ウェハの第1面に吐出し、第1面に電極を形成する。
第1実施形態の半導体装置の製造方法の要部を示す模式断面図である。 第1実施形態の半導体装置の製造方法を示す模式断面図である。 第1実施形態の半導体装置の製造方法に用いられるインクジェットノズルの第1態様の模式図である。 第1実施形態の半導体装置の製造方法に用いられるインクジェットノズルの第2態様の模式図である。 第1実施形態の半導体装置の製造方法に用いられるインクジェットノズルの第3態様の模式図である。 第1実施形態の半導体装置の製造方法に用いられるインクジェットノズルの第4態様の模式図である。 第2実施形態の半導体装置の製造方法の要部を示す模式断面図である。 第2実施形態の半導体装置の製造方法を示す模式断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
(第1実施形態)
本実施形態の半導体装置の製造方法は、インクジェットノズルを用いて、金属材料を含有するインクを半導体ウェハの第1面に吐出し、第1面に電極を形成する。
図1は、本実施形態の半導体装置の製造方法の要部を示す模式断面図である。図1においては、半導体ウェハ50の第1面50aに、インクジェットノズル4を用いて、金属材料を含有するインクIが吐出されている。第1面50aには、周囲に凸部52が形成されている。
半導体ウェハ50は、第1面50aと、第2面50bと、を有する。半導体ウェハ50は、例えばシリコン(Si)ウェハである。なお、半導体ウェハ50は、炭化シリコン(SiC)ウェハ、窒化ガリウム(GaN)ウェハ又はヒ化ガリウム(GaAs)ウェハ等の、他の半導体ウェハであってもかまわない。
半導体ウェハ50のウェハ厚tは、例えば研磨等により、薄膜化されている。例えば、半導体ウェハ50の中心部を研磨した場合、図1に示すように、半導体ウェハ50の中心部におけるウェハ厚tは薄膜化されている。例えば、かかる薄膜化された部分に、電極56が形成されている。また、例えば、かかる薄膜化された部分の周囲に、凸部52が形成されている。半導体ウェハ50が薄膜化することにより強度が低下してしまうおそれがある。そのため、周囲に凸部52を設けて半導体ウェハ50の強度を維持するようにしたものである。なお、凸部52は設けられていなくてもかまわない。
半導体ウェハ50のウェハ厚tは、100μm以下であることが好ましい。なお、ウェハ厚tが100μmより大きくても、本実施形態の半導体装置の製造方法は、好ましく適用可能である。また、薄膜化されていない半導体ウェハ50に対しても、本実施形態の半導体装置の製造方法は、好ましく適用可能である。
インクジェットノズルの軸2は、内部に空洞2aを有している。空洞2aには、金属材料を含有するインクIが充填されている。
インクIに含有される金属材料は、例えば金(Au)、白金(Pt)、銅(Cu)等の金属材料である。インクIは、例えば、上述の金属材料を含有する、ペースト状の金属又はナノペーストである。インクIに含まれる金属材料は、例えば、直径が1μm未満の、いわゆる金属ナノ粒子の形態を有する。インクジェットノズルの軸2には、インクジェットノズル4としての、インクジェットノズル4a、4b、4c、4d、4e、4f、4g、4h、4i、4j、4k、4l、4m、4n、4o、4p、4q、4r、4s、4t、4u及び4vが設けられている。例えば、インクジェットノズル4a、4b、4c、4d、4e、4f、4g、4h、4i、4j、4k、4l、4m、4n、4o、4p、4q、4r、4s、4t、4u及び4vは、一列に並んでいるものとする。それぞれのインクジェットノズル4は、空洞2aと接続されている。そして、インクIは、インクジェットノズル4から吐出される。なお、インクジェットノズル4は、二列以上の列に並んでいてもかまわない。
例えば、インクI及びインクIにより、電極56aが形成される。また、例えば、インクI及びインクIにより、電極56bが形成される。なお、例えば、第1面50aに設けられた溝や穴に電極56が形成されてもかまわない。
第1面50aに平行な面内における電極56aの幅d及び第1面50aに平行な面内における電極56bの幅dは、例えば、5μm以下である。なお、d及びdは、5μmより大きくてもかまわない。
なお、図1では、電極56a及び電極56bの2個の電極が形成されるものとしている。しかし、形成される電極56の個数は、勿論2個に限定されるものではない。
また、インクジェットノズル4a、4b、4c、4d、4e、4f、4i、4j、4k、4l、4m、4n、4q、4r、4s、4t、4u及び4vからは、インクIは吐出されていない。
なお、インクIが吐出されるインクジェットノズル4及びインクIが吐出されないインクジェットノズル4は、形成される電極56の形状や個数により、適宜選択される。
第2面50bには、上部電極60としての上部電極60a及び上部電極60b、及びポリイミド62が設けられている。
図2は、本実施形態の半導体装置の製造方法を示す模式断面図である。
まず、半導体ウェハ50の第2面50bの上に、例えばCu又はアルミニウム(Al)等を含む、上部電極60としての上部電極60a及び上部電極60b、及びポリイミド62を形成する。次に、上部電極60及びポリイミド62の上に、BG(バックグラインド)テープ58を貼り付ける(図2(a))。なお、半導体装置が例えば縦型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である場合、半導体ウェハ50内の第2面50b側には適宜、図示しないドレイン層、ドリフト層、ソース領域、ベース領域、ゲート電極等が形成されているものとする。
次に、図2(a)において示した製造途中の半導体装置を上下反転させ、ウェハ50を切削して薄膜化する。次に、BGテープ58を用いて製造途中の半導体ウェハを固定する。次に、半導体ウェハ50の第2面50bの反対側の面を研磨し、半導体ウェハ50の一部を薄膜化する。これにより、第1面50aと、第1面50aの周囲に設けられた凸部52と、を形成する。なお、かかる研磨により形成された破砕層は、例えばエッチング等により除去する(図2(b))。
次に、BGテープ58を剥離する。次に、図1に記載した製造方法を用いて、第1面50aに、電極56a及び電極56bを形成する(図2(c))。なお、例えばここで、ベーキング装置を用いて、インクIに含まれているバインダーを、ベーキング装置等を使って気化させても良い。
次に、製造途中の半導体装置を上下反転させる。次に、例えばめっき法等を用いて、上部電極60a及び上部電極60bの上に、例えばNi(ニッケル)とAu(金)の合金を含むめっき電極64a及びめっき電極64bを形成する(図2(d))。
次に、凸部52を有する部分を、例えばブレード等を用いて除去する。次に、電極56a及び電極56bを、ダイシングテープ66に固定する。次にダイシングを行い、本実施形態の半導体装置100としての、半導体装置100a及び半導体装置100bを得る(図2(e))。
なお、さらに、イオン注入等やアニール等の他の工程が、適宜設けられていてもかまわない。
図3は、本実施形態の半導体装置の製造方法に用いられるインクジェットノズル4の第1態様の模式図である。インクIは、メインタンク6aに貯留されている。かかるインクIは、配管6b及び配管6dを経由して、ポンプ6Cによりインクジェットノズル4から吐出される。吐出されたインクIは、互いに対向するように設けられた帯電電極6eにより帯電される。帯電されたインクIは、互いに対向するように設けられた偏向電極6fの間を通過する際に、偏向電極6fの間に生じている電界により曲げられて、半導体ウェハ50上に吐出される。偏向電極6fの間に生じている電界により曲げられなかったインクIは、配管6gを経由してメインタンク6aに回収される。
図4は、本実施形態の半導体装置の製造方法に用いられるインクジェットノズル4の第2態様の模式図である。インクジェットノズル4は、ピエゾ素子10を有する。また、インクジェットノズル4は、穴8aと、穴8bと、を有する。インクジェットノズル4内に、穴8aを介してインクIが供給される。ピエゾ素子10は、例えば図4(b)に示したように、中央部が紙面右側に凸になるように変形する。この変形により、インクジェットノズル4内に供給されたインクIは、図4(b)に示したように、穴8bから吐出される。
図5は、本実施形態の半導体装置の製造方法に用いられるインクジェットノズル4の第3態様の模式図である。例えばソレノイド14を用いてバルブ12を紙面において左右方向に移動させることにより、穴8bからインクIを吐出する。
図6は、本実施形態の半導体装置の製造方法に用いられるインクジェットノズル4の第4態様の模式図である。ヒータ16を用いてインクI内に気泡Bを発生させて、インクIを穴8bから吐出する。
図3乃至図6に示したインクジェットノズル4は、本実施形態の半導体装置の製造方法において、いずれも好ましく用いることができる。
次に、本実施形態の半導体装置の作用効果について記載する。
半導体ウェハの薄膜化要求に伴い、いくつかの薄膜化の方法が提案されている。例えば縦型のMOSFETの場合、オン抵抗低減のため、半導体ウェハの薄膜化によるドリフト層の薄膜化が求められている。そして、ウェハ厚が100μm以下での流品がおこなわれるようになってきている。
また、半導体装置をダイパッドにマウントする際に用いられる面(例えば第1面50a)には、適宜、固定のため、又は電気的導通を取るために、電極が形成されている。このような電極は、従前は、半導体装置が固定される面に、一様なものとして形成されていた。また、このような電極は、半導体チップとしての半導体装置において、半導体チップのダイシングラインに電極が形成されないように簡単なパターニングが行われた上で、形成されていた。このため、微細なパターンを有する電極を形成することは求められていなかった。
一方、最近は、半導体装置の固定に用いられる面に、高精細なパターンを有する電極の形成が求められている。しかし、薄膜化された半導体ウェハに高精細なパターンを有する電極を形成することは、多くの困難を伴う。まず、薄膜化された半導体ウェハは割れやすい。次に、薄膜化された半導体ウェハは反りを有することが多い。反りを有する半導体ウェハの上には、均一な膜厚でフォトレジストを塗布することが困難である。そのため、通常のフォトリソグラフィ工程を用いて、薄膜化された半導体ウェハに対して高精細なパターンを有する電極の形成は、困難であった。また、かかる反りを有する半導体ウェハについては、搬送が困難であるという問題もあった。
薄膜化された半導体ウェハの割れや反りを抑制するために、薄膜化された半導体ウェハの周囲に凸部52を設け、半導体ウェハを補強することが考えられる。しかし、凸部52が設けられた第1面50aに、フォトレジストをスピンコート等により回転塗布しようとしても、第1面50aの外側に排出されるはずのフォトレジストが、凸部52によりせき止められてしまう。そのため、均一な膜厚を有するフォトレジストの形成が困難になり、微細なパターンを有する電極の形成が困難になるという問題があった。さらに、特に凸部52の近辺におけるフォトレジストの膜厚が不均一になりやすいため、凸部52の近辺からダイシングされた半導体チップを使用することが出来ず、歩留まりが下がってしまうという問題があった。
そこで、金属3Dプリンタを用いて電極を形成することが考えられる。金属3Dプリンタを用いた電極形成としては、金属粉末や合金ワイヤを溶融し、所定の場所に積層・凝固して形成するメタルデポジッション方式による電極形成が考えられる。また、金属3Dプリンタを用いた電極形成としては、金属粉末を敷き詰めて、熱源となるレーザーや電子ビームで造形する部分を溶融・凝固して形成するパウダーベッド方式が考えられる。しかし、金属粉末を溶融・凝固して微細なパターンを形成することは困難であるという問題があった。また、合金ワイヤを原料とする場合にはアーク放電が溶融のために用いられるが、半導体ウェハの表面にアーク放電を行うのはプロセス上現実的でないという問題があった。
そこで、本実施形態の半導体装置の製造方法においては、インクジェットノズル4を用いて、金属材料を含有するインクを半導体ウェハの第1面50aに吐出し、第1面50aに電極56を形成する。かかる方法によれば、微細なパターンを有する電極56を、直接第1面50aに形成することが出来る。また、レーザーや電子ビームを用いる必要がないため、簡便に電極56を形成することが出来る。なお、膜厚の厚い電極56が好ましい場合には、例えば同一の工程を再度繰り返せば良い。
本実施形態の半導体装置の製造方法は、半導体ウェハのウェハ厚は100μm以下である場合に、特に好ましく適用可能である。薄膜化された半導体ウェハは反りを有したりするため、フォトレジストの塗布が困難である。しかし、本実施形態の半導体装置の製造方法は、フォトレジストを用いない。そのため、反りを有する半導体ウェハであっても、微細なパターンを有する電極56を、直接第1面50aに形成することが出来るためである。
また、本実施形態の半導体装置の製造方法は、第1面50aに平行な面内における電極56の幅が5μm以下である場合に、特に好ましく適用可能である。本実施形態の半導体装置の製造方法は、幅が5μm以下であるような微細なパターンの電極の形成に、特に適しているためである。
また、本実施形態の半導体装置の製造方法においては、一列に並んだ複数のインクジェットノズル4を用いて、インクを第1面50aに吐出することが好ましい。複数のインクジェットノズル4を半導体ウェハ50が通過する際に電極56を形成することにより、効率的に電極56を形成可能であるため、半導体装置の生産工程において容易に適用が可能であるためである。なお、パターン形成のため、複数のインクジェットノズル4のうちのいくつかは、インクIを吐出しなくても良い。
また、本実施形態の半導体装置の製造方法は、第1面50aが溝又は穴を有し、インクIを第1面50aの溝に吐出する場合にも、適用可能である。金属粉末を用いる方法の場合には、金属粉末を溝や穴に詰めることは容易でない。しかし、インクを吐出する方法であれば、溝や穴にも容易に電極56が形成可能であるためである。
また、本実施形態の半導体装置の製造方法は、第1面50aの周囲に凸部52が設けられている場合に、特に好ましく適用可能である。上記の通り、凸部52が設けられている場合には、均一な膜厚を有するフォトレジストの形成が困難であるため、微細なパターンを有する電極56の形成が困難である。しかし、本実施形態の半導体装置の製造方法によれば、フォトレジストを用いないため、第1面50aが凸部52を有する場合であっても、微細なパターンを有する電極56の形成が可能であるためである。
本実施形態の半導体装置の製造方法によれば、微細なパターンを有する電極の形成が可能な半導体装置の製造方法の提供が可能となる。
(第2実施形態)
本実施形態の半導体装置の製造方法は、半導体ウェハの第2面50bに支持基板(基板の一例)が設けられている点で、第1実施形態の半導体装置の製造方法と異なっている。ここで、第1実施形態の半導体装置の製造方法と重複する内容の記載は省略する。
図7は、本実施形態の半導体装置の製造方法の要部を示す模式断面図である。第2面50bには、ポリイミド62及び接着剤70を介して、支持基板80が設けられている。支持基板80は、薄膜化された半導体ウェハ50の取扱いを容易にするために設けられている。なお支持基板80は、例えばガラス基板であるが、これに限定されるものではない。
図8は、本実施形態の半導体装置の製造方法を示す模式断面図である。
まず、半導体ウェハ50の第2面50bに、上部電極60としての上部電極60a及び上部電極60b、ポリイミド62、及びめっき電極64としてのめっき電極64a及びめっき電極64bを形成する(図8(a))。
次に、面取りのため、半導体ウェハ50の端(ベベリングの部分)をトリミングにより切り落とす。次に、ポリイミド62及びめっき電極64の上に、接着剤70を介して支持基板80を貼り付ける(図8(b))。
次に、支持基板80が貼り付けられていない側の半導体ウェハ50を研磨し、薄膜化する。なお研磨により生じた破砕層は、エッチング等を用いて除去する。研磨及びエッチング等により形成された面を、第1面50aとする(図8(c))。
次に、図8(c)において示した製造途中の半導体ウェハを上下反転させる。次に、支持基板80の、半導体ウェハ50が設けられた面と反対側の面に、デバイス表面保護テープ82を貼り付けて支持基板80を、電極56形成のため、例えば金属3Dプリンタの所定の台に固定する。次に、図7に図示したように、第1面50aに、電極56a及び電極56bを形成する(図8(d))。
次に、デバイス表面保護テープ82を支持基板80から剥離する。次に、製造途中の半導体ウェハを上下反転させる。次に、第1面50aを、ダイシングテープを用いて固定する(図8(e))。
次に、接着剤70を除去して、支持基板80を半導体ウェハ50から剥離する(図8(f))。次に、適宜ダイシングを行い、本実施形態の半導体装置を得る。
本実施形態の半導体装置の製造方法のように、支持基板80を用いて薄膜化された半導体ウェハ50を支持する方法の場合でも、微細なパターンを有する電極の形成が可能な半導体装置の製造方法の提供が可能となる。
以上、インクジェット方式による金属3Dプリンタを用いた、半導体装置の製造方法について記載した。なお、レーザー焼き付け方式による金属3Dプリンタを用いてもかまわない。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
2 インクジェットノズルの軸
2a 空洞
4 インクジェットノズル
50 半導体ウェハ
50a 第1面
50b 第2面
56 電極
80 支持基板(基板)
100 半導体装置
I インク

Claims (7)

  1. インクジェットノズルを用いて、金属材料を含有するインクを半導体ウェハの第1面に吐出し、
    前記第1面に電極を形成する、
    半導体装置の製造方法。
  2. 前記半導体ウェハのウェハ厚は100μm以下である、
    請求項1記載の半導体装置の製造方法。
  3. 前記第1面に平行な面内における前記電極の幅は5μm以下である、
    請求項1又は請求項2記載の半導体装置の製造方法。
  4. 一列に並んだ複数のインクジェットノズルを用いて、前記インクを前記第1面に吐出する、
    請求項1乃至請求項3いずれか一項記載の半導体装置の製造方法。
  5. 前記複数のインクジェットノズルのうちのいくつかは、前記インクを吐出しない、
    請求項4記載の半導体装置の製造方法。
  6. 前記第1面の周囲に凸部が設けられている、
    請求項1乃至請求項5いずれか一項記載の半導体装置の製造方法。
  7. 前記半導体ウェハの第2面に基板が設けられている、
    請求項1乃至請求項5いずれか一項記載の半導体装置の製造方法。
JP2020156714A 2020-09-17 2020-09-17 半導体装置の製造方法 Pending JP2022050231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020156714A JP2022050231A (ja) 2020-09-17 2020-09-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020156714A JP2022050231A (ja) 2020-09-17 2020-09-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022050231A true JP2022050231A (ja) 2022-03-30

Family

ID=80854333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020156714A Pending JP2022050231A (ja) 2020-09-17 2020-09-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2022050231A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214309A (ja) * 2002-12-27 2004-07-29 Mitsui Chemicals Inc 半導体ウェハの製造方法
JP2004281813A (ja) * 2003-03-17 2004-10-07 Ebara Corp 太陽電池の製造方法
JP2006210758A (ja) * 2005-01-31 2006-08-10 Kyushu Institute Of Technology 貫通電極を形成した半導体装置及びその製造方法
JP2008119908A (ja) * 2006-11-10 2008-05-29 Kyushu Institute Of Technology インクジェット式液滴ノズル
JP2013038274A (ja) * 2011-08-09 2013-02-21 Semiconductor Components Industries Llc 半導体装置の製造方法
JP2014053549A (ja) * 2012-09-10 2014-03-20 Lapis Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2019057526A (ja) * 2017-09-19 2019-04-11 株式会社ディスコ ウエーハの加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214309A (ja) * 2002-12-27 2004-07-29 Mitsui Chemicals Inc 半導体ウェハの製造方法
JP2004281813A (ja) * 2003-03-17 2004-10-07 Ebara Corp 太陽電池の製造方法
JP2006210758A (ja) * 2005-01-31 2006-08-10 Kyushu Institute Of Technology 貫通電極を形成した半導体装置及びその製造方法
JP2008119908A (ja) * 2006-11-10 2008-05-29 Kyushu Institute Of Technology インクジェット式液滴ノズル
JP2013038274A (ja) * 2011-08-09 2013-02-21 Semiconductor Components Industries Llc 半導体装置の製造方法
JP2014053549A (ja) * 2012-09-10 2014-03-20 Lapis Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2019057526A (ja) * 2017-09-19 2019-04-11 株式会社ディスコ ウエーハの加工方法

Similar Documents

Publication Publication Date Title
US10748840B2 (en) Chip-size, double side connection package and method for manufacturing the same
US9935060B2 (en) Method for processing a wafer and wafer structure
CN106549005B (zh) 半导体器件及制造方法
US11114368B2 (en) Base material, mold package, base material manufacturing method, and mold package manufacturing method
JP4450067B2 (ja) 電子部品及びその製造方法、これを用いた画像表示装置
WO2019155959A1 (ja) 半導体装置の製造方法
CN105938790B (zh) 制造半导体器件的方法
KR20240023575A (ko) 반도체 장치의 제조 방법
US20150311146A1 (en) Wiring substrate and method of manufacturing the same, and semiconductor device and method of manufacturing the same
US20150179894A1 (en) Methods of locating differently shaped or differently sized led die in a submount
KR20170129342A (ko) 웨이퍼 레벨 칩 스케일 발광다이오드 패키지 및 그의 제조방법
JP2024009340A (ja) 半導体装置の製造方法および製造装置
US11393797B2 (en) Chip package with redistribution layers
JP2022050231A (ja) 半導体装置の製造方法
US10109776B2 (en) Light emitting device having curved light emitting element
US20200266089A1 (en) Carrier and method for manufacturing semiconductor device
JP2005303176A (ja) 半導体装置およびその製造方法
JP2008021792A (ja) デバイスとその製造方法並びに電子機器
KR20160031637A (ko) 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법
US11088101B2 (en) Semiconductor package structure and method of manufacturing the same
JP2009170470A (ja) 半導体装置の製造方法
KR101652349B1 (ko) 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법
JP3654199B2 (ja) 半導体装置の製造方法
JP4032716B2 (ja) 半導体装置の製造方法
JP2004111675A (ja) 実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231128