JP4506134B2 - コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板 - Google Patents

コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板 Download PDF

Info

Publication number
JP4506134B2
JP4506134B2 JP2003324383A JP2003324383A JP4506134B2 JP 4506134 B2 JP4506134 B2 JP 4506134B2 JP 2003324383 A JP2003324383 A JP 2003324383A JP 2003324383 A JP2003324383 A JP 2003324383A JP 4506134 B2 JP4506134 B2 JP 4506134B2
Authority
JP
Japan
Prior art keywords
capacitor
dielectric
dielectric layer
electrode
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003324383A
Other languages
English (en)
Other versions
JP2005093661A (ja
Inventor
展雄 佐々木
寛康 大森
明子 内堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2003324383A priority Critical patent/JP4506134B2/ja
Publication of JP2005093661A publication Critical patent/JP2005093661A/ja
Application granted granted Critical
Publication of JP4506134B2 publication Critical patent/JP4506134B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、基板に内蔵することのできるコンデンサ及びその製造方法、又はそれを内蔵したインターポーザーもしくはプリント配線板に係るものである。
従来からプリント配線板に実装される部品の一つとして、コンデンサがある。このコンデンサは、信号の整流等の目的でプリント配線板に実装されるものである。
また、多くのインターポーザーやプリント配線板の場合、グランドプレーンと電源プレーンは2層の平行平板である。この時、グランドプレーンと電源プレーン間の距離が離れていると両者の結合が不十分となるため、グランドプレーンや電源プレーンで電圧の揺れが起こり、他の機器に影響を与えたり、もしくは環境に影響を与えるEMI(電磁波妨害:Electromagnetic Interference)の原因となる。このようなEMI防止対策として、通常プリント配線板にはデカップリングコンデンサとしてコンデンサが実装されている。
しかし、プリント配線板上に実装して使用される従来のコンデンサは、使用できる周波数帯に制限が大きいものである。また、コンデンサ自体が縦横にかさばるため、実装にはある程度の大きさが高さ方向だけでなく平面方向に必要となり、配線に制限が発生し、さらにプリント配線板自体もある程度の大きさを要求される。さらにこの平面方向は、伝送線路が引かれる方向と一致しており配線の引き回しにも影響を与える。もちろん、厚みがあるのでインターポーザーやプリント配線板等の内層に埋め込む事は非常に難しい。
これらの問題を解決する方法として、別工程で製造した小型のコンデンサをインターポーザーあるいはプリント配線板内に埋設する方法が考えられている。(特許文献1参照)
また、別の方法として、多層プリント配線板の製造工程に誘電体層を積層する工程を加えることで、特別な工程を経ることなく、コンデンサ内蔵プリント配線板を製造する方法が開示されている。(特許文献2参照)
別工程で製造した小型のコンデンサをインターポーザーあるいはプリント配線板内に埋設すると、小型であるため十分な容量を得ようとすると構造が複雑となり、かつプリント配線板等の内部に埋設するために特殊な処置や装置が必要となるため著しく生産性を害するおそれが生じる。
また、誘電体層をプリント配線板の層のひとつとしてコンデンサを内蔵する方法では、誘電体層が樹脂ベースであるため、十分な容量を得ようとすると電極面積が広くならざるを得ず、小型化の目的に反することになる。
さらに今のところ、インターポーザーでは具体的なEMI防止対策は取られていないが、電気回路内での高クロック化が進行している現在、インターポーザーから発生するEMIに対する対策が必要となるのは時間の問題である。
特開2003−124598号公報 特開平5−7063号公報
本発明はプリント配線板あるいはインターポーザの製造において特別な工程を加えることなく、高精度で歩留まりが良く、配線板内の任意の位置に内蔵できるコンデンサ及びそれを内蔵したプリント配線板あるいはインターポーザを提供することにある。
本発明は以上の課題を解決するためになされたものである。すなわち、請求項1に係る発明は、片面に複数の柱状電極を有するコンデンサ上部電極と、同じく片面に複数の柱状電極を有するコンデンサ下部電極が、柱状電極が互いに触れることなくかみ合うように対向して配置され、コンデンサ両電極間に熱硬化性樹脂を含む誘電性材料を用いた3層以上の誘電体層を挟持しており、
該3層以上の誘電体層のうち、最外層の誘電体層にはレーザー光に対して吸収率の低い誘電性材料を、又、中心となる誘電体層にはレーザー光に対して吸収率の高い誘電性材料を、それぞれ用いてあって、
該コンデンサ上部電極の柱状電極が配される非貫通孔は、該コンデンサ上部電極に近い最外層の誘電体層と中心の誘電体層に形成された穴と、該コンデンサ上部電極から離れた方の最外層の誘電体層によって形成されており、又、該該コンデンサ下部電極の柱状電極が配される非貫通孔は、該コンデンサ下部電極に近い最外層の誘電体層と中心の誘電体層に形成された穴と、該コンデンサ下部電極から離れた方の最外層の誘電体層によって形成されていること、
を特徴とするコンデンサである。
請求項2に係る発明は、請求項1に記載のコンデンサ上部電極を電源プレーンとし、請求項1に記載のコンデンサ下部電極をグランドプレーンとした基板内蔵型コンデンサであることを特徴とするコンデンサである。
請求項3に係る発明は、少なくとも以下の2工程を含むことを特徴とする請求項1又は2のいずれかに記載のコンデンサの製造方法、
1.3層以上の誘電体層に両面から、3層以上の誘電体層のうちいずれかの層の界面まで到達する非貫通孔を形成する工程、
2.前記非貫通孔を設けた誘電体層の両面に電極を形成しコンデンサ上部電極及びコンデンサ下部電極とする工程、
である。
請求項4に係る発明は、少なくとも以下の2工程を含むことを特徴とする請求項1又は2のいずれかに記載のコンデンサの製造方法、
1.一組の対向する導電性物質で挟持された3層以上の誘電体層に両面から、3層以上の誘電体層のうちいずれかの層の界面まで到達する非貫通孔を形成する工程、
2.前記非貫通孔を導電性物質で充填し柱状電極を形成する工程、
である。
請求項5に係る発明は、請求項1又は2のいずれかに記載のコンデンサを内蔵したことを特徴とするインターポーザーまたはプリント配線板である。
請求項6に係る発明は、請求項3又は4のいずれかに記載の方法でコンデンサを形成したことを特徴とするインターポーザーまたはプリント配線板である。
本発明の誘電体シートを用いれば、従来のコンデンサと比べ非常に薄く、製造時の歩留まりが良く、基板内の埋め込みに適したコンデンサ及びこれを内蔵した小型で高性能なインターポーザーとプリント配線板を提供することができる。
本発明は、レーザー光に対して吸収率の異なる複数の誘電体層を積層してコンデンサ作製用の誘電体シートとすることにより、該誘電体シートに対するレーザー穿孔の深度を容易に制御することができる。従って、誘電体シートへ互い違いにかみ合う非貫通孔を高精度で作成し、この非貫通孔に導電性物質を充填し電極とすることにより、電極の表面積が上がり、コンデンサのサイズが小さくても高い容量を得ることができるものである。また構造上、平板状の電極同士が非常に離れていても密な非貫通孔(柱状電極)を形成することにより結合を強める事ができる。さらに非貫通孔(柱状電極)のサイズや形成密度を変更することで、容易にコンデンサの容量を変化させることができる。
本発明のコンデンサの製造方法によれば、特別な装置を必要とせずに、インターポーザー・プリント配線板の製作と同時に、レーザー等のビアホール形成工程とめっきやエッチングなどの配線形成手法で精度の高いコンデンサを基板内に作成する事が可能となり、大幅に工程の簡略化が図れる。
コンデンサの電極にはプリント配線板やインターポーザーのグランドプレーン及び電源プレーンを用いることができるため、部品の点数が少なく、単純な構造にできる。また、複数の誘電体層からなる誘電体シートは、ラミネート等の手段によって容易に誘電体層を積層して製造することができ、これを通常の絶縁性シートのように扱うことができるので、
特別な装置を用意しなくてもよい。さらに、次第に高くなるクロック周波数向けに高周波特性の良好な誘電体を電極間に挿入する事により高周波向けにすぐに対応することができる。
また、厚みの少ないインターポーザーに本発明によるコンデンサを内蔵することで、プリント配線板上におけるコンデンサの数が減らすことができ、プリント配線板の小型化が図れるのみならず、高クロック化によるインターポーザーのEMIの問題を軽減することができる。
その上、本発明のコンデンサは、平面状に構築できるため、多層インターポーザーや多層プリント配線板においては積層方向にも配置出来るので、配線の引き回しの自由度が従来のコンデンサより向上するものである。従来のコンデンサのような高さ方向への制限がなくなるので、本発明のコンデンサを内蔵したインターポーザーまたはプリント配線板を用いた電子機器は、著しい小型化を可能とするものとなる。
以下、本発明を図1〜7を用いて詳細に説明する。
図1は本発明によるコンデンサの一例の断面図である。柱状電極の先端は、電極から5〜10μmの厚みで誘電体(7)により隔てられている。この柱状電極(19)の配置は、図2に示すように、同じ方向の板状電極(17)に接続された柱状の電極(19)が互いに触れることなく、互い違いにかみ合うように形成すると、電極間の結合が強まり、コンデンサの容量の増加につながる。
本発明でいうコンデンサ上部電極(5a)あるいはコンデンサ下部電極(5b)とは、平板状の導電性物質から導電性物質で形成された柱が規則正しく林立してなるものの全体を指し、前記柱を本明細書中では柱状電極(17)と呼ぶ。また、前記平板状の導電性物質を板状電極(17)と呼ぶ。
本発明による誘電体シート(13)は、レーザー光に対して吸収率の異なる複数の誘電体層を積層することによって、続いて行われるレーザー穿孔による非貫通孔(21)形成工程を高精度で行うことができ(図3(c)、図4(d))、最終的に非貫通孔に導電性物質を充填することで形成される柱状電極(19)の精度もよく、高精度のコンデンサ(9)を製作することができる(図3(d)、図4(e))。
また本発明のコンデンサの製造方法においては、誘電体シート(13)を突き抜けない状態に形成された穴を非貫通孔(21)と呼び、この非貫通孔(21)に導電性物質を何らかの方法で充填することにより、本発明のコンデンサの柱状電極(19)とするものである。
本発明のコンデンサを作製するにあたって、公知の誘電体、金属などの電極用導電性物質等、従来のインターポーザーあるいはプリント配線板の作製に用いられていた材料を使用することができる。
本発明のコンデンサに用いる誘電体シート(13)の厚みは、通常のプリント配線板内蔵型コンデンサに要求されるものより厚くても、設ける柱状電極(19)のサイズと形成密度次第で高い静電容量を得ることができるため、大きな制限はない。コンデンサの薄型化・小型化という観点から、好ましく用いることのできる範囲は、インターポーザーにおいては15〜1000μm、プリント配線板の場合では15〜1000μmである。
本発明で用いる誘電体シートは、レーザー光に対して吸収率の異なる複数の誘電体層を積層することによって構成され、必要に応じて最外層に導電体層を有するものである。
ここでは図3(a)〜(b)及び図4(a)〜(c)は、本発明の誘電体シートの製造方法の工程図に基づき最少の層数である3層構成の場合について説明するが、本発明はこれに限定されるものではない。
まずレーザー光に対して吸収率の異なる誘電性材料を必要な数だけ積層する。最初の1層目はシート状に形成可能なものを用いて、その片面あるいは両面に順次積層していくか(図3(a)、(b))、導電性の基材上に誘電性材料を積層し、この上に順次誘電体層を形成するとよい(図4(a)〜(c))。従って、誘電体層(7)を形成する誘電性材料は、ペースト状でもシート状でも、比誘電率の高いものであれば自由に選択することができる。熱硬化性の樹脂を含む誘電性材料を用い、ラミネートにより積層しても、接着剤を介して積層してもよい。
誘電体層(7)が図3から図5に示す3層構成の場合、中心になる誘電体層はレーザー光に対して吸収率の高い誘電性材料を、最外層になる誘電体層にはレーザー光に対して吸収率の低い誘電性材料を用いてそれぞれ誘電体層とするとよい。また、本発明による誘電性シートを形成する誘電体層は、図5(a)に示すように、中心となる高吸収率の誘電体層(7a)を厚く、最外層となる低吸収率の誘電体層(7b)を薄く積層すると、柱状電極とそれに対向する板状電極との距離が近くなるため静電容量の大きいコンデンサとすることができ好ましい。最外層の誘電体層は5〜10μmの範囲であれば良いが、より好ましくは3〜5μmの範囲であると、静電容量と精度を同時に確保することができる。
本発明のコンデンサを構成する誘電性材料の、レーザー光に対する吸収率を調節する方法としては、レーザー光の波長に対して不透明な(レーザー光を吸収する)カーボンブラック等の着色料を誘電性材料に混ぜ込むか、あるいは誘電性材料を構成する樹脂としてエポキシ系やポリイミドなどのレーザー光に対して不透明な材料を加え、その混合率によって吸収率を調整することができる。一般的に脂肪族系のポリマーはUVなどの光に対する吸収率が低く、芳香族系は高いので、特に着色料を用いなくとも樹脂の選択により調整することが可能である。また、樹脂を誘電性材料とするのに必要な高誘電性フィラーの混合率によってもレーザー光の吸収を調整することができる。
このように誘電体シートを構成する誘電体層に、レーザー光に対する吸収率の異なる誘電性材料を用いることで、その後の非貫通孔形成と非貫通孔充填工程、さらに絶縁層や配線層形成を経て、任意の位置に任意の静電容量を有するコンデンサを内蔵するプリント配線板もしくはインターポーザーを製造することができる。
誘電体シート(13)への非貫通孔(21)の形成には、従来公知であるプリント配線板等に対するビアホールの形成方法であって、レーザー光によるものを用いることができる。例えばCOレーザー、YAGレーザーなどが挙げられ、加工対象が樹脂を主とした材料であるため、低出力で容易に加工することができる。一定深さの加工が可能な超短パルスレーザーも好ましい。本発明の誘電体シート(13)を用いてコンデンサを作成すれば、誘電体シート(13)を構成するレーザー光に対して低吸収率の誘電体層(7b)によって穿孔が一定深さでとまるため、高精度で所望の長さの柱状電極(19)を作成することができる。
その際、非貫通孔(21)の直径は小さいほどたくさんの柱状電極(19)を形成することができるため好ましく、精度良く形成できる範囲で有れば小さい程良い。その直径の上限は、コンデンサをインターポーザーに内蔵する場合は100μm以下、プリント配線板に内蔵する場合は200μm以下とするのが好ましい。非貫通孔の直径が大きいと形成できる柱状電極の数が減少して電極面積の拡大が図れず、本発明の目的を達成できないからである。
この際、非貫通孔(21)のピッチは細かいほど、小型でも静電容量の大きなコンデンサとできるため好ましい。
また、非貫通孔(21)の長さ(あるいは深さ)は、非貫通孔の底が、対向する板状電極(17)から5〜10μmの範囲を保つことができれば特に制限はない。この範囲であれば十分な静電容量を確保できるからである。
本発明のコンデンサの静電容量は、板状電極(17)自体のサイズだけでなく、柱状電極(19)の柱のサイズと柱の形成密度を変えることで容易に調節することができる。誘電体層(7)の厚みを増し、柱の長さを長くしても、電極の表面積を広げることができるので高容量とすることができる。このような方法で電極間の結合を強めれば、EMI防止に効果的である。また、上下のコンデンサ電極により挟持する誘電体の比誘電率を変えることでも調節でき、特に設計変更することもなく、高周波仕様にすることができる。
非貫通孔(21)を導電性物質で充填して電極とするにあたって、めっき等、従来公知のスルーホール、ビアホールの充填方法を用いることができ、特に制限はない。
あらかじめ導電性物質で挟持された誘電体シート(13)に非貫通孔(21)を形成した場合(図4)は、非貫通孔(21)を導電性物質で充填することにより柱状電極(19)として、本発明のコンデンサとすることができる(図4(c)〜(e))。誘電体層のみからなる誘電体シート(13)に非貫通孔(21)を形成(図3)したものについては、非貫通孔(21)の充填だけでなく、平面状の板状電極(17)の形成も行う必要がある(図3(b)〜(d))。
このようにして製造した本発明のコンデンサ(9)は、インターポーザー及びプリント配線板の製造過程において同時に組み込むことができるので、コンデンサを内蔵した、EMI対応の、生産性の高い小型で高性能なインターポーザー及びプリント配線板を提供することができる。
本発明のコンデンサをインターポーザーあるいはプリント配線板に組み込んだ場合は、コンデンサ上部電極(5a)として電源プレーンを、コンデンサ下部電極(5b)としてグランドプレーンを用いることができ、構造及び工程の簡略化を図ることができる(図7)。
ついで本発明のコンデンサを内蔵したプリント配線板の製造工程について説明する。
図6(a)に示すように導電体層(11)にレジスト塗布、露光現像、エッチング及びレジスト除去工程を施してパターニングし、コンデンサ上部電極(5a)、コンデンサ下部電極(5b)及び配線(25)を形成する。導電体層のパターニングにはプリント配線板の製造工程における一般的な配線パターン形成方法を用いることができ、特に制限はない。この配線及びコンデンサ電極の上に、絶縁性樹脂を塗布、あるいはドライフィルムのラミネート等の方法によって絶縁体層を形成する。このとき樹脂付き銅箔を用いて絶縁体層と同時に最外層に導電体層を設けてもよい。任意の位置にレーザー等の穿孔手段によってビアホールを形成、導通を図り、あとは所望の層数になるまでこれを繰り返せばよい。
ここではビルドアップ工法の多層プリント配線板に内蔵する方法について説明したが、本発明のコンデンサが設けられた誘電体シートを用いた一括積層法によっても多層プリント配線板を製造することができる。また、インターポーザーに内蔵することも同様に可能である。
本発明のコンデンサは積層することができるため、多層構造のインターポーザー及びプリント配線板に内蔵すれば、より性能の高いインターポーザー及びプリント配線板とすることができる。
以下、本発明の実施の一例を図3及び図6に基づき説明する。
<誘電性樹脂の製造>
熱硬化性樹脂と高誘電性フィラーを主成分とする誘電性材料を着色してレーザー光の吸収率が10%となるように調整し、誘電性樹脂aとした。同様に熱硬化性樹脂と高誘電性フィラーを主成分とする誘電性材料を着色してレーザー光の吸収率が5%となるように調整し、誘電性樹脂bとした。
<誘電体シートの製造>
厚み30μmであるフィルム状の誘電性樹脂aを誘電体層(7a)とし、この両面に、ドライフィルム状になった、先に形成した誘電体層よりもレーザー光に対して吸収率の低い誘電性樹脂bを10μmの厚さになるように積層し、誘電体層(7b)を形成して誘電体シート(13)を得た(図3(c))。
<コンデンサ内蔵プリント配線板の製造>
上記のように製造した誘電体シート(13)の片面から、レーザーにより非貫通孔(21)の穿孔を行った。このときの直径は40μm、ピッチは80μmである。同様にもう一方の面からも非貫通孔の穿孔を行った(図3(d))。このとき穿孔は離れた方の低吸収率の誘電体層(7b)で確実にとまり、非貫通孔はすべて同じ深さに形成することができた。
レーザーで形成された非貫通孔(21)に電解銅めっきを施し、非貫通孔(21)にフィルドビアを形成して導通を図り柱状電極(19)とすると同時に、最外層の誘電体層の表面に導電体層(11)を形成した(図3(e))。この上にレジストの塗布、露光現像、エッチング及びレジスト除去を行い、コンデンサ上部電極(5a)、コンデンサ下部電極(5b)の形成と配線(25)のパターニングを行った(図6(a))。
ついで両面に絶縁樹脂フィルムをラミネートして絶縁体層(3)を形成、レーザー穿孔を行って所定の位置にビアホールを形成した(図6(b))。ビアホール所定の処理を施した後に無電解銅めっきを行い、ビアホール内にフィルドビアを形成し導通を図るとともに絶縁体層(3)の表面に導電体層(11)を形成した(図6(c))。この導電体層をエッチング等の処理でパターニングし、コンデンサを内蔵した3層構造の多層プリント配線板とした(図6(d))。
コンデンサ(9)を形成する誘電体層(7)全体の厚みは50μm、一方の柱状電極(19)の先から対向する板状電極(17)までの距離は10μm、ひとつの板状電極の面積は0.0062mmであった。特に柱状電極(19)の長さはその精度において99.999%であり、このように高精度であるため、コンデンサの静電容量を精密に制御することができる。
[比較例1]
一種類の誘電性材料aからなる厚さ50μmの誘電体シートを用いたほかは実施例と同様にしてコンデンサを内蔵した多層プリント配線板を製造したところ、誘電体シートへ非貫通孔を形成するためのレーザー穿孔工程において、誘電体層を貫通してしまう、逆に深度が足りない、などの欠陥が発生し、設計値どおりの静電容量を得ることができなかった。
本発明によるコンデンサの一例の断面図である。 本発明のコンデンサを構成する、複数の柱状電極を有するコンデンサ電極の状態を示す説明図である。 本発明の誘電体シート及びコンデンサの製造方法の一例を示す説明図である。 本発明の誘電体シート及びコンデンサの製造方法の他の例を示す説明図である。 本発明のコンデンサの製造方法のさらに他の例を示す説明図である。 本発明のコンデンサ内蔵したプリント配線板の製造方法の一例を示す説明図である。 本発明によるコンデンサの上部電極を電源プレーン、下部電極をグランドプレーンとして作製したプリント配線板の断面の斜視図である。
符号の説明
1 …配線層
3 …絶縁体層
5a…コンデンサ上部電極
5b…コンデンサ下部電極
7 …誘電体層
7a…高吸収率の誘電体層
7b…低吸収率の誘電体層
9 …コンデンサ
11…導電体層
13…誘電体シート
17…板状電極
19…柱状電極
21…非貫通孔
23…導電性物質
25…配線
27…ビアホール
29…プリント配線板

Claims (6)

  1. 片面に複数の柱状電極を有するコンデンサ上部電極と、同じく片面に複数の柱状電極を有するコンデンサ下部電極が、柱状電極が互いに触れることなくかみ合うように対向して配置されており、コンデンサ両電極間に熱硬化性樹脂を含む誘電性材料を用いた3層以上の誘電体層を挟持しており、
    該3層以上の誘電体層のうち、最外層の誘電体層にはレーザー光に対して吸収率の低い誘電性材料を、又、中心となる誘電体層にはレーザー光に対して吸収率の高い誘電性材料を、それぞれ用いてあって、
    該コンデンサ上部電極の柱状電極が配される非貫通孔は、該コンデンサ上部電極に近い最外層の誘電体層と中心の誘電体層に形成された穴と、該コンデンサ上部電極から離れた方の最外層の誘電体層によって形成されており、又、該該コンデンサ下部電極の柱状電極が配される非貫通孔は、該コンデンサ下部電極に近い最外層の誘電体層と中心の誘電体層に形成された穴と、該コンデンサ下部電極から離れた方の最外層の誘電体層によって形成されていること、
    を特徴とするコンデンサ。
  2. 請求項1に記載のコンデンサ上部電極を電源プレーンとし、請求項1に記載のコンデンサ下部電極をグランドプレーンとした基板内蔵型コンデンサであることを特徴とするコンデンサ。
  3. 少なくとも以下の2工程を含むことを特徴とする請求項1又は2のいずれかに記載のコンデンサの製造方法
    1.3層以上の誘電体層に両面から、3層以上の誘電体層のうちいずれかの層の界面まで到達する非貫通孔を形成する工程、
    2.前記非貫通孔を設けた誘電体層の両面に電極を形成しコンデンサ上部電極及びコンデンサ下部電極とする工程
  4. 少なくとも以下の2工程を含むことを特徴とする請求項1又は2のいずれかに記載のコンデンサの製造方法
    1.一組の対向する導電性物質で挟持された3層以上の誘電体層に両面から、3層以上の誘電体層のうちいずれかの層の界面まで到達する非貫通孔を形成する工程、
    2.前記非貫通孔を導電性物質で充填し柱状電極を形成する工程
  5. 請求項1又は2のいずれかに記載のコンデンサを内蔵したことを特徴とするインターポーザーまたはプリント配線板。
  6. 請求項3又は4のいずれかに記載の方法でコンデンサを形成したことを特徴とするインターポーザーまたはプリント配線板。
JP2003324383A 2003-09-17 2003-09-17 コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板 Expired - Fee Related JP4506134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003324383A JP4506134B2 (ja) 2003-09-17 2003-09-17 コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003324383A JP4506134B2 (ja) 2003-09-17 2003-09-17 コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板

Publications (2)

Publication Number Publication Date
JP2005093661A JP2005093661A (ja) 2005-04-07
JP4506134B2 true JP4506134B2 (ja) 2010-07-21

Family

ID=34455153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003324383A Expired - Fee Related JP4506134B2 (ja) 2003-09-17 2003-09-17 コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板

Country Status (1)

Country Link
JP (1) JP4506134B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956405B2 (ja) * 2007-07-30 2012-06-20 太陽誘電株式会社 コンデンサ素子及びコンデンサ素子の製造方法
EP2539933B1 (de) 2010-02-22 2016-02-17 Interposers GmbH Verfahren zum herstellen eines halbleitermoduls
KR102627620B1 (ko) * 2016-05-23 2024-01-22 삼성전기주식회사 캐패시터 및 이를 포함하는 회로기판
FR3127632A1 (fr) * 2021-09-28 2023-03-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit intégré à puces superposées et connexion capacitive

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106192A (ja) * 1993-09-30 1995-04-21 Taiyo Yuden Co Ltd レーザ加工用セラミックグリーンシート及び積層セラミック電子部品の製造方法
JPH0878270A (ja) * 1994-08-31 1996-03-22 Kyocera Corp 積層コンデンサ基板
JPH098427A (ja) * 1995-06-19 1997-01-10 Canon Inc コンデンサ内蔵プリント基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106192A (ja) * 1993-09-30 1995-04-21 Taiyo Yuden Co Ltd レーザ加工用セラミックグリーンシート及び積層セラミック電子部品の製造方法
JPH0878270A (ja) * 1994-08-31 1996-03-22 Kyocera Corp 積層コンデンサ基板
JPH098427A (ja) * 1995-06-19 1997-01-10 Canon Inc コンデンサ内蔵プリント基板

Also Published As

Publication number Publication date
JP2005093661A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
US9883592B2 (en) Wiring board and method for manufacturing the same
JP3866265B2 (ja) キャパシタ内蔵型プリント基板およびその製造方法
KR100716810B1 (ko) 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
JP4538486B2 (ja) 多層基板およびその製造方法
US6506982B1 (en) Multi-layer wiring substrate and manufacturing method thereof
TW201422093A (zh) 混合疊層基板,其製造方法及封裝基板
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US7457129B2 (en) Multilayer printed wiring board
JP2010129992A (ja) 配線基板
CN102573338A (zh) 多层布线基板的制造方法
CN101325845B (zh) 多层印刷电路板及其制造方法
JP4506134B2 (ja) コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板
JP4305088B2 (ja) コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法
JP2006121046A (ja) 回路基板
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100729939B1 (ko) 다층 인쇄회로기판 제조방법
JP2014072311A (ja) 多層配線基板及びその製造方法
JP4385729B2 (ja) キャパシタ素子内蔵多層回路板及びその製造方法
JP4536413B2 (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
JP4529614B2 (ja) プリント配線板の製造方法
JP6888668B2 (ja) 配線基板および電子モジュール
JP2002353584A (ja) 両面実装電子装置、その製造方法、及び電子機器
KR100567088B1 (ko) 인쇄회로기판에서의 부품 삽입홀의 가공 방법
JP4802575B2 (ja) 電気回路基板
JP2004207612A (ja) プリント配線板、電子機器およびプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees