CN101325845B - 多层印刷电路板及其制造方法 - Google Patents

Abstract

本发明涉及一种多层印刷电路板及其制造方法，其可提高多层印刷电路板的可靠性并且可降低处理时间，进而提高生产率。该多层印刷电路板包括：通过以下步骤准备的第一基板，即，在第一绝缘层两个表面的每个表面上形成第一内电路图案、在第一绝缘层的两个表面的每个表面上层压具有第二电路图案的第二绝缘层、并且形成穿过第一绝缘层和第二绝缘层的第一过孔；通过以下步骤准备的第二基板，即，在第三绝缘层的一个表面上形成第三内电路图案、在第三绝缘层的另一表面上形成外电路图案、并且形成第二过孔；介于第一基板与第二基板之间的第四绝缘层；以及糊剂凸块。

Description

多层印刷电路板及其制造方法

相关申请交叉参考

本申请要求2007年6月13日向韩国知识产权局提出的题为“Multi layer printed circuit board and fabricating method of the same(多层印刷电路板及其制造方法)”的第10-2007-0057711号韩国专利申请的权益，其公开内容整体结合于此作为参考。

技术领域

本发明通常涉及多层印刷电路板(多层PCB)及其制造方法，更具体地说，涉及一种可增加多层PCB的可靠性并可减少加工时间并进而提高生产率的多层PCB及其制造方法。

背景技术

为了迎合电子部件的发展而实现高密度的PCB，需要一种技术用于改进其上施加有电路图案的内层电连接以及微电路布线的HDI(高密度内部互连)基板的性能。具体地，HDI基板性能的改进需要用于确保电路图案的内层电连接以及电路图案设计的自由度的技术。

传统上，多层PCB是通过以下步骤来制造的，即，通过加成法(additive method)或减除法(subtractive method)在芯基板(coresubstrate)(例如，覆铜层压板CCL)的表面上形成内电路，随后形成绝缘层和电路层，并通过与内电路相同的方法形成外电路。

但是，这种制造多层PCB的传统方法无法满足由于应用多层PCB的产品(包括移动电话)的价格的跌落而导致的低成本的要求以及为增加大规模生产而产生的降低订货至交货时间的要求，因此需要能够解决这些问题的创新的制造方法。

为了简化现有技术的复杂工艺以及利用集中层压过程快速且低成本地制造多层PCB，所谓的B2it(掩模凸块互连技术BuriedBump Interconnection Technology)已经实现商业化，该技术通过以下方式进行简单和方便的层压，即，在铜箔上印刷糊剂以进而形成凸块并且在其上层压绝缘元件以预制糊剂凸块板。

图1A至1H是顺序示出根据传统技术制造多层PCB的工艺的截面图，而图2是示出了在根据传统技术的、如图1A至1H所示的制造多层PCB工艺中的糊剂凸块的形成的视图。

参照图1A至1H以及图2，在根据传统技术制造多层PCB的工艺中，如图1A所示，通过以下程序来准备第一基板100：在第一绝缘层102的两个表面上形成第一内电路图案106、在第一绝缘层102的两个表面上层压具有第二内电路图案108的第二绝缘层104、接着形成穿过第一绝缘层102和第二绝缘层104的第一过孔110。

接着，如图1B所示，糊剂凸块112形成在铜箔114a上。

如图2所示，糊剂凸块112是通过利用掩模重复印刷和干燥糊剂4至5次而形成的。

在形成糊剂凸块112之后，如图1C所示，在糊剂凸块112上层压第三绝缘层116，以使糊剂凸块112穿过厚度为40-60μm的第三绝缘层116，从而准备第二基板130。

接着，如图1D所示，在第一基板100的两个表面上层压具有糊剂凸块112的第二基板130，以使糊剂凸块112附于第二内电路图案108。

在第二基板130层压在第一基板100上之后，如图1E所示，第三内电路图案118通过成像过程形成在第三绝缘层116上。

在形成了第三内电路图案118之后，如图1F所示，第四绝缘层120和铜箔114b顺序层压在第三内电路图案118上。

接着，如图1G所示，形成类型为盲孔的第二过孔122以露出具有糊剂凸块112的第三内电路图案118。

在形成第二过孔122之后，如图1H所示，通过成像过程在第四绝缘层120上形成外电路图案124。

在通过根据传统技术的制造多层PCB的方法来制造间距为0.4mm的多层PCB的情况下，焊接区(land region)的电路图案118通常形成为具有约250μm的宽度，并且形成在焊接区的电路图案118上的糊剂凸块112的宽度在凸块底部处为130-150μm，该宽度窄于电路图案118的宽度。

因此，由于糊剂凸块112形成得在其底部处为窄的，即，由于掩模中的用于印刷糊剂的孔是小的，因此必须执行糊剂的重复印刷和干燥才能将糊剂凸块112形成为足够的高度，以便于能够穿透具有预定高度(例如，40-60μm厚度)的第三绝缘层116，从而延长了形成糊剂凸块112所需的处理时间，并且还延长了制造多层PCB所需的处理时间，这些都不利地降低了生产率。

发明内容

因此，本发明提供了多层PCB及其制造方法，可提高多层PCB的可靠性并可降低处理时间以进而提高生产率。

根据本发明，多层PCB可包括：第一基板，该第一基板是通过以下步骤准备的，即，在第一绝缘层两个表面的每个表面上形成第一内电路图案，在第一绝缘层两个表面的每个表面上层压具有第二电路图案的第二绝缘层，并且形成穿过第一绝缘层和第二绝缘层的第一过孔；第二基板，该第二基板是通过以下步骤准备的，即，在第三绝缘层的一个表面上形成第三内电路图案，以便与第二内电路图案的部分相对应，在第三绝缘层的另一表面上形成外电路图案，并且形成第二过孔以电连接第三内电路图案和外电路图案；第四绝缘层，其介于第一基板与第二基板之间；以及糊剂凸块，形成为完全封闭第三内电路图案并穿过第四绝缘层而连接至第二内电路图案。

另外，根据本发明，制造多层PCB的方法可以包括：a)通过以下步骤准备第一基板，即，在第一绝缘层两个表面的每个表面上形成第一内电路图案，在第一绝缘层两个表面的每个表面上层压具有第二电路图案的第二绝缘层，以及形成穿过第一绝缘层和第二绝缘层的第一过孔；b)通过以下步骤准备第二基板，即，在第三绝缘层的一个表面上形成第三内电路图案以对应于第二内电路图案的部分，并且形成窗口，在该窗口中，层压铜箔的一部分在第三绝缘层的另一表面上被蚀刻；c)在第三内电路图案和第三绝缘层上形成糊剂凸块以完全封闭第三内电路图案；d)在其上形成有糊剂凸块的第二基板上层压第四绝缘层；e)在第一基板两个表面的每个表面上层压其上层压有第四绝缘层的第二基板以使糊剂凸块与第二内电路图案进行接触；f)在该窗口中形成第二过孔以露出第三内电路图案；以及g)在第三绝缘层的另一表面上形成外电路图案。

附图说明

从以下结合附图的更详细的说明中，将更清楚地理解本发明的特征和优点，附图中：

图1A至1H是顺序示出根据传统技术的制造多层PCB的过程的截面图；

图2是示出了根据传统技术的、如图1A至1H所示的制造多层PCB的过程中的糊剂凸块的形成的视图；

图3是示出了根据本发明的多层PCB的截面图；

图4A至4H是顺序示出了根据本发明的制造多层PCB的过程的截面图；以及

图5是示出了根据本发明的、如图4A至4H所示的制造多层PCB的过程中的糊剂凸块的形成的视图。

具体实施方式

除非另有限定，否则这里所使用的所有术语均具有与本发明所属技术领域的普通技术人员所通常理解的相同的含义。应该进一步理解到，诸如常用字典中所限定的那样的术语应该被理解为具有与其在相关技术领域背景环境下的含义相一致的含义，而不应在理想化或过于正式的意义下对其进行解释，除非本文中明确地如此限定。

下文中将参照附图给出根据本发明的多层PCB及其制造方法的详细说明。

图3是示出了根据本发明的多层PCB的截面图。

如图3所示，根据本发明的多层PCB包括：第一基板10，通过以下步骤准备该第一基板，即，在第一绝缘层12的两个表面上形成第一内电路图案16、在第一绝缘层12的两个表面上层压第二绝缘层14、在第二绝缘层14上形成第二内电路图案18、并且形成穿过第一绝缘层12和第二绝缘层14的第一过孔20以电连接第二内电路图案18；第二基板30，通过以下步骤准备该第二基板，即，在第三绝缘层32的一个表面上形成第三内电路图案36以对应于第二内电路图案18的部分、在第三绝缘层32的另一表面上形成外电路图案、并且形成第二过孔50以电连接第三内电路图案36和外电路图案52；第四绝缘层42，其介于第一基板10与第二基板30之间；以及糊剂凸块40，其形成为完全封闭第三内电路图案36以电连接第二内电路图案18和第三内电路图案36，并且所述凸块穿过第四绝缘层42而连接至第二内电路图案18。

通过以下步骤准备第一基板10，即，在第一绝缘层12的两个表面上形成第一内电路图案16、在第一绝缘层12的两个表面上层压第二绝缘层14、在第二绝缘层14上形成第二内电路图案18、并且形成穿过第一绝缘层12和第二绝缘层14的第一过孔20以电连接第二内电路图案18。

虽然第一基板10形成为四层结构，其中，四个电路层形成在第一和第二绝缘层12、14中每个绝缘层的两个表面上，但是，该第一基板也可形成为具有两层结构，其中，第一内电路图案16形成在第一绝缘层12的两个表面上并且过孔穿过第一绝缘层12而形成。

根据PCB的最终用途，第一基板10可在第二内电路图案18上进一步包括多个绝缘层以及电路图案层。

第一基板10中的第一过孔20被填充以导电糊剂或绝缘糊剂。

第二基板30通过以下步骤被准备，即，在第三绝缘层32的两个表面上形成第三内电路图案36和外电路图案52，并且形成类型为盲孔的第二过孔50以电连接第三内电路图案36和外电路图案52。

第四绝缘层42介于第一基板10与第二基板30之间以电隔开第一基板10的第二内电路图案18和第二基板30的第三内电路图案36。

糊剂凸块40形成为完全封闭第三内电路图案36并穿过第四绝缘层42而连接至第二内电路图案18。

最后，糊剂凸块40被形成为其底部宽于第三内电路图案36。

因此，糊剂凸块40形成在第三内电路图案36的上表面和侧表面上以及第三绝缘层32上，以完全封闭第三内电路图案36。

在根据本发明的多层PCB中，因为糊剂凸块40形成为完全封闭焊接区的第三内电路图案36，所以糊剂凸块40与第三内电路图案36之间的接触面积扩大以进而增加糊剂凸块40与第三内电路图案36之间的附着可靠性，从而提高多层PCB的可靠性。

图4A至4H是顺序示出根据本发明制造图3所示的多层PCB的过程的截面图，而图5是示出了根据本发明的如图4A至4H所示的制造多层PCB的过程中糊剂凸块的形成的视图。

参照图4A至4H以及图5，在根据本发明的制造多层PCB的方法中，准备CCL，其中铜箔层压在第一绝缘层12两个表面中的每个表面上，之后，将感光材料(诸如干膜或光刻胶，未示出)施加在其铜箔上。

在施加了感光材料(诸如干膜或光刻胶)之后，通过曝光和显影来去除感光材料(诸如干膜或光刻胶)的除与电路图案相对应的感光材料(诸如干膜或光刻胶)部分之外的一部分。

接着，利用蚀刻剂对通过去除感光材料(诸如干膜或光刻胶)的一部分而被露出的铜箔进行蚀刻，从而形成第一内电路图案16。

在形成了第一内电路图案16之后，去除保留在第一内电路图案16上的感光材料(诸如干膜或光刻胶)。

接着，第二绝缘层14以及铜箔被顺序地放置在第一绝缘层12两个表面的每个表面上，即，被放置在第一内电路图案16上，并且接着受到加热并被压制机所压缩，从而将第二绝缘层14和铜箔层压在第一绝缘层12的两个表面上。

在层压了第二绝缘层14和铜箔之后，利用CNC(计算机数字控制)钻孔机或激光钻孔机来形成穿过第一绝缘层12和第二绝缘层14的第一过孔20。

在形成了第一过孔20之后，通过化学镀铜和电镀铜的方式将铜化学镀层和铜电镀层顺序地形成在第一过孔20的内壁上，以及形成在铜箔上。

接着，第一过孔20被填充以导电糊剂或绝缘糊剂。

在利用导电糊剂或绝缘糊剂填充了第一过孔20之后，在铜电镀层上施加感光材料(诸如干膜或光刻胶)，接着通过曝光和显影来去除感光材料(诸如干膜或光刻胶)的与电路图案相对应的一部分。

接着，利用蚀刻剂对通过去除感光材料(诸如干膜或光刻胶)的一部分而露出的铜箔进行蚀刻，进而形成第二内电路图案18。

因此，如图4A所示，准备具有四个电路层的第一基板10。

虽然第一基板10具有四个电路层，但是作为芯基板的第一基板10可形成为具有两个电路层，或者可替换地，根据PCB的最终用途，第一基板可形成为具有四个电路层或更多个电路层。

当准备第一基板10时，与第一基板10的形成并行地准备第二基板30，即，在形成第一基板10的同时，通过在第三绝缘层32的一个表面上形成第三内电路图案36以及在第三绝缘层32的另一表面上形成窗口38而准备第二基板30，如图4B所示。

如下准备第二基板30。

准备CCL，其中铜箔层压在第三绝缘层32两个表面的每个表面上，之后，在其铜箔上施加感光材料(诸如干膜或光刻胶)。

在铜箔上施加了感光材料(诸如干膜或光刻胶)之后，通过曝光和显影从第三绝缘层32的一个表面上去除感光材料(诸如干膜或光刻胶)的除该感光材料(诸如干膜或光刻胶)与第三内电路图案36相对应部分以外的一部分，并且通过曝光和显影从第三绝缘层32的另一表面上去除感光材料(诸如干膜或光刻胶)的与窗口38相对应的一部分。

接着，利用蚀刻剂对通过去除感光材料(诸如干膜或光刻胶)的一部分而被露出的铜箔进行去除，从而在第三绝缘层32的一个表面上形成第三内电路图案36，并且在第三绝缘层32的另一表面上形成其中铜箔34的部分被去除的窗口38，从而形成了第二基板30。

窗口38和第三内电路图案36可同时形成，或者可替换地，可以首先形成窗口38和第三内电路图案36中的任一个，接着可形成另一个。

在形成了第二基板30之后，将掩模置于第三内电路图案36上，掩膜中的孔与第三内电路图案36的中心竖直轴线同心并且该孔具有等于或大于第三内电路图案36宽度的直径。

接着，在掩模上施加导电糊剂，接着利用橡胶滚轴对其进行按压。

因此，利用导电糊剂填充掩模中的孔并使导电糊剂的底部附于第三内电路图案36和第三绝缘层32上。

具体地，提供导电糊剂以完全封闭过孔焊接区(via land)的第三内电路图案36，在后续过程中在过孔焊接区中形成盲孔。

在印刷导电糊剂之后，去除掩模，并且通过干燥过程干燥导电糊剂，从而在第三内电路图案36和第三绝缘层32上形成糊剂凸块40以完全封闭第三内电路图案306，糊剂凸块40用作焊接区，如图4C所示。

因此，糊剂凸块40的与第三内电路图案36相接触的面积大于通过根据传统技术的制造多层PCB的方法而形成的糊剂凸块的面积，因此提高了糊剂凸块40与第三内电路图案36之间的附着可靠性。

在第二基板30上形成糊剂凸块40以完全封闭第三内电路图案36之后，如图4D所示，在糊剂凸块40上层压第四绝缘层42，以使糊剂凸块40穿过厚度为40-60μm的第四绝缘层42。

接着，如图4E所示，将具有穿透第四绝缘层42的糊剂凸块40的第二基板30布置在第一基板10的两个表面上，接着对其进行加热并利用压制机对其进行压缩，从而集中地将第二基板30层压在第一基板10的两个表面上，如图4F所示。

这样，使得糊剂凸块40与第二内电路图案18相接触以进而电连接第二内电路图案18和第三内电路图案36。

接着，如图4G所示，通过使用CNC钻孔机或激光钻孔机，在第二基板30的窗口38中形成类型为盲孔的第二过孔50以露出第三内电路图案36。

在形成了第二过孔50之后，通过化学镀铜和电镀铜将铜化学镀层和铜电镀层形成在第二过孔50的内壁上以及形成在铜箔上。

在形成了铜电镀层之后，在铜电镀层上施加感光材料(诸如干膜或光刻胶)，接着通过曝光和显影来去除感光材料(诸如干膜或光刻胶)的除该感光材料(诸如干膜或光刻胶)与外电路图案相对应部分以外的一部分。

接着，利用蚀刻剂来去除铜电镀层(该铜电镀层通过去除诸如干膜或光刻胶的感光材料的一部分而被露出)、铜化学镀层、和铜箔34，从而形成了外电路图案52，如图4H所示。

在形成了外电路图案52之后，去除保留在外电路图案52上的感光材料(诸如干膜或光刻胶)。

在通过根据本发明的制造多层PCB的方法而制造间距为0.4mm的多层PCB的情况下，焊接区的电路图案36(具体地，是完全被糊剂凸块40所封闭并具有第二过孔50的第三内电路图案36)形成为具有80-150μm的宽度，并且糊剂凸块40形成为在其底部具有200-250μm的宽度。

对比根据传统技术的制造多层PCB的方法，在根据本发明的制造多层PCB的方法中，焊接区的电路图案36可形成为具有较小的宽度，从而制造高密度的PCB。

在根据本发明的制造多层PCB的方法中，糊剂凸块40形成为在其底部较宽。即，对比传统技术，在本发明中，当掩模中的用于印刷导电糊剂的孔扩大时，可以在导电糊剂的印刷方面改进导电糊剂的分离特性。因此，如图5所示，为了形成能够穿透具有预定高度(例如40-60μm的厚度)的第四绝缘层42的糊剂凸块40，可以减少导电糊剂的印刷次数。

因此，根据本发明的制造多层PCB的方法可以减少形成糊剂凸块40所需的处理时间，从而缩短了制造多层PCB所需的处理时间，提高了生产率。

如上文中所述，本发明提供了多层PCB及其制造方法。根据本发明，与传统技术相比，可以减小焊接区的电路图案的宽度，从而有利于制造高密度的多层PCB。而且，因为糊剂凸块形成为完全封闭焊接区的电路图案，所以增大了糊剂凸块与电路图案之间的接触面积，从而增加了糊剂凸块与电路图案之间的附着可靠性，带来了高度可靠的PCB。

进一步地，对比传统技术，在本发明中，因为糊剂凸块可以形成为在其底部较宽，所以掩模中的用于形成糊剂凸块的孔可以被扩大，从而改进了导电糊剂的分离特性，进而减少了形成糊剂凸块所需的处理时间。

因此，可以减少制造多层PCB所需的处理时间，进而提高了生产率。

虽然为了示例的目的已经公开了本发明的优选实施例，但是本领域技术人员应该理解，在不背离本发明的如所附权利要求所公开的范围和精神的前提下可以进行各种更改、添加、和替换。

Claims (9)

1.一种多层印刷电路板，包括：

第一基板，通过以下步骤被准备：在第一绝缘层两个表面的每个表面上形成第一内电路图案、在所述第一绝缘层的两个表面的每个表面上层压具有第二电路图案的第二绝缘层、并且形成穿过所述第一绝缘层和所述第二绝缘层的第一过孔；

第二基板，通过以下步骤被准备：在第三绝缘层的一个表面上形成第三内电路图案以对应于所述第二内电路图案的一部分、在所述第三绝缘层的另一表面上形成外电路图案、并且形成第二过孔以电连接所述第三内电路图案和所述外电路图案；

第四绝缘层，介于所述第一基板与所述第二基板之间；以及

糊剂凸块，形成为完全封闭所述第三内电路图案并且穿过所述第四绝缘层而连接至所述第二内电路图案。

2.根据权利要求1所述的多层印刷电路板，其中，所述糊剂凸块形成得在其底部宽于所述第三内电路图案。

3.根据权利要求2所述的多层印刷电路板，其中，所述糊剂凸块形成在所述第三内电路图案的上表面和侧表面上并且形成在所述第三绝缘层上，以完全封闭所述第三内电路图案。

4.一种制造多层印刷电路板的方法，包括：

a)通过以下步骤准备第一基板：在第一绝缘层两个表面的每个表面上形成第一内电路图案、在所述第一绝缘层的两个表面的每个表面上层压具有第二电路图案的第二绝缘层、并且形成穿过所述第一绝缘层和所述第二绝缘层的第一过孔；

b)通过以下步骤准备第二基板：在第三绝缘层的一个表面上形成第三内电路图案以对应于所述第二内电路图案的一部分、以及在所述第三绝缘层的另一表面上形成窗口，在所述窗口中层压铜箔的一部分被蚀刻；

c)在所述第三内电路图案和所述第三绝缘层上形成糊剂凸块以完全封闭所述第三内电路图案；

d)在其上形成有所述糊剂凸块的所述第二基板上层压第四绝缘层；

e)在所述第一基板两个表面的每个表面上层压其上层压有所述第四绝缘层的所述第二基板，以使所述糊剂凸块与所述第二内电路图案相接触；

f)在所述窗口中形成第二过孔以露出所述第三内电路图案；以及

g)在所述第三绝缘层的另一表面上形成外电路图案。

5.根据权利要求4所述的方法，其中，所述步骤a)包括：

a-1)在所述第一绝缘层两个表面的每个表面上形成所述第一内电路图案；

a-2)在所述第一绝缘层两个表面的每个表面上层压所述第二绝缘层；

a-3)形成穿过所述第一绝缘层和所述第二绝缘层的第一过孔；以及

a-4)在所述第二绝缘层上形成所述第二内电路图案。

6.根据权利要求4所述的方法，其中，所述步骤b)包括：

b-1)准备覆铜层压板，其中，铜箔层压在所述第三绝缘层两个表面的每个表面上；

b-2)从所述第三绝缘层的一个表面上蚀刻所述铜箔，从而在所述第三绝缘层的一个表面上形成所述第三内电路图案；以及

b-3)从所述第三绝缘层的另一个表面上蚀刻所述铜箔，从而在所述第三绝缘层的所述另一个表面上形成窗口。

7.根据权利要求6所述的方法，其中，所述步骤b-2)和b-3)同时执行。

8.根据权利要求4所述的方法，其中，所述步骤c)包括：

c-1)在所述第三内电路图案的待形成所述糊剂凸块的部分上定位具有孔的掩模；

c-2)印刷所述导电糊剂以利用所述导电糊剂完全封闭所述第三内电路图案；以及

c-3)干燥所述导电糊剂，从而形成所述糊剂凸块。

9.根据权利要求8所述的方法，其中，所述掩模中的孔与所述第三内电路图案的中心竖直轴线同心，并且所述孔具有的直径等于或大于所述第三内电路图案的宽度。

Images