JP2007150313A - ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法 - Google Patents
ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法 Download PDFInfo
- Publication number
- JP2007150313A JP2007150313A JP2006316471A JP2006316471A JP2007150313A JP 2007150313 A JP2007150313 A JP 2007150313A JP 2006316471 A JP2006316471 A JP 2006316471A JP 2006316471 A JP2006316471 A JP 2006316471A JP 2007150313 A JP2007150313 A JP 2007150313A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- bumps
- bump
- insulating material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Abstract
【課題】厚みの調節が容易で、回路パターンの層間の電気的連結が容易で、剛性が向上され、高密度配線形成の容易なペーストバンプを用いたコア基板及びその製造方法を提供する。
【解決手段】(a)表面に複数のペーストバンプが結合された一対のペーストバンプ基板をペーストバンプが互いに対向するように整列する段階と、(b)一対のペーストバンプ基板を互いに圧着する段階とを含み、一対のペーストバンプ基板の間には絶縁材が介在されるペーストバンプを用いたコア基板の製造方法は、回路パターンの層間電気的連結が容易で、絶縁層の厚みを調節することでコア基板の厚みを容易に調節することができるし、一対のペーストバンプ基板を上下より圧着するので、剛性が向上されるし、一対のペーストバンプを連結するのでペーストバンプ基板に形成されるペーストバンプの直径を減らすことができて高密度回路パタンを容易に形成することができる。
【選択図】図2
【解決手段】(a)表面に複数のペーストバンプが結合された一対のペーストバンプ基板をペーストバンプが互いに対向するように整列する段階と、(b)一対のペーストバンプ基板を互いに圧着する段階とを含み、一対のペーストバンプ基板の間には絶縁材が介在されるペーストバンプを用いたコア基板の製造方法は、回路パターンの層間電気的連結が容易で、絶縁層の厚みを調節することでコア基板の厚みを容易に調節することができるし、一対のペーストバンプ基板を上下より圧着するので、剛性が向上されるし、一対のペーストバンプを連結するのでペーストバンプ基板に形成されるペーストバンプの直径を減らすことができて高密度回路パタンを容易に形成することができる。
【選択図】図2
Description
本発明は、コア基板に関するもので、より詳細には、ペーストバンプを用いたコア基板及びその製造方法に関する。
従来の多層印刷回路基板は、銅箔積層板(CCL)などのコア基板の表面にアディティブ(additive)工法またはサブトラクティブ(subtractive)工法などを適用して内層回路を形成し、絶縁層及び金属層を順次積層(build−up)して内層回路と同一な方法で外層回路を形成することにより製造される。
すなわち、従来技術による多層印刷回路基板の製造工程は、先ず、CCLなどのコア基板に機械的ドリリング(mechanical drilling)などによりIVHを穿孔し、コア基板の表面及びIVHの内周面にPNLメッキなどでメッキ層を形成し、IVHの内部空間を充填した後表面を研磨し、コア基板の表面にサブトラクティブ工法などを適用して内層回路を形成する。
次に、コア基板の表面に絶縁材を積層した後、表面に金属層を形成するかまたは、RCC(Resin coated copper)などのように表面に金属層が形成されている絶縁材を積層し、レーザドリリングなどにより金属層と内層回路間の電気的連結のためにBVHを加工し、機械的ドリリングなどで印刷回路基板の断面全体を貫くPTHを穿孔し、絶縁材の表面に内層回路と同一な方法で外層回路を形成する。
しかし、このような従来技術は、工程が複雑で、費用及び時間が多く所要されるメッキ工程が要求される。このような従来技術の複雑な工程を単純化し、一括積層により多層印刷回路基板を製造するために、図1に示したように銅箔板3にペースト(paste)を印刷してバンプ(bump)2’を形成し、ここに絶縁材1を積層させてペーストバンプ基板を予め製造することにより簡単で容易に積層工程が行われる、いわゆる、‘B2it’(Buried bump inter connection technology)技術が常用化されている。
ペーストバンプ基板に関する従来技術としては、銅箔板に導電性ペーストでバンプを形成したペーストバンプ基板を用いることで簡単で容易に高密度電子部品の端子間の接続を可能にした発明を例に挙げることができる。
このように、従来のペーストバンプ基板を用いて両面に銅箔層が形成されているコア基板を製造するためには、ペーストバンプ基板に絶縁材を積層してペーストバンプが絶縁材を貫くようにして、その上に銅箔板を積層してペーストバンプによる両面銅箔層の電気的連結を具現する。
しかし、このように両面基板を製造することには、ペーストバンプの直径に応じて形成可能な高さに限界があり、これは結局、両面基板内に介在される絶縁材の厚みに対する限界と作用することになる。ペーストバンプの直径に応ずる貫通可能な絶縁材の最大厚みの一例は次の表の通りである。
上記表のように、ペーストバンプの直径に応じて形成可能な高さが制限されるので、所定厚みのコア基板を製造するためには一定した大きさの直径以上のペーストバンプを形成しなければならないし、これにより両面基板の厚みの調節が困難になり、銅箔層に高密度の配線パターンを形成するのに障害となる問題がある。
本発明は、厚みの調節が容易で、回路パターンの層間の電気的連結(interconnection)が容易で、剛性(stiffness)が向上され、高密度配線形成の容易なペーストバンプを用いたコア基板及びその製造方法を提供する。
本発明の一実施形態によれば、(a)表面に複数のペーストバンプが結合された一対のペーストバンプ基板をペーストバンプが互いに対向するように整列する段階と、(b)一対のペーストバンプ基板を互いに圧着する段階とを含み、一対のペーストバンプ基板の間には絶縁材が介在されるペーストバンプを用いたコア基板の製造方法が提供される。
絶縁材には、複数のペーストバンプの位置に対応して貫通ホールが形成され得る。貫通ホールは、レーザドリリングまたは機械的(mechanical)ドリリングにより形成され得る。ペーストバンプはシルバーペースト(silver paste)を含むことができる。
ペーストバンプ基板は、(c)銅箔板にペーストバンプを印刷する段階と、(d)ペーストバンプを硬化させる段階を経て形成され得る。段階(d)の以後に、ペーストバンプが絶縁材を貫くように銅箔板に絶縁材を積層する段階をさらに含むことができる。ペーストバンプは絶縁材より強度が大きいことが好ましい。
また、表面に複数の第1ペーストバンプが結合された第1ペーストバンプ基板と、第1ペーストバンプと対向する複数の第2ペーストバンプが結合された第2ペーストバンプ基板と、第1ペーストバンプ基板と第2ペーストバンプ基板の間に介在される絶縁材を含み、第1ペーストバンプと第2ペーストバンプは電気的に繋がるペーストバンプを用いたコア基板が提供される。
絶縁材には第1ペーストバンプまたは第2ペーストバンプの位置に対応して貫通ホールが形成され得る。貫通ホールは、第1ペーストバンプまたは第2ペーストバンプを収容するように、第1ペーストバンプまたは第2ペーストバンプの形状に対応する形状に形成されることが好ましい。
貫通ホールは、絶縁材の厚み方向に均一な断面積を有することが好ましい。貫通ホールは絶縁材の表面から厚み方向に行くほどその断面積が減少することが好ましい。ペーストバンプはシルバーペースト(silver paste)を含むことができる。
ペーストバンプ基板は、銅箔板にペーストバンプを印刷し、ペーストバンプを硬化させた後、ペーストバンプが絶縁材を貫くように銅箔板に絶縁材を積層して形成され得る。ペーストバンプは絶縁材より強度が大きいことが好ましい。
また、第1銅箔板と、第1銅箔板の表面に結合される複数の第1ペーストバンプと、第1ペーストバンプと電気的に繋がる複数の第2ペーストバンプと、複数の第2ペーストバンプが結合される第2銅箔板と、第1銅箔板と第2銅箔板の間に介在されて、第1ペーストバンプ及び第2ペーストバンプを受容する絶縁材と、第1銅箔板または第2銅箔板の一部を除去して形成される内層回路と、第1銅箔板または第2銅箔板に積層される外層基板と、外層基板の表面に形成される外層回路を含むペーストバンプを用いた多層印刷回路基板を提供する。
本発明によれば、回路パターンの層間の電気的連結(interconnection)が容易で、絶縁層の厚みを調節することでコア基板の厚みを容易に調節することができるし、一対のペーストバンプ基板を上下より圧着するので剛性(stiffness)が向上され、一対のペーストバンプを連結することでペーストバンプ基板に形成されるペーストバンプの直径を縮小することができて、高密度回路パターンを容易に形成することができる。
以下、本発明によるペーストバンプを用いたコア基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、図面符号にかかわらず同一な構成要素は同一の参照符号を付与して、これに対する重複される説明は略する。
図2は本発明の好ましい一実施例によるペーストバンプを用いたコア基板製造方法を示したフローチャートである。
本発明は、一対のペーストバンプ基板を互いに圧着することで、より小さい直径のペーストバンプを用いて必要な厚みの絶縁材を介在したコア基板を形成することができるし、コア基板の厚みを容易に調節することができて、高密度の配線パターンの形成することができることを特徴とする。
このために、段階100で、表面に複数のペーストバンプが結合された一対のペーストバンプ基板をペーストバンプが互いに対向するように整列する。ペーストバンプのそれぞれを互いに対向するように整列させた後、ペーストバンプ基板を圧着すると、対応するペーストバンプが互いに繋がって回路パターンの層間の電気的連結が具現される。
ペーストバンプ基板は、銅箔板の表面にペーストバンプを予め印刷した基板であって、ペーストバンプ基板を製造するためには段階102で、銅箔板にペーストバンプを印刷して、段階104で、印刷したペーストバンプを硬化させる。
ペーストバンプ基板を別途に製造して一括積層することによりコア基板の製造工程が短縮される。このような一括積層工程をより効率的にするためには段階106で、ペーストバンプが形成されている銅箔板に予め絶縁材を積層することが好ましい。
ただ、本発明のように一対のペーストバンプ基板の間に絶縁材を介在して圧着することでコア基板を形成する場合には、コア基板に予め絶縁材を積層させなく、ペーストバンプ基板を圧着する工程中に絶縁材を介在することも好ましい。
銅箔板に印刷され硬化されたペーストバンプは、積層される絶縁材より強度が大きいことが好ましい。こうして銅箔板に絶縁材を積層すると、ペーストバンプが変形されなく絶縁材を貫いて絶縁材の表面へ露出される。
ただ、本発明が、必ずペーストバンプの強度が絶縁材の強度より大きいことに限定されるものではなく、後述する実施例のように絶縁材に予め貫通ホールを穿孔した後、ペーストバンプ基板を圧着する場合にはペーストバンプの強度が絶縁材より弱くても回路パターンの層間の電気的連結に問題はない。
通常ペーストバンプの材料としてはシルバーペースト(silver paste)が用いられるが、ペーストの強度、費用、適用性などを考慮して当業者に自明な範囲内で異なる種類のペーストも使用され得る。
次に、段階110で、一対のペーストバンプ基板を互いに圧着してコア基板を完成する。圧着過程中にペーストバンプはその形態が変形されながら互いに繋がる。こうして従来の印刷回路基板でのビアホールのような回路パターンの層間の電気的連結通路が形成される。
上述したようにペーストバンプ基板に絶縁材を積層して用いる場合、またはペーストバンプ基板の間に絶縁材を介在した後、圧着する場合などのようにペーストバンプ基板の間には絶縁材が介在されてコア基板が形成される。
ペーストバンプ基板の間に絶縁材を介在させて圧着する場合には、絶縁材に予め貫通ホールを穿孔することが好ましい。貫通ホールは、ペーストバンプ基板に結合されている複数のペーストバンプの位置に対応して穿孔される。このように、絶縁材に予め貫通ホールを穿孔した後、ペーストバンプ基板を積層することになり、ペーストバンプが互いに接触してその形態が変形される過程中で絶縁材に形成された貫通ホールが一種のガイド役目をすることとなるので、より安定的にペーストバンプによる電気的連結通路を具現することができる。
この場合、上述したようにペーストバンプの強度が必ず絶縁材の強度より大きい必要はないし、場合によって、絶縁材の強度をペーストバンプの強度より大きくしてペーストバンプの形態を変形させながら貫通ホール中に充填されるようにすることもできる。この時、貫通ホール中に充填されたペーストバンプは回路パターンの層間の電気的連結通路の役目をすることになる。
貫通ホールは、レーザドリリングまたは機械的(mechanical)ドリリングにより穿孔され得る。レーザドリリングの場合には、貫通ホールの断面積が絶縁材の厚み方向に行くほど減少して絶縁材の断面像砂時計と類似の形態に貫通ホールが形成されるし、機械的ドリリングの場合には貫通ホールの断面積が絶縁材の厚み方向に応じて均一に形成される。
ペーストバンプの強度が絶縁材の強度より大きくない場合には、貫通ホールの穿孔方法及び貫通ホールの形状に対応して電気的連結通路の形状が決定される。
一方、ペーストバンプ基板に予め絶縁材を積層した後、一対のペーストバンプ基板を互いに圧着する場合、またはペーストバンプの強度が絶縁材の強度より大きい場合には、絶縁材に別途の貫通ホールを形成しないで、これを介在してペーストバンプ基板を圧着することで、ペーストバンプが絶縁材を貫いて互いに接触し、その形態が変形されながら繋がって電気的連結通路を具現する。
図3は、本発明の好ましい第1実施例によるペーストバンプを用いたコア基板の製造工程を示す流れ図である。図3を参照すると、ペーストバンプ基板10、ペーストバンプ12、電気的連結通路14、絶縁材20、貫通ホール22が示されている。
図3(a)のようにPPGなどの材質でできた絶縁材20に、図3(b)のようにレーザドリリングにより貫通ホール22を穿孔する。貫通ホール22は、ペーストバンプ基板10と結合する時ペーストバンプ12が繋がる位置に対応して形成される。
図3(c)のように絶縁材20を間に介在して両面から一対のペーストバンプ基板10を整列させる。この時、ペーストバンプ12の位置が互いに対向するようにし、絶縁材20に穿孔された貫通ホール22の位置がペーストバンプ12の位置に整列されるようにする。
ただ、図3(a)ないし(c)は、時系列的な手順を示したものではないし、図3に示した手順とは無関係にペーストバンプ基板10及び絶縁材20を準備して図3(c)のようにその位置を整列させる場合も本発明に含まれる。
このように位置を整列させた後、図3(d)のように、一対のペーストバンプ基板10を互いに圧着することで、ペーストバンプ12が絶縁材20に穿孔された貫通ホール22の中に充填されながら互いに繋がって電気的連結通路14を具現する。
図4は本発明の好ましい第2実施例によるペーストバンプ12を用いたコア基板の製造工程を示す流れ図である。図4を参照すると、ペーストバンプ基板10、ペーストバンプ12、電気的連結通路16、絶縁材20、貫通ホール24が示されている。
第2実施例は、絶縁材20に貫通ホール24を穿孔する方法及びその形態において上述した第1実施例とは異なる。
すなわち、図4(b)のように絶縁材20に機械的ドリリングで貫通ホール24を穿孔する。機械的ドリリングによる穿孔を第1実施例のレーザドリリングと比べると、絶縁材20の厚み方向に均一な断面積を有する貫通ホール24が穿孔される。
このように貫通ホール24を穿孔する方法が貫通ホール24の形状に影響を及ぼし、これは結局、貫通ホール24の中に充填されるペーストバンプ12の形状、すなわち、電気的連結通路16の形状を決定する役目をする。
第1実施例と同じく、図4(a)ないし(c)は時系列的な手順を示したものではないし、図4に示した手順とは無関係にペーストバンプ基板10及び絶縁材20を準備して図4(c)のようにその位置を整列させる場合も本発明に含まれる。
図5は、本発明の好ましい第3実施例によるペーストバンプを用いたコア基板の製造工程を示す流れ図である。図5を参照すると、銅箔板8、ペーストバンプ基板10、ペーストバンプ12、電気的連結通路18、絶縁材30が示されている。
第3実施例は、ペーストバンプ基板10に予め絶縁材30を積層した後、圧着するという点から上述の第1実施例及び第2実施例とは異なる。
すなわち、図5(a)のような銅箔板8に図5(b)のようにペーストバンプ12を印刷し硬化させてペーストバンプ基板10を形成した後、図5(c)のように銅箔板8に絶縁材30を積層してペーストバンプ12が絶縁材30を貫くようにする。この時、上述の第1、第2実施例のように絶縁材30に予め貫通ホール24を形成することではなく、単純に絶縁材30を積層するだけでペーストバンプ12が絶縁材30を貫くようにするためには、ペーストバンプ12の強度が絶縁材30の強度より大きいことが好ましい。
次に、図5(d)のように絶縁材30の積層された一対のペーストバンプ基板10を、ペーストバンプ12が互いに対向するようにその位置を整列させた後、図5(e)のように圧着することでコア基板を形成する。第1、第2実施例のように対向するペーストバンプ12は互いに接触して、その形態が変形されながら電気的に繋がる。
このように絶縁材30が予め積層されている一対のペーストバンプ基板10を圧着してコア基板を形成する場合、ペーストバンプ12間に接続のための絶縁材30の厚みを調節する必要がなくて工程が簡単になり、上述の第1実施例及び第2実施例とは異に、絶縁材に形成された貫通ホールの位置とペーストバンプの位置を整列する工程が省略されるので製造時間が短縮される。
図6は本発明の好ましい一実施例によるペーストバンプを用いたコア基板を示す断面図である。図6を参照すると、ペーストバンプ基板10、電気的連結通路14、絶縁材20が示されている。
本発明によるペーストバンプ12を用いたコア基板の製造方法により製造されたコア基板は、表面に複数のペーストバンプ12が結合された一対のペーストバンプ基板10を、その間に絶縁材20を介在して圧着することで形成される。
この時、各ペーストバンプ基板10に結合されているペーストバンプ12は互いに対向して結合されているし、圧着により互いに電気的に繋がって回路パターンの層間の電気的連結通路14を具現する。
ペーストバンプ基板10の間に介在される絶縁材20には、ペーストバンプ12の位置に対応して予め貫通ホールが形成され得る。貫通ホールは、ペーストバンプ12が充填されながら互いに電気的に繋がるようにする一種のガイド役目をする。よって、ペーストバンプ12が収容されるようにペーストバンプ12の形状に対応する形状に形成することが好ましい。
この場合には絶縁材20の強度がペーストバンプ12の強度より大きくてもペーストバンプ基板10の圧着により電気的連結通路14を具現することに問題はないし、貫通ホールの形状を調節することで電気的連結通路14の形状を決定することができる。
層間の電気的連結の効率性を極大化するために、貫通ホールは絶縁材20の厚み方向に均一な断面積を有するようにすることができる。これは機械的ドリリングにより貫通ホールを穿孔することで具現され得る。
一方、貫通ホールの精密度及びペーストバンプ12の充填性を極大化するために、貫通ホールは絶縁材20の表面から厚み方向に行くほどその断面積が減少するようにすることができる。これはレーザドリリングにより貫通ホールを穿孔することで具現され得る。
ただ、本発明の貫通ホールの形状が、必ず上述の場合に限定されることではなく、製造時間、費用、品質などを考慮して当業者に自明な範囲内で異なる形状、または別の穿孔方法による貫通ホールも含む。
絶縁材20に予め貫通ホールを穿孔してペーストバンプ基板10を圧着する場合とは異に、貫通ホールが穿孔されていない絶縁材20を介在させた状態でペーストバンプ基板10を圧着してコア基板を形成する場合には、ペーストバンプ12の強度を絶縁材20の強度より大きくすることで、圧着過程中でペーストバンプ12が絶縁材20を貫きながら互いに電気的に繋がるようにする。
図7は本発明の好ましい一実施例によるペーストバンプを用いた多層印刷回路基板を示す断面図である。図7を参照すると、第1銅箔板50、第1ペーストバンプ52、内層回路55、第2銅箔板60、第2ペーストバンプ62、絶縁材70、外層基板80、外層回路82、ビアホール84が示されている。
図7は、本発明によるペーストバンプ基板を用いたコア基板を用いて形成された多層印刷回路基板を示す図面である。本実施例による多層印刷回路基板は、一対のペーストバンプ基板を絶縁材70を介在して圧着することでコア基板が形成され、コア基板の表面に該当するペーストバンプ基板の銅箔板に内層回路55を形成する。
内層回路55が形成されたコア基板には、必要により、一つ以上の外層基板80がさらに積層されるし、各外層基板80の表面には外層回路82が形成されて多層の印刷回路基板が製造される。内層回路55と外層回路82、すなわち、回路パターンの層間の電気的連結は通常のIVH、BVHなどのビアホール84を形成して具現される。
内層回路55及び外層回路82のような回路パターンは、通常のアディティブ工法またはサブトラクティブ工法を適用して形成することができ、これは当業者に自明な事項であるのでこれに対する詳細な説明は略する。
また、外層基板80としてペーストバンプ基板を用いることにより多層の印刷回路基板を製造することができ、この過程で外層基板80として使用されるペーストバンプ基板に結合されるペーストバンプの位置を調節することで、別途のビアホール84を形成しなくても回路パターンの層間の電気的連結を具現することができる。
すなわち、本実施例による多層印刷回路基板は、第1銅箔板50と、第1銅箔板50の表面に結合される複数の第1ペーストバンプ52と、第1ペーストバンプ52と電気的に繋がる複数の第2ペーストバンプ62と、複数の第2ペーストバンプ62が結合される第2銅箔板60を基本構造とするし、これは一対のペーストバンプ基板を圧着することで形成される。
一対のペーストバンプ基板の間、すなわち、第1銅箔板50と第2銅箔板60の間にはペーストバンプを収容する絶縁材70が介在される。上述したコア基板に対する実施例のように、絶縁材70には予め貫通ホールを形成しておくことができるし、ペーストバンプの強度を絶縁材70の強度より大きくすることで貫通ホールを形成しなくても絶縁材70がペーストバンプを収容する構造に形成することができる。
このように、一対のペーストバンプ基板を圧着して形成されたコア基板の表面にはペーストバンプ基板の銅箔板が露出される。表面に銅箔板が露出されるという点から本発明によるコア基板は銅箔積層板(CCL)と類似の構造であり、ただ内部にペーストバンプにより電気的連結通路が形成されているという点が異なる。
コア基板の表面、すなわち、第1銅箔板50及び第2銅箔板60には通常のサブトラクティブ工法などを適用して内層回路55に該当する回路パターンを形成することができる。多層印刷回路基板を製造するためにはコア基板の表面、すなわち、第1銅箔板50及び第2銅箔板60に外層基板80を適用して、外層基板80の表面に外層回路82に該当する回路パターンを形成する。
外層回路82は、通常のアディティブ工法またはサブトラクティブ工法などを適用して形成することができ、これは当業者に自明な事項であるのでこれに対する詳細な説明は略する。
内層回路55と外層回路82が形成される多層印刷回路基板の場合、回路パターンの層間の電気的連結は通常ビアホール84により具現されるが、上述のようにペーストバンプ基板を外層基板80として用いることで別途のビアホール84を形成しなくても回路パターンの層間の電気的連結を具現することもできる。
本発明の技術思想を上述した実施例によって具体的に記述したが、上述の実施例はその説明のためのものであってその制限のためではないし、本発明の技術分野の通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能であることを理解できるだろう。
8:銅箔板
10:ペーストバンプ基板
12:ペーストバンプ
14、16、18:電気的連結通路
20、30:絶縁材
22、24:貫通ホール
10:ペーストバンプ基板
12:ペーストバンプ
14、16、18:電気的連結通路
20、30:絶縁材
22、24:貫通ホール
Claims (16)
- (a)表面に複数のペーストバンプが結合された一対のペーストバンプ基板を前記ペーストバンプが互いに対向するように整列する段階と、
(b)前記一対のペーストバンプ基板を互いに圧着する段階を含み、
前記一対のペーストバンプ基板の間には絶縁材が介在されるペーストバンプを用いたコア基板の製造方法。 - 前記絶縁材には、前記複数のペーストバンプの位置に対応して貫通ホールが形成される請求項1に記載のペーストバンプを用いたコア基板の製造方法。
- 前記貫通ホールは、レーザドリリングまたは機械的(mechanical)ドリリングにより形成される請求項2に記載のペーストバンプを用いたコア基板の製造方法。
- 前記ペーストバンプは、シルバーペースト(silver paste)を含む請求項1に記載のペーストバンプを用いたコア基板の製造方法。
- 前記ペーストバンプ基板は、
(c)銅箔板に前記ペーストバンプを印刷する段階と、
(d)前記ペーストバンプを硬化させる段階を経て形成される請求項1に記載のペーストバンプを用いたコア基板の製造方法。 - 前記段階(d)の以後に、前記ペーストバンプが前記絶縁材を貫くように前記銅箔板に前記絶縁材を積層する段階をさらに含む請求項5に記載のペーストバンプを用いたコア基板の製造方法。
- 前記ペーストバンプは、前記絶縁材より強度が大きい請求項6に記載のペーストバンプを用いたコア基板の製造方法。
- 表面に複数の第1ペーストバンプが結合された第1ペーストバンプ基板と、
前記第1ペーストバンプと対向する複数の第2ペーストバンプが結合された第2ペーストバンプ基板と、
前記第1ペーストバンプ基板と前記第2ペーストバンプ基板の間に介在される絶縁材を含み、
前記第1ペーストバンプと前記第2ペーストバンプは電気的に繋がるペーストバンプを用いたコア基板。 - 前記絶縁材には、前記第1ペーストバンプまたは前記第2ペーストバンプの位置に対応して貫通ホールが形成される請求項8に記載のペーストバンプを用いたコア基板。
- 前記貫通ホールは、前記第1ペーストバンプまたは前記第2ペーストバンプを収容するように、前記第1ペーストバンプまたは前記第2ペーストバンプの形状に対応する形状に形成される請求項9に記載のペーストバンプを用いたコア基板。
- 前記貫通ホールは、前記絶縁材の厚み方向に均一な断面積を有する請求項10に記載のペーストバンプを用いたコア基板。
- 前記貫通ホールは、前記絶縁材の表面から厚み方向に行くほどその断面積が減少する請求項10に記載のペーストバンプを用いたコア基板。
- 前記ペーストバンプは、シルバーペースト(silver paste)を含む請求項8に記載のペーストバンプを用いたコア基板。
- 前記ペーストバンプ基板は、銅箔板に前記ペーストバンプを印刷し、前記ペーストバンプを硬化させた後、前記ペーストバンプが前記絶縁材を貫くように前記銅箔板に前記絶縁材を積層して形成される請求項8に記載のペーストバンプを用いたコア基板。
- 前記ペーストバンプは、前記絶縁材より強度が大きい請求項14に記載のペーストバンプを用いたコア基板。
- 第1銅箔板と、
前記第1銅箔板の表面に結合される複数の第1ペーストバンプと、
前記第1ペーストバンプと電気的に繋がる複数の第2ペーストバンプと、
前記複数の第2ペーストバンプが結合される第2銅箔板と、
前記第1銅箔板と前記第2銅箔板の間に介在されて、前記第1ペーストバンプ及び前記第2ペーストバンプを収容する絶縁材と、
前記第1銅箔板または前記第2銅箔板の一部を除去して形成される内層回路と、
前記第1銅箔板または前記第2銅箔板に積層される外層基板と、
前記外層基板の表面に形成される外層回路を含むペーストバンプを用いた多層印刷回路基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050114696A KR100722739B1 (ko) | 2005-11-29 | 2005-11-29 | 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007150313A true JP2007150313A (ja) | 2007-06-14 |
Family
ID=38086648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006316471A Pending JP2007150313A (ja) | 2005-11-29 | 2006-11-24 | ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7622329B2 (ja) |
JP (1) | JP2007150313A (ja) |
KR (1) | KR100722739B1 (ja) |
CN (1) | CN1976560B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100722739B1 (ko) * | 2005-11-29 | 2007-05-30 | 삼성전기주식회사 | 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법 |
KR100897316B1 (ko) * | 2007-10-26 | 2009-05-14 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
US7811932B2 (en) * | 2007-12-28 | 2010-10-12 | Freescale Semiconductor, Inc. | 3-D semiconductor die structure with containing feature and method |
KR20140083580A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN104576596B (zh) * | 2013-10-25 | 2019-01-01 | 日月光半导体制造股份有限公司 | 半导体基板及其制造方法 |
CN104168725B (zh) * | 2014-08-05 | 2017-05-24 | 上海蓝沛信泰光电科技有限公司 | 一种软性线路板的制作方法 |
KR20160039922A (ko) * | 2014-10-02 | 2016-04-12 | 삼성전자주식회사 | 영상처리장치 및 그 제어방법 |
CN106257970B (zh) * | 2015-06-18 | 2019-02-05 | 欣兴电子股份有限公司 | 电路板结构与其制造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3474894B2 (ja) | 1993-09-03 | 2003-12-08 | 株式会社東芝 | 印刷配線板およびその製造方法 |
US5736681A (en) * | 1993-09-03 | 1998-04-07 | Kabushiki Kaisha Toshiba | Printed wiring board having an interconnection penetrating an insulating layer |
JPH08204334A (ja) | 1995-01-23 | 1996-08-09 | Toshiba Chem Corp | 印刷配線板の製造方法 |
JP2919409B2 (ja) | 1996-12-26 | 1999-07-12 | 山一電機株式会社 | 多層配線板 |
WO1998047331A1 (fr) * | 1997-04-16 | 1998-10-22 | Kabushiki Kaisha Toshiba | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur |
JP3938983B2 (ja) | 1997-09-02 | 2007-06-27 | 大日本印刷株式会社 | 多層配線板の製造方法 |
JPH1187912A (ja) | 1997-09-10 | 1999-03-30 | Toshiba Corp | 両面型配線板の製造方法 |
JPH11112149A (ja) | 1997-09-30 | 1999-04-23 | Elna Co Ltd | 多層プリント配線板 |
CN1179614C (zh) | 2000-10-09 | 2004-12-08 | 耀华电子股份有限公司 | 软硬合成多层印刷电路板的制造方法 |
JP2003309368A (ja) | 2002-02-13 | 2003-10-31 | North:Kk | 多層配線回路基板と、その製造方法 |
EP2315510A3 (en) * | 2001-06-05 | 2012-05-02 | Dai Nippon Printing Co., Ltd. | Wiring board provided with passive element |
JP4045143B2 (ja) * | 2002-02-18 | 2008-02-13 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 配線膜間接続用部材の製造方法及び多層配線基板の製造方法 |
JP2005520333A (ja) | 2002-03-14 | 2005-07-07 | ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク | 多層用基板の積層技術 |
JP3953433B2 (ja) | 2003-03-14 | 2007-08-08 | 山一電機株式会社 | 多層配線板の製造方法 |
KR100722739B1 (ko) * | 2005-11-29 | 2007-05-30 | 삼성전기주식회사 | 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법 |
KR100728754B1 (ko) * | 2006-04-11 | 2007-06-19 | 삼성전기주식회사 | 범프를 이용한 인쇄회로기판 및 그 제조방법 |
-
2005
- 2005-11-29 KR KR1020050114696A patent/KR100722739B1/ko not_active IP Right Cessation
-
2006
- 2006-11-21 US US11/602,332 patent/US7622329B2/en not_active Expired - Fee Related
- 2006-11-24 JP JP2006316471A patent/JP2007150313A/ja active Pending
- 2006-11-28 CN CN2006101459547A patent/CN1976560B/zh not_active Expired - Fee Related
-
2009
- 2009-10-06 US US12/588,165 patent/US7859106B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7622329B2 (en) | 2009-11-24 |
CN1976560B (zh) | 2010-09-08 |
CN1976560A (zh) | 2007-06-06 |
US20070120253A1 (en) | 2007-05-31 |
US7859106B2 (en) | 2010-12-28 |
US20100025092A1 (en) | 2010-02-04 |
KR100722739B1 (ko) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5022392B2 (ja) | ペーストバンプを用いた印刷回路基板の製造方法 | |
JP3927955B2 (ja) | 層間電気接続が向上された多層印刷回路基板及びその作製方法 | |
US8934262B2 (en) | Wiring board and method for manufacturing the same | |
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
JP2007150313A (ja) | ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法 | |
JP2004311927A (ja) | 多層印刷回路基板の製造方法 | |
KR100632560B1 (ko) | 병렬적 인쇄회로기판 제조 방법 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
US6802120B2 (en) | Method of manufacturing a printed wiring board having a non-through mounting hole | |
JP2008263188A (ja) | 回路基板の製造方法 | |
US20090288293A1 (en) | Metal core package substrate and method for manufacturing the same | |
KR100704922B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
KR20070000644A (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
KR100704927B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
KR100658972B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US11910540B2 (en) | Circuit board with solder mask on internal copper pad | |
KR100657409B1 (ko) | 다층 인쇄회로기판 제조방법 | |
EP2630652B1 (en) | Method of manufacturing printed circuit boards having vias with wrap plating | |
JP2006147748A (ja) | 多層プリント配線板およびその製造方法 | |
KR200412591Y1 (ko) | 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 | |
KR20060108902A (ko) | 다층인쇄회로기판 및 그 비어홀 생성방법 | |
KR20050039368A (ko) | 인쇄회로기판에서의 부품 삽입홀의 가공 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |