CN1976560B - 使用焊膏凸块的基板和多层印刷电路板及其制造方法 - Google Patents

使用焊膏凸块的基板和多层印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1976560B
CN1976560B CN2006101459547A CN200610145954A CN1976560B CN 1976560 B CN1976560 B CN 1976560B CN 2006101459547 A CN2006101459547 A CN 2006101459547A CN 200610145954 A CN200610145954 A CN 200610145954A CN 1976560 B CN1976560 B CN 1976560B
Authority
CN
China
Prior art keywords
soldering paste
paste projection
projection
insulation component
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101459547A
Other languages
English (en)
Other versions
CN1976560A (zh
Inventor
吴隆
柳彰燮
朴东进
睦智秀
徐炳培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1976560A publication Critical patent/CN1976560A/zh
Application granted granted Critical
Publication of CN1976560B publication Critical patent/CN1976560B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种使用焊膏凸块的基板和多层印刷电路板，及其制造方法。使用焊膏凸块的基板的制造方法包括：(a)对准一对焊膏凸块板，每个都具有多个连接至其表面的焊膏凸块，使得焊膏凸块彼此相对；以及(b)将该一对焊膏凸块板压合到一起，其中绝缘元件放置在该对焊膏凸块板之间，很容易在电路图案之间实现夹层电性互连，通过调整绝缘层的厚度，能够轻易地调整基板的厚度，由于一对焊膏凸块板被从顶部和底部压合，硬度也有所提高，并且由于焊膏凸块成对连接，能够更轻易地形成高密度布线，从而能够减小形成在焊膏凸块板上的焊膏凸块的直径。

Description

使用焊膏凸块的基板和多层印刷电路板及其制造方法
相关申请交叉参考
该申请要求于2005年11月29日向韩国知识产权局提交的韩国专利申请第2005-0114696号优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种基板，具体地说，涉及一种使用焊膏凸块(pastebump)的基板和多层印刷电路板及其制造方法。
背景技术
传统的印刷电路板通过应用加成法或减成法等，在例如覆铜箔层压板(CCL)等的基板表面上形成内层电路，并且通过整齐地堆叠绝缘层和金属层，以与用于内层电路的方法相同的方法形成外层电路，从而被制造。
即，根据现有技术的多层印刷电路板的制造方法包括：首先通过机械钻孔等在基板(例如，CCL等)中进行IVH钻孔，在基板的表面以及IVH的内径上形成电镀层(例如，通过PNL电镀等)，填充IVH的内部空间并且抛光该表面，然后通过应用减成法等在基板的表面上形成内层电路。
接着，堆叠绝缘元件，并且在表面上形成金属层，或者堆叠在其表面上已经形成有诸如RCC(树脂覆铜)等的金属层的绝缘元件，之后BVH通过激光钻孔等方法处理，用于金属层和内层电路之间的电性互连，穿透印刷电路板整个横截面的PTH通过机械钻孔等方法而被钻出，并且外层电路层通过与用于内层电路的方法相同的方法形成在绝缘层的表面上。
然而，传统的方法需要电镀过程，其复杂、昂贵而且费时。为了简化现有技术的复杂过程，通过集体堆叠程序而快速地并便宜地制造多层印刷电路板，这种所谓的“B2IT”(埋置凸块互连技术)已经被商业化，如图1所示，其通过将焊膏印在铜箔3上以形成凸块2’并且在其上堆叠绝缘元件1以预制焊膏凸块板，从而可以进行简单并方便的堆叠过程。
涉及焊膏凸块板的现有技术包括使用焊膏凸块板的发明，其中，该焊膏凸块板具有由形成在铜箔上的导电焊膏制成的凸块，以容许高密度电子部件的终端之间的简单并方便的互连。
为了这样制造通过使用常规的焊膏凸块板而在其两面具有铜箔层的基板，绝缘元件被堆叠到焊膏凸块板上，使得焊膏凸块穿透绝缘元件，并且铜箔被堆叠到其上，使得两面的铜箔层可以通过焊膏凸块而电性互连。
然而，在这种双面基板的制造方法中，根据焊膏凸块的直径，对基板所允许的高度有限制，从而成为对插入在双面基板中的绝缘元件的厚度的限制。根据焊膏凸块的直径而允许绝缘元件穿透的最大厚度的一些例子在下表中列出。
  焊膏凸块的直径   绝缘元件的最大厚度(在PPG的情况下)
  150μm   小于或等于60μm
  130μm   小于或等于40μm
  80μm   小于或等于30μm
从上述表中的例子可以看出，由于允许的高度是由焊膏凸块的直径来限定的，所以为了制造具有特定厚度的基板，焊膏凸块必须以大于某个值的直径形成。这会导致难以调整双面基板的厚度，并且在高密度布线图案在铜箔层上的形成中会产生问题。
发明内容
本发明的目的在于提供一种使用焊膏凸块的基板和多层印刷电路板及其制造方法，其允许电路图案之间的夹层的电性互连更容易，提供改善的刚性，并且允许更容易地形成高密度布线。
本发明的一方面在于提供一种使用焊膏凸块的基板的制造方法，包括：(a)对准一对焊膏凸块板，其中每一个都具有多个连接至其表面的焊膏凸块，使得焊膏凸块彼此相对；以及(b)将一对焊膏凸块板按压在一起，其中绝缘元件放置在一对焊膏凸块板之间。
通孔可以对应多个焊膏凸块的位置，在绝缘元件中形成。通孔可以通过激光钻孔或机械钻孔而形成。焊膏凸块可以包括银膏。
焊膏凸块板可以通过以下过程形成，包括：(c)将焊膏凸块印在铜箔上；以及(d)设置焊膏凸块。该过程可以进一步包括在铜箔上堆叠绝缘元件，使得焊膏凸块穿透绝缘元件，在(d)操作之后，设置焊膏凸块。优选的是焊膏凸块具有比绝缘元件更大的强度。
本发明的另一方面在于提供使用焊膏凸块的基板，包括：第一焊膏板，其具有多个连接至其表面的第一焊膏凸块；第二焊膏凸块板，其具有多个面向第一焊膏凸块并连接至其的第二焊膏凸块；以及绝缘元件，放置在第一焊膏凸块板和第二焊膏凸块板之间，其中第一焊膏凸块和第二焊膏凸块电性互连。
通孔可以对应第一焊膏凸块或第二焊膏凸块的位置而形成在绝缘元件中。优选的是通孔对应第一焊膏凸块或第二焊膏凸块的形状而成形，以便容纳第一焊膏凸块或者第二焊膏凸块。
通孔可以沿着绝缘元件的厚度方向具有均匀的横截面面积。通孔可以沿着绝缘元件的厚度方向具有递减的截面面积。焊膏凸块可以包括银膏。
焊膏凸块板可以通过以下方法形成：将焊膏凸块印在铜箔上、设置焊膏凸块、以及在铜箔上堆叠绝缘元件，使得焊膏凸块穿透绝缘元件。优选地，焊膏凸块可以具有比绝缘元件更大的强度。
本发明的再一方面在于提供使用焊膏凸块的多层印刷电路板，包括：第一铜箔；多个第一焊膏凸块，连接至第一铜箔的表面；多个第二焊膏凸块，与第一焊膏凸块电性互连；第二铜箔，多个第二焊膏凸块与其连接；绝缘元件，放置在第一铜箔和第二铜箔之间，并且容纳第一焊膏凸块和第二焊膏凸块；内层电路，通过去除第一铜箔或者第二铜箔的至少一部分而形成；外层板，堆叠在第一铜箔或者第二铜箔上；以及外层电路，形成在外层板的表面上。
本发明的其他方面和优点将在下面的说明中部分地阐述，并且可以部分地从说明中变得明显，或可以通过本发明的实施而获知。
附图说明
图1是根据现有技术的焊膏凸块板的横截面视图；
图2是示出根据本发明实施例的使用焊膏凸块基板的制造方法的流程图；
图3是示出根据本发明第一实施例的使用焊膏凸块的基板的制造过程的流程图；
图4是示出根据本发明第二实施例的使用焊膏凸块的基板的制造过程的流程图；
图5是示出根据本发明第三实施例的使用焊膏凸块的基板的制造过程的流程图；
图6是根据本发明实施例的使用焊膏凸块的基板的横截面视图；以及
图7是根据本发明实施例的使用焊膏凸块的多层印刷电路板的横截面视图。
具体实施方式
下面参考附图，更加详细地说明本发明的实施例。在参考附图的说明中，相同的元件由相同的参考标号表示，而与图号无关，且不再赘述。
图2是示出根据本发明实施例的使用焊膏凸块(paste bump)基板(core substrate有芯基板)的制造方法的流程图。
本发明的特征在于通过将一对焊膏凸块板压在一起，以允许使用更小直径的焊膏凸块，形成具有期望厚度的插入的绝缘元件的基板，并可轻易调整基板的厚度，并且可以形成高密度布线图案。
为此，每一个都具有连接至其表面的多个焊膏凸块的一对焊膏凸块板首先被对准，使得焊膏凸块彼此相对(100)。当焊膏凸块板被压合在一起时，在对准各自的焊膏凸块使其彼此相对之后，相应的焊膏凸块被互连，以在电路图案之间实现夹层电性互连。
焊膏凸块板是一种具有预先印在铜箔表面上的焊膏凸块的板，并且为了制造焊膏凸块板，焊膏凸块被印在铜箔(102)上，并且印好的焊膏凸块被设置(104)。
通过这样分别制造焊膏凸块板，并且集体将其堆叠，基板的制造时间可以被减少。为了使集体堆叠过程更有效率，可以将绝缘元件预先堆叠在其上形成有焊膏凸块的铜箔上(106)。
然而，如本发明的实施例所示，当在一对焊膏凸块板之间放置绝缘元件并且压合而形成基板时，优选的是在压合焊膏凸块板的过程期间放置绝缘元件，代替为基板预先堆叠绝缘元件。
有利的是，在铜箔上印好的并被设置的焊膏凸块的强度上大于堆叠的绝缘元件的强度。这样，当绝缘元件被堆叠在铜箔上时，焊膏凸块穿透绝缘元件，并且突出绝缘表面，而不会变形。
然而，本发明并不限于焊膏凸块的强度大于绝缘元件的强度的情况，并且在如下所述的实施例中，如果在绝缘元件中预先形成通孔之后再压合焊膏凸块，那么即使焊膏凸块的强度低于绝缘元件的强度，电路图案之间的夹层电性互连也不会有问题。
虽然银膏通常用作焊膏凸块的材料，但是考虑到焊膏的强度、成本和适用性，在对于本领域技术人员来说显而易见的范围内，显然可以使用其它类型的焊膏。
接着，一对焊膏凸块被压合在一起，以完成基板(110)。在压合过程中，焊膏凸块变形，并且相互连接。在电路图案之间形成的夹层电性互连通路，与传统的印刷电路板中的通孔类似。
如上所述，当在堆叠绝缘元件之后使用焊膏凸块时，或者当在中间放置绝缘元件之后压合焊膏凸块板时，绝缘元件被定位在焊膏凸块板之间，以形成基板。
当将放置在中间的绝缘元件与焊膏凸块压合时，有利的是，预先在绝缘元件中钻出通孔。通孔对应于多个连接至焊膏凸块板的焊膏凸块的位置，而被钻孔。同样，预先在绝缘元件中钻出通孔之后，焊膏凸块板被堆叠，并且在焊膏凸块相互接触并变形的过程中，形成在绝缘元件中的通孔起到分类引导的作用，从而通过焊膏凸块制成的电性互连通路可以以更为稳定的方法来实施。
在这种情况下，如上所述，焊膏凸块的强度并不是必须大于绝缘元件的强度，并且在某些情况下，绝缘元件的强度可以大于焊膏凸块的强度，使得焊膏凸块可以变形以填满通孔。这里，填满通孔的焊膏凸块起到电路图案之间的夹层电性互连通路的作用。
通孔可以通过激光钻孔或者机械钻孔而钻出。在激光钻孔的情况下，通孔的横截面沿着绝缘元件的厚度方向减少，以形成在绝缘元件的横截面中类似于沙漏形状的通孔，而在机械钻孔的情况下，通孔的横截面沿着绝缘元件的厚度方向均匀形成。
当焊膏凸块的强度没有绝缘元件的强度大时，电性互连通路的形状根据通孔的钻孔方法以及通孔的形状而决定。
同时，在绝缘元件预先堆叠到焊膏凸块板上之后，将一对焊膏凸块板压合在一起时，或者当焊膏凸块的强度大于绝缘元件时，焊膏凸块板被压合，而在插入的绝缘元件中没有形成的通孔，使得焊膏凸块穿透绝缘元件并且相互接触，从而变形并且互连，由此实现电性互连通路。
图3是示出根据本发明第一实施例的使用焊膏凸块的基板的制造过程的流程图。在图3中示出了焊膏凸块板10、焊膏凸块12、电性互连通路14、绝缘元件20、以及通孔22。
如图3中(a)所示，在由例如PPG等材料制成的绝缘元件20上，通孔22通过激光钻孔而被钻出，如图3中(b)所示。当绝缘元件20与焊膏凸块板10连接时，通孔22根据焊膏凸块12被连接的位置而形成。
如图3的(c)所示，一对焊膏凸块板10从插入的绝缘元件20的两侧被对准。这里，焊膏凸块12被定位以彼此相对，并且绝缘元件20中的通孔22的位置与焊膏凸块12的位置对准。
然而，图3的(a)至(c)并不代表连续的顺序，并且很明显不考虑图3所示的顺序而准备焊膏凸块板10和绝缘元件20，以及对准图3的(c)所示的位置的情况都包含在本发明的范围之内。
如图3的(d)所示，在这样对准位置之后，一对焊膏凸块板10被压合在一起，由此焊膏凸块12填满绝缘元件20中钻出的通孔22，并且彼此互连，以实现电性互连通路14。
图4是描述根据本发明第二实施例的使用焊膏凸块的基板的制造过程的流程图。在图4中示出了焊膏凸块板10、焊膏凸块12、电性互连通路16、绝缘元件20、以及通孔24。
第二实施例与第一实施例在绝缘元件20中的通孔24的钻孔方法和形状方面不同。
即，如图4的(b)所示，通孔24通过机械钻孔在绝缘元件20中被钻出。与第一实施例的激光钻孔相比，机械钻孔沿绝缘元件20的厚度方向产生具有均匀横截面的通孔。
同样，钻通孔24的方法影响通孔24的形状，由此决定了填满通孔24的焊膏凸块12的形状，也就是电性互连通路16的形状。
与第一实施例一样，图4的(a)到(c)并不表示连续的顺序，并且很明显不考虑图4所示的顺序而准备焊膏凸块板10和绝缘元件20，以及对准图4的(c)所示的位置的情况都包含在本发明的范围之内。
图5是示出根据本发明第三实施例的使用焊膏凸块的基板的制造过程的流程图。在图5中示出了铜箔8、焊膏凸块板10、焊膏凸块12、电性互连通路18、以及绝缘元件30。
第三实施例与上述第一和第二实施例不同，这是由于焊膏凸块板10在预先堆叠绝缘元件30之后被压合。
即，如图5的(a)所示，在绝缘元件30被堆叠到铜箔8上之后，焊膏凸块12被印在铜箔8上并且被设置，以形成焊膏凸块板10，如图5的(b)所示，使得焊膏凸块12穿透绝缘元件30，如图5的(c)所示。这里，与上述第一和第二实施例一样，为了使焊膏凸块12仅仅通过堆叠绝缘元件30，就可以在绝缘元件30中没有预先形成通孔24的情况下穿透绝缘元件30，最好是焊膏凸块12的强度大于绝缘元件30的强度。
接着，如图5的(d)所示，每个都具有堆叠在其上的绝缘元件30的一对焊膏凸块板10在适当位置对准，使得焊膏凸块12彼此相对，并被压合在一起以形成基板，如图5的(e)所示。而在第一和第二实施例中，彼此相对的焊膏凸块12被压合至接触，并且其形状都产生变形，以成为电性互连。
通过这样压合每个都具有预先堆叠于其上的绝缘元件30的一对焊膏凸块板10而形成基板，需要简单的过程，该过程不需要为了焊膏凸块12之间的接触而调整绝缘元件30的厚度，并且为了减少制造时间，包括在上所述第一和第二实施例中的将通孔的位置与焊膏凸块的位置对准的过程可以被省略。
图6是根据本发明实施例的使用焊膏凸块的基板的横截面视图。在图6中示出了焊膏凸块板10、电性互连通路14、以及绝缘元件20。
通过根据本发明实施例的使用焊膏凸块12的基板的制造方法而制造的基板，通过在一对焊膏凸块板10之间设置绝缘元件20而形成，其中每个焊膏凸块板10都具有多个连接至其表面的焊膏凸块12，并且压合在一起。
这里，连接至每个焊膏凸块板10的焊膏凸块12彼此相对，并且压合导致其电性互连，以在电路图案之间实现夹层电性互连通路14。
通孔可以相应于焊膏凸块12的位置，预先形成在放置在焊膏凸块板10之间的绝缘元件20中。通孔起到分类引导的作用，由于其被填满，帮助焊膏凸块12电性互连，因而通孔可以优选地形成为与焊膏凸块12的形状相对应的形状，以便于容纳焊膏凸块12。
在这种情况下，即使绝缘元件20的强度大于焊膏凸块12的强度，通过压合焊膏凸块板10而实现电性连接通路14也不会出现问题，并且电性互连通路14的形状可以通过改变通孔的形状而决定。
为了使夹层电性互连的功效最大化，通孔沿着绝缘元件20的厚度方向的横截面可以是均匀的。这可以通过由机械钻孔钻出通孔而实现。
同时，为了使通孔的精度和填充度最大化，通孔的横截面可以从绝缘元件20的表面沿着厚度方向减少。这可以由激光钻孔钻出通孔而实现。
然而，关于通孔的形状，本发明并不限于上述情况，考虑到制造时间、成本和质量等等，在对于本领域技术人员来说显而易见的范围内，显然可以包括具有其它形状或通过其它钻孔方法形成的通孔。
与在绝缘元件20中预先形成通孔并且压合焊膏凸块板10的情况相反，对于不具有通孔的绝缘元件20定位在中间而通过压合焊膏凸块板10形成基板的情况，焊膏凸块12的强度大于绝缘材料20的强度，从而在压合过程中，焊膏凸块12穿透绝缘元件20，彼此成为电性互连。
图7是根据本发明实施例的使用焊膏凸块的多层印刷电路板的横截面视图。在图7中示出了第一铜箔50、第一焊膏凸块52、内层电路55、第二铜箔60、第二焊膏凸块62、绝缘元件70、外层板80、外层电路82、以及通孔84。
图7示出了根据本发明实施例的使用焊膏凸块形成的多层印刷电路板。在根据本发明的多层印刷电路板中，基板通过压合中间定位有绝缘元件70的一对焊膏凸块板而形成，而内层电路55形成在焊膏凸块板的铜箔上。
根据需要，一个或多个外层板80可以进一步被堆叠在具有内层电路55的基板上，而外层电路82形成在每个外层板80的表面上，以制造多层印刷电路板。内层电路55和外层电路82之间的夹层电性互连，也就是说电路图案，通过形成通孔84(例如通常的IVH’s和BVH’s等等)而实现。
电路图案(例如内层电路55和外层电路82)可以通过应用通常的加成法或者减成法而形成。由于这对于本领域技术人员来说是公知的事实，在此不提供详细描述。
另外，多层印刷电路板可以通过为外层板80使用焊膏凸块板而制造，通过调整连接至用作外层板80的焊膏凸块板的焊膏凸块的位置，可以在没有形成单独的通孔84的情况下实现电路图案之间的夹层电性互连。
即，根据本实施例的多层印刷电路板的基本成分包括：第一铜箔50；多个第一焊膏凸块52，连接至第一铜箔50的表面；多个第二焊膏凸块62，与第一焊膏凸块52电性互连；以及多个第二焊膏凸块，第二铜箔60与其连接。多层印刷电路板通过压合一对焊膏凸块板而形成。
用于容纳焊膏凸块的绝缘元件70放置在一对焊膏凸块板之间，即，在第一铜箔50以及第二铜箔60之间。如前面关于基板实施例的描述中所述，可以在绝缘元件70中预先形成通孔，或者通过使焊膏凸块的强度大于绝缘元件70的强度，在不形成通孔的情况下形成绝缘元件70以容纳焊膏凸块。
焊膏凸块的铜箔暴露在基板的表面，通过压合一对焊膏凸块板而形成。根据本发明实施例的基板具有与覆铜箔层压板(CCL)(铜箔暴露在其表面)相类似的成分，但是与通过焊膏凸块在内部形成电性互连通路不同。
相应于内层电路55的电路图案通过应用通常的减成法等，可以形成在基板的表面上，即，在第一铜箔50和第二铜箔60上。为了制造多层印刷电路板，外层板80被应用在基板的表面上，即，在第一铜箔50和第二铜箔60上，具有与形成在外层板80的表面上的外层电路82相对应的电路图案。
外层电路82可以通过应用通常的加成法或者减成法等等而形成，并且这对于本领域技术人员来说是公知的事实，在此不提供详细描述。
虽然电路图案之间的夹层电性互连通常通过具有内层电路55和外层电路82的多层印刷电路板中的通孔84而实现，但是如上所述，在不形成单独的通孔84的情况下，在电路图案之间的夹层电性互连也可以通过对外层板80使用焊膏凸块板而实现。
根据包含上述内容的本发明，很容易在电路图案之间实现夹层电性互连，通过调整绝缘层的厚度，能够轻易地调整基板的厚度，由于一对焊膏凸块板被从顶部和底部压合，硬度也有所提高，并且由于焊膏凸块成对连接，能够更轻易地形成高密度布线，从而能够减少形成在焊膏凸块板上的焊膏凸块的直径。
尽管参考具体实施例详细说明了本发明的精神，但是这些实施例仅用于说明而不用于限制本发明。本领域的技术人员可以理解的是，在不脱离本发明的范围和精神的条件下，可以对这些实施例进行各种修改和改变。

Claims (12)

1.一种使用焊膏凸块的基板的制造方法，所述方法包括：
通过将焊膏凸块印在铜箔上并且设置所述焊膏凸块而形成一对焊膏凸块板；
在所述一对焊膏凸块板中的每一个的所述铜箔上堆叠绝缘元件，使得所述焊膏凸块穿透所述绝缘元件；
对准所述一对焊膏凸块板，使得所述焊膏凸块彼此相对；以及
将所述一对焊膏凸块板压合到一起，所述彼此相对的焊膏凸块被压合至接触。
2.根据权利要求1所述的方法，其中，通孔相应于所述多个焊膏凸块的位置，形成在所述绝缘元件中。
3.根据权利要求2所述的方法，其中，所述通孔通过激光钻孔或者机械钻孔形成。
4.根据权利要求1所述的方法，其中，所述焊膏凸块包括银膏。
5.根据权利要求1所述的方法，其中，所述焊膏凸块具有比所述绝缘元件的强度大的强度。
6.一种使用焊膏凸块的基板，所述基板包括：
第一焊膏凸块板，具有多个连接至其表面的第一焊膏凸块；以及
第二焊膏凸块板，具有多个第二焊膏凸块，面向与其连接的所述第一焊膏凸块，且所述第二焊膏凸块与其所面向的第一焊膏凸块被压合至接触，
其中，所述第一焊膏凸块板和所述第二焊膏凸块板中的每一个均通过以下步骤形成：
将所述焊膏凸块印在铜箔上；
设置所述焊膏凸块；以及
在所述铜箔上堆叠绝缘元件，使得所述焊膏凸块穿透所述绝缘元件。
7.根据权利要求6所述的基板，其中，通孔相应于所述第一焊膏凸块或者所述第二焊膏凸块的位置，形成在所述绝缘元件中。
8.根据权利要求7所述的基板，其中，所述通孔形成为与所述第一焊膏凸块或者所述第二焊膏凸块的形状相对应的形状，以便于容纳所述第一焊膏凸块或者所述第二焊膏凸块。
9.根据权利要求8所述的基板，其中，至少一个所述通孔沿着所述绝缘元件的厚度方向，具有均匀的横截面。
10.根据权利要求8所述的基板，其中，至少一个所述通孔沿着所述绝缘元件的厚度方向，具有递减的横截面。
11.根据权利要求6所述的基板，其中，所述焊膏凸块包括银膏。
12.根据权利要求6所述的基板，其中，所述焊膏凸块具有比所述绝缘元件的强度大的强度。
CN2006101459547A 2005-11-29 2006-11-28 使用焊膏凸块的基板和多层印刷电路板及其制造方法 Expired - Fee Related CN1976560B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050114696A KR100722739B1 (ko) 2005-11-29 2005-11-29 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR10-2005-0114696 2005-11-29
KR1020050114696 2005-11-29

Publications (2)

Publication Number Publication Date
CN1976560A CN1976560A (zh) 2007-06-06
CN1976560B true CN1976560B (zh) 2010-09-08

Family

ID=38086648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101459547A Expired - Fee Related CN1976560B (zh) 2005-11-29 2006-11-28 使用焊膏凸块的基板和多层印刷电路板及其制造方法

Country Status (4)

Country Link
US (2) US7622329B2 (zh)
JP (1) JP2007150313A (zh)
KR (1) KR100722739B1 (zh)
CN (1) CN1976560B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722739B1 (ko) * 2005-11-29 2007-05-30 삼성전기주식회사 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
US7811932B2 (en) * 2007-12-28 2010-10-12 Freescale Semiconductor, Inc. 3-D semiconductor die structure with containing feature and method
KR20140083580A (ko) * 2012-12-26 2014-07-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
CN104168725B (zh) * 2014-08-05 2017-05-24 上海蓝沛信泰光电科技有限公司 一种软性线路板的制作方法
KR20160039922A (ko) * 2014-10-02 2016-04-12 삼성전자주식회사 영상처리장치 및 그 제어방법
CN106257970B (zh) * 2015-06-18 2019-02-05 欣兴电子股份有限公司 电路板结构与其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3474894B2 (ja) 1993-09-03 2003-12-08 株式会社東芝 印刷配線板およびその製造方法
DE69419219T2 (de) * 1993-09-03 2000-01-05 Toshiba Kawasaki Kk Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
JPH08204334A (ja) 1995-01-23 1996-08-09 Toshiba Chem Corp 印刷配線板の製造方法
JP2919409B2 (ja) 1996-12-26 1999-07-12 山一電機株式会社 多層配線板
JP3687041B2 (ja) * 1997-04-16 2005-08-24 大日本印刷株式会社 配線基板、配線基板の製造方法、および半導体パッケージ
JP3938983B2 (ja) 1997-09-02 2007-06-27 大日本印刷株式会社 多層配線板の製造方法
JPH1187912A (ja) 1997-09-10 1999-03-30 Toshiba Corp 両面型配線板の製造方法
JPH11112149A (ja) 1997-09-30 1999-04-23 Elna Co Ltd 多層プリント配線板
CN1179614C (zh) 2000-10-09 2004-12-08 耀华电子股份有限公司 软硬合成多层印刷电路板的制造方法
JP2003309368A (ja) 2002-02-13 2003-10-31 North:Kk 多層配線回路基板と、その製造方法
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US6742247B2 (en) 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards
JP3953433B2 (ja) 2003-03-14 2007-08-08 山一電機株式会社 多層配線板の製造方法
KR100722739B1 (ko) * 2005-11-29 2007-05-30 삼성전기주식회사 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR100728754B1 (ko) * 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
CN1976560A (zh) 2007-06-06
US7859106B2 (en) 2010-12-28
US20070120253A1 (en) 2007-05-31
KR100722739B1 (ko) 2007-05-30
JP2007150313A (ja) 2007-06-14
US20100025092A1 (en) 2010-02-04
US7622329B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
CN1976560B (zh) 使用焊膏凸块的基板和多层印刷电路板及其制造方法
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
KR100567087B1 (ko) 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
US7973248B2 (en) Printed circuit board using paste bump and manufacturing method thereof
CN100586260C (zh) 使用凸块的印刷电路板及其制造方法
JP2004311927A (ja) 多層印刷回路基板の製造方法
US20100032202A1 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
US7765680B2 (en) Method of producing printed circuit board incorporating resistance element
KR101332079B1 (ko) 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
JP2007013136A (ja) 並列チップの内蔵された印刷回路基板とその製造方法
KR20130016100A (ko) 배선기판의 제조방법
KR100887393B1 (ko) 인쇄회로기판 제조방법
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
CN1968577B (zh) 使用浆料凸块的印刷电路板及其制造方法
US7810232B2 (en) Method of manufacturing a circuit board
US20060175081A1 (en) method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material
KR100547350B1 (ko) 병렬적 다층인쇄회로기판 제조 방법
KR100567088B1 (ko) 인쇄회로기판에서의 부품 삽입홀의 가공 방법
JP2004031738A (ja) 配線基板およびその製造方法
KR100598264B1 (ko) 스택형 비아를 구비한 인쇄회로기판 및 그 제조방법
EP2630652B1 (en) Method of manufacturing printed circuit boards having vias with wrap plating
KR100657409B1 (ko) 다층 인쇄회로기판 제조방법
KR100882263B1 (ko) 인쇄회로기판 제조방법
KR20060108902A (ko) 다층인쇄회로기판 및 그 비어홀 생성방법
JP2002076556A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20161128