KR100882263B1 - 인쇄회로기판 제조방법 - Google Patents

Abstract

인쇄회로기판 제조방법이 개시된다. 기준마크가 형성된 회로기판에 절연층을 적층하는 단계, 절연층에 블라인드 비아홀(blind via hole)을 천공하는 단계, 블라인드 비아홀이 충전되도록 절연층을 도금하여 제1 도금층을 형성하는 단계, 제1 도금층의 두께가 감소되도록 제1 도금층을 하프에칭(half etching)하는 단계, 절연층 및 회로기판을 관통하는 관통홀(through hole)을 천공하는 단계 및 관통홀의 내벽면에 전도층이 형성되도록 절연층을 도금하여 제2 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 블라인드 비아와 관통비아의 형성시점을 달리 함으로써 기존의 설비를 이용하여 미세회로패턴이 구현된 다층 인쇄회로기판을 제조할 수 있다.

블라인드 비아, 관통홀, 도금, 회로패턴, 하프에칭

Description

인쇄회로기판 제조방법{Method for manufacturing printed circuit board}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.

전자산업의 발달에 따라 휴대폰을 비롯한 전자부품의 소형화, 고기능화 되면서 인쇄회로기판의 소형화, 고밀도화에 대한 요구가 꾸준히 증가하고 있다. 이러한 전자제품의 경박단소화의 추세에 따라 인쇄회로기판 역시 고밀도화, 미세패턴화가 동시에 진행되고 있다.

인쇄회로기판에 고밀도의 회로패턴을 형성하기 위해서는 복수의 절연층을 적층하고 절연층 사이에 회로패턴을 다층으로 구현하여야 한다. 이러한 다층 인쇄회로기판에 있어 층간의 전기적 도통은 절연층을 통과하는 비아(via)에 의해 이루어진다.

도 1 내지 도 3은 종래 기술에 따른 인쇄회로기판 제조방법의 흐름도이다. 도 1 내지 도 3을 참조하여 종래 기술에 따른 인쇄회로기판을 제조하는 방법을 살펴 보면, 먼저 도 1 에 도시된 바와 같이, 회로패턴(106)이 형성된 내층기판(102)에 절연층(104)을 적층한다. 다음으로, 도 2에 도시된 바와 같이, 내층기판(102)의 회로패턴(106)과, 절연층(104) 상부에 형성되는 회로패턴 간의 전기적 도통을 위한 블라인드 비아홀(108) 및 내층기판(102)과 절연층(104)을 관통하는 관통홀(110)을 천공한다. 이 경우 블라인드 비아홀(108)은 일면이 폐쇄된 형태로 도금에 의해 블라인드 비아홀(108)이 충전되면 블라인드 비아(113)(blind via)를 형성하게 된다. 또한, 관통홀(110)은 도금에 의해 관통홀(110) 내벽면에 도금층이 형성되어 내층기판(102)의 회로패턴(106)과 내층기판(102)의 상하면에 적층된 절연층(104) 각각에 형성되는 회로패턴과 전기적 연결시킨다. 이를 위해, 도 3에 도시된 바와 같이, 도금공정을 진행하여 비아홀(108)을 충전함과 아울러 관통홀(110) 내벽면에 도금층을 형성하여 블라인드 비아(113)와 관통비아(114)를 형성한다. 이때 블라인드 비아(113)와 관통비아(114)의 형성을 위한 도금공정에 의해 절연층(104)의 표면에는 도금층이 형성되는데, 이러한 도금층을 이용하여 후속의 선택적 에칭공정에 의해 절연층(104)의 표면에 회로패턴을 형성하게 된다. 이러한 도금공정은 먼저 무전해 도금을 수행하여 시드층을 마련한 후 시드층을 전극으로 전해도금을 수행하여 소정 두께의 도금층을 형성하게 된다.

그러나, 상술한 바와 같이 한번의 도금으로 비아홀을 충전하고, 관통홀의 내벽면에 도금층을 형성하고자 하는 경우, 관통홀의 충전이 완료되는 시점에서는 관통홀의 내벽면에 도금층이 소정 두께로 형성되지 않고, 관통홀의 내벽면에 소정 두께로 도금층을 형성하기 위해 도금공정을 더 진행하는 경우에는 절연층 표면에 형성되는 도금층의 두께가 증가되어 절연층 표면에 미세회로패턴을 형성할 수 없다는 문제점이 있다.

즉, 절연층에 형성된 도금층을 포토리소그래피(photolithography) 방법에 의해 선택적으로 에칭하여 미세한 회로패턴을 구현하고자 하는 경우 두꺼운 도금층을 절연층까지 에칭하는 과정에서 인접 회로패턴까지 에칭되어 절연층 상에 미세한 회로패턴을 형성할 수 없는 것이다.

본 발명은 블라인드 비아와 관통비아의 형성시점을 달리 하여 절연층 상에 미세회로패턴을 구현할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 기준마크가 형성된 회로기판에 절연층을 적층하는 단계, 절연층에 블라인드 비아홀(blind via hole)을 천공하는 단계, 블라인드 비아홀이 충전되도록 절연층을 도금하여 제1 도금층을 형성하는 단계, 제1 도금층의 두께가 감소되도록 제1 도금층을 하프에칭(half etching)하는 단계, 절연층 및 회로기판을 관통하는 관통홀(through hole)을 천공하는 단계 및 관통홀의 내벽면에 전도층이 형성되도록 절연층을 도금하여 제2 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

한편, 본 발명에 따른 인쇄회로기판 제조방법에는 하프에칭된 제1 도금층 및 제2 도금층을 선택적으로 에칭하여 회로패턴을 형성하는 단계를 더 포함할 수 있 다.

또한, 회로패턴을 형성하는 단계 이후에, 관통홀에 절연물질을 충전하는 단계를 더 포함할 수 있다.

제1 도금층을 형성하는 단계에는, 절연층에 무전해 도금으로 시드층을 증착하는 단계 및 시드층을 전극으로 전해도금하는 단계를 포함할 수 있다.

블라인드 비아홀(blind via hole)을 천공하는 단계는, 기준마크를 인지하여 블라인드 비아홀의 형성위치를 결정하는 단계를 포함할 수 있다.

제2 도금층을 형성하는 단계에는, 관통홀에 무전해 도금으로 시드층을 형성하는 단계 및 시드층을 전극으로 전해도금하는 단계를 포함할 수 있다.

블라인드 비아홀을 천공하는 단계는, 레이저 드릴링에 의해 수행될 수 있다.

관통홀을 형성하는 단계는, CNC(Computer Numerical Control) 드릴링에 의해 수행될 수 있다.

블라인드 비아와 관통비아의 형성시점을 달리 함으로써 기존의 설비를 이용하여 미세회로패턴이 구현된 다층 인쇄회로기판을 제조할 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 4는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 순서도이고, 도 5 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 흐름도이다. 도 5 내지 도 12를 참조하면, 회로패턴(10, 26), 회로기판(12), 절연층(14), 시드층(16), 블라인드 비아홀(17), 블라인드 비아(18), 제1 도금층(20), 관통홀(22), 관통비아(23), 제2 도금층(24)이 도시되어 있다.

본 실시예에 따른 인쇄회로기판 제조방법은, 기준마크가 형성된 회로기판(12)에 절연층(14)을 적층하는 단계, 절연층(14)에 블라인드 비아홀(17)(blind via hole)을 천공하는 단계, 블라인드 비아홀(17)이 충전되도록 절연층(14)을 도금하여 제1 도금층(20)을 형성하는 단계, 제1 도금층(20)의 두께가 감소되도록 제1 도금층(20)을 하프에칭(half etching)하는 단계, 절연층(14) 및 회로기판(12)을 관통하는 관통홀(22)(through hole)을 천공하는 단계 및 관통홀(22)의 내벽면에 전도층이 형성되도록 절연층(14)을 도금하여 제2 도금을 형성하는 단계를 포함하여, 블라인드 비아(18)와 관통비아(23)의 형성시점을 달리 하여 미세회로패턴이 구현된 다층 인쇄회로기판을 제조할 수 있다.

본 실시예에 따라 인쇄회로기판을 제조하는 방법을 살펴 보면, 먼저, 도 5에 도시된 바와 같이, 표면에 회로패턴(10) 이 형성된 회로기판(12)에 절연층(14)을 적층한다(S100). 절연층(14)은 절연성 재질로 이루어지며, 필름형태나 프리프레그(preprag)형태로 적층하여 구현할 수 있다. 절연층(14)은 구현하고자 하는 인쇄회로기판의 층수에 따라 복수로 적층될 수 있으며, 각 절연층(14)에 회로패턴(26)을 형성함으로써 다층의 인쇄회로기판을 구현할 수 있다.

다음에, 도 6에 도시된 바와 같이, 절연층(14)에 블라인드 비아홀(17)(blind via hole)을 천공하고(S200), 블라인드 비아홀(17)이 충전되도록 절연층(14)을 도금하여 제1 도금층(20)을 형성한다(S300). 블라인드 비아홀(17)은 일면이 폐쇄된 형태로 절연층(14)을 천공하여 회로기판(12)에 형성되는 회로패턴(10)의 일부를 노출시키게 되고 블라인드 비아홀(17)에 도금공정을 수행하여 블라인드 비아(18)(blind via)를 형성함으로써 회로기판(12)의 회로패턴(10)과 절연층(14)에 형성되는 회로패턴(26)을 전기적으로 도통시키게 된다. 이러한 블라인드 비아(18)는 다층의 인쇄회로기판의 제조과정에서 표면층에서 내층을 전기적으로 연결할 때 사용된다.

블라인드 비아홀(17)의 형성은, 최근 미세회로패턴화에 부응하여 비아 또한 미세화됨에 따라 레이저 드릴링을 수행하여 구경이 작은 블라인드 비아홀(17)을 형성할 수 있다. 레이저 드릴은 C0₂ 레이저, Yag 레이저 등 당업자에게 자명한 레이저 드릴을 사용할 수 있다. 물론, 레이저 드릴뿐만 아니라, 컴퓨터의 제어에 따라 정밀한 드릴이 가능한 CNC 드릴을 사용하는 것도 가능하다.

한편, 회로기판(12) 및 절연층(14)의 열팽창률 차이로 인해 블라인드 비아홀(17)이 회로기판(12)의 랜드(land)(미도시)를 벗어나 천공되는 경우가 있다. 랜드는 회로패턴(10)의 일부로서 블라인드 비아(18)가 그 위에 형성됨으로써 이를 통해 회로기판(12)과 전기적으로 연결된다. 이와 같이 블라인드 비아홀(17)이 랜드를 벗어나 천공되고 블라인드 비아홀(17)에 도금이 이루어지면 전기적인 단락이 발생 할 수 있다.

따라서 이를 방지하기 위해서는 블라인드 비아홀(17)의 형성위치를 정확하게 결정할 필요가 있다. 블라인드 비아홀(17)의 형성위치를 결정하는 방법은, 회로기판(12)에 기준마크(미도시)를 미리 형성하여 두고 그 위에 절연층(14)을 적층한 후 기준마크를 인지하여 회로기판(12)의 랜드의 위치를 결정함으로써 블라인드 비아홀(17)의 형성위치를 결정할 수 있다. 즉, 회로기판(12) 상에 기준마크와 랜드가 동시에 형성되어 있어 신축이 발생하더라도 기준마크를 통해 랜드의 위치를 정확하게 결정할 수 있다.

절연층(14)에 묻힌 기준마크를 인지하는 방법은 레이져 빔를 조사하고 기준마크에서 반사되는 레이져 빔을 다시 수신함으로써 기준마크를 인지할 수 있다. 또한, 회로기판(12)에 광(光)을 조사하여 CCD카메라 등으로 통하여 기준마크를 인지하는 것도 가능하다.

절연층(14)을 도금하여 블라인드 비아홀(17)을 도금으로 충전하는 방법은 우선, 블라인드 비아홀(17)의 내벽면을 포함하는 절연층(14)의 표면에 무전해 도금으로 시드층(16)을 형성하고, 시드층(16)을 전극으로 전해도금을 수행하여 소정 두께의 제1 도금층(20)을 형성한다.

다음에, 도 8에 도시된 바와 같이, 제1 도금층(20)의 두께가 감소되도록 제1 도금층(20)을 하프에칭(half etching)한다(S400). 하프에칭은 에칭액의 양과 시간을 조절하여 제1 도금층(20)의 일부를 에칭하여 제1 도금층(20)의 두께를 감소시키는 것이다.

블라인드 비아홀(17) 및 관통홀(22)을 천공하고 한번의 도금으로 관통홀(22)을 충전하고, 관통홀(22)의 내벽면에 도금층을 형성하고자 하는 경우, 관통홀(22)의 충전이 완료되는 시점에서는 관통홀(22)의 내벽면에 도금층이 소정 두께로 형성되지 않고, 관통홀(22)의 내벽면에 소정 두께로 도금층을 형성하기 위해 도금공정을 더 진행하는 경우에는 절연층(14) 표면에 형성되는 도금층의 두께가 증가되어 절연층(14) 표면에 미세회로패턴을 형성할 수 없다.

또한, 블라인드 비아(18)를 먼저 형성한 후에 다시 관통비아(23)를 형성하는 과정에서도 블라인드 비아(18) 및 관통비아(23) 형성을 위해서 두 번의 도금이 이루어지므로 절연층(14)에 형성되는 도금층의 두께가 두꺼워 절연층(14)의 표면에 미세회로패턴의 구현이 어렵게 된다. 따라서 본 실시예에서는 블라인드 비아(18)의 형성을 위한 도금공정 후에 형성되는 제1 도금층(20)의 일부를 하프에칭하여 제1 도금층(20)의 두께를 감소시킨 후 관통비아(23) 형성을 위한 도금을 수행함으로써 절연층(14)의 표면에 형성되는 도금층의 두께를 최소화하여 절연층(14)에 미세회로패턴(26)을 구현할 수 있다.

다음에, 도 9에 도시된 바와 같이, 절연층(14)과 회로기판(12)을 관통하는 관통홀(22)(through hole)을 천공한다(S500). 관통홀(22)의 내벽면에 전도층을 형성함으로써 회로기판(12)에 형성되는 회로패턴(10)과, 회로기판(12)의 양면에 적층된 절연층(14) 각각에 형성되는 회로패턴(26)이 전기적 연결될 수 있다.

관통홀(22)은 회로기판(12) 및 절연층(14)을 모두 관통하여야 하므로 컴퓨터의 제어에 따라 정밀한 드릴이 가능한 CNC 드릴링을 수행하여 형성될 수 있다. 회 로기판(12) 및 절연층(14)의 두께가 작은 경우에는 레이저 드릴링에 의해 관통홀(22)을 천공할 수 있음은 물론이다.

다음에, 도 10에 도시된 바와 같이, 관통홀(22)의 내벽면에 전도층이 형성되도록 절연층(14)을 도금하여 제2 도금층(24)을 형성한다(S600). 관통홀(22)의 내벽면에 형성되는 전도층은 제2 도금층(24)의 일부로서 회로기판(12) 및 절연층(14)에 형성되는 회로패턴을 전기적으로 연결하는 관통비아(23)가 된다.

제2 도금층(24)을 형성하는 방법은 관통홀(22)에 무전해 도금으로 시드층(16)(미도시)을 형성하고 시드층(16)을 전극으로 전해도금을 수행하여 소정 두께의 제2 도금층(24)을 형성할 수 있다.

다음에, 도 11에 도시된 바와 같이, 하프에칭된 제1 도금층(20) 및 제2 도금층(24)을 선택적으로 에칭하여 회로패턴(26)을 형성한다(S600). 상술한 바와 같이, 블라인드 비아(18)를 형성하기 위해 도금공정을 진행하여 형성되는 제1 도금층(20)과 관통비아(23)를 형성하기 위해 도금공정을 진행하여 형성되는 제2 도금층(24)에 의해 절연층(14)에 형성되는 도금층의 두께가 두꺼운 경우 절연층(14)의 표면에 미세회로패턴(26) 을 형성할 수 없으므로 제1 도금층(20)을 하프에칭하여 제1 도금층(20)의 두께를 감소시킨 후 제2 도금층(24)을 형성함으로써 절연층(14)의 표면에 형성되는 도금층의 두께를 낮추어 절연층(14)에 미세회로패턴(26)을 구현할 수 있다.

이러한 미세회로패턴(26) 은 하프에칭된 제1 도금층(20) 및 제2 도금층(24)을 선택적으로 에칭하여 구현할 수 있다. 예를 들면, 절연층(14)에 포토레지스트를 도포하고 회로패턴(26) 이 형성될 위치만을 남겨두고 선택적으로 노광, 현상하여 제거한 후 에칭액을 도포하면 회로패턴(26)이외의 도금층이 제거되어 절연층(14)에 미세회로패턴(26)을 구현할 수 있다.

다음에, 도 12에 도시된 바와 같이, 전도층이 형성된 관통홀(22)에 절연물질을 클로깅(clogging)하고, 상기의 공정을 반복적으로 수행하여 다층의 인쇄회로기판을 구현할 수 있다. 도 12에서는 회로기판(12)의 양면에 각각 두 개의 절연층(14)을 적층하고 각 절연층(14)에 회로패턴(26)을 형성함으로써 총 6개의 층으로 이루어진 다층의 인쇄회로기판을 제시하고 있다. 이 경우 상술한 바와 같이 각 층의 전기적 도통을 위한 블라인드 비아(18)와 관통비아(23)의 형성시점을 달리 함으로써 각 절연층(14)에 형성되는 회로패턴(26)을 미세하게 구현할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1 내지 도 3은 종래 기술에 따른 인쇄회로기판 제조방법의 흐름도.

도 4는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 순서도.

5 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 흐름도.

<도면의 주요부분에 대한 부호의 설명>

10, 26 : 회로패턴 12 : 회로기판

14 : 절연층 16 : 시드층

17 : 블라인드 비아홀 18 : 블라인드 비아

20 : 제1 도금층 22 : 관통홀

23 : 관통비아 24 : 제2 도금층

Claims (8)

1. 기준마크가 형성된 회로기판에 절연층을 적층하는 단계;

   상기 절연층에 블라인드 비아홀(blind via hole)을 천공하는 단계;

   상기 블라인드 비아홀이 충전되도록 상기 절연층을 도금하여 제1 도금층을 형성하는 단계;

   상기 제1 도금층의 두께가 감소되도록 상기 제1 도금층을 하프에칭(half etching)하는 단계;

   상기 절연층 및 상기 회로기판을 관통하는 관통홀(through hole)을 천공하는 단계; 및

   상기 관통홀의 내벽면에 전도층이 형성되도록 절연층을 도금하여 제2 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
2. 제1항에 있어서,

   상기 하프에칭된 제1 도금층 및 상기 제2 도금층을 선택적으로 에칭하여 회로패턴을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
3. 제2항에 있어서,

   상기 회로패턴을 형성하는 단계 이후에,

   상기 관통홀에 절연물질을 충전하는 단계를 더 포함하는 인쇄회로기판 제조방법.
4. 제1항에 있어서,

   상기 제1 도금층을 형성하는 단계는,

   상기 절연층에 무전해 도금으로 시드층을 증착하는 단계; 및

   상기 시드층을 전극으로 전해도금하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
5. 제1항에 있어서,

   상기 블라인드 비아홀(blind via hole)을 천공하는 단계는

   상기 기준마크를 인지하여 상기 블라인드 비아홀의 형성위치를 결정하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
6. 제1항에 있어서,

   상기 제2 도금층을 형성하는 단계는,

   상기 관통홀에 무전해 도금으로 시드층을 형성하는 단계; 및

   상기 시드층을 전극으로 전해도금하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
7. 제1항에 있어서,

   상기 블라인드 비아홀을 천공하는 단계는,

   레이저 드릴링에 의해 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
8. 제1항에 있어서,

   상기 관통홀을 형성하는 단계는,

   CNC(Computer Numerical Control) 드릴링에 의해 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.

Images