KR20010108391A - 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일 - Google Patents

다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일 Download PDF

Info

Publication number
KR20010108391A
KR20010108391A KR1020017012161A KR20017012161A KR20010108391A KR 20010108391 A KR20010108391 A KR 20010108391A KR 1020017012161 A KR1020017012161 A KR 1020017012161A KR 20017012161 A KR20017012161 A KR 20017012161A KR 20010108391 A KR20010108391 A KR 20010108391A
Authority
KR
South Korea
Prior art keywords
foil
copper foil
layer
functional copper
composite
Prior art date
Application number
KR1020017012161A
Other languages
English (en)
Other versions
KR100760432B1 (ko
Inventor
게일스레이몬드
미셸다미엔
Original Assignee
추후보정
서키트 호일 룩셈부르크 트레이딩 에스.에이 알. 엘.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26640373&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20010108391(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from LU90376A external-priority patent/LU90376B1/en
Application filed by 추후보정, 서키트 호일 룩셈부르크 트레이딩 에스.에이 알. 엘. filed Critical 추후보정
Publication of KR20010108391A publication Critical patent/KR20010108391A/ko
Application granted granted Critical
Publication of KR100760432B1 publication Critical patent/KR100760432B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0112—Absorbing light, e.g. dielectric layer with carbon filler for laser processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 다층 인쇄회로기판의 제조방법에 대해 기술되어 있다. 우선, 캐리어 호일(10)이 적층된 기능성 구리 호일(16)을 포함하는 복합 호일(10)을 중심 보드(20)에 적층시킨다. 상기 기능 구리 호일(16)은 두께가 10 ㎛ 미만이고, 측면은 캐리어 호일(12)과 접하고, 후면은 레진(18)으로 코팅되어 있다. 이어서, 상기 캐리어 호일(12)은 기능 구리 호일(16)의 측면을 노출시키기 위하여 상기 기능 구리 호일(16)로부터 제거한다 이어서, 미세바이어스(microvia)를 형성하기 위하여 CO2레이저원을 사용하여 상기 기능 구리 호일(16) 및 레진(18) 전체를 천공시킨다. 또한 본 발명은 다층 인쇄회로기판의 제조시 이용되는 4개의 다른 층으로 이루어진 복합 호일(10)에 대해 기술되어 있다.

Description

다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일{METHOD FOR MANUFACTURING A MULTILAYER PRINTED CIRCUIT BOARD AND COMPOSITE FOIL FOR USE THEREIN }
초박형이고, 강력한 전자 디바이스의 개발은 연속 빌드업(sequential build-up, SBU) 기술로 인하여 고밀도(high-density) 인쇄회로기판(printed circuit boards, PCB)의 제작을 가능케 하였다. 근본적으로, 빌드업 다층 회로는 서로 다른 배선(wiring) 밀도를 가진 여러개로 적층된 층의 조합으로, 절연층에 의해 분리되고 일반적으로 100 ㎛ 미만의 직경을 가진 미세 블라인드 바이어(micro blind vias))를 거쳐 상호 연결되어 있다.
근래, (1) 광절연체의 광화학적 에칭; (2) 플라즈마 에칭 가공; (3) 또한 보다 새로운 레이저 천공(drilling) 방법 등 본질적으로 다른 세가지 기술이 미세바이어의 제작에 이용되고 있다.
레이저 천공은 미세바이어의 제조에 가장 유망한 기술인 것처럼 인식된다. 엑시머(excimer), Nd-YAG 및 CO2레이저원이 통상적으로 미세바이어의 천공에 사용되고 있으나, 이러한 레이저원 각각은 자체 특이적인 결점을 여전히 내포하고 있다. 엑시머 레이저는 산업에 응용시 경제적인 가능성 면에서 고려되지 않았다. 이들은 펄스당 낮은 박리(ablation) 속도를 나타내고, 엑시머 레이저 가스가 극히 부식성이 강하고 높은 독성을 지님에 따라 안전 예방면에서 높은 투자가 요구된다. Nd-YAG 레이저는 직경이 약 25 내지 75 ㎛인 미세바이어를 포함한 고품질의 최종품에 대해 중소형 크기로 바람직하게 사용되고 있다. 레이저 홀(hole)은 다중 소형 홀의 천공과 같은 트리팬 천공(trepanning)에 의해 제작되어야 하며, 천공 속도 또한 상당히 감소한다. CO2레이저는 미세바이어의 제조시 큰 부피의 Nd-YAG 레이저와 비교하여 점차적으로 사용량이 많아지는 추세이다. 이들은 보강되지 않은 고분자(non-reinforced polymer)에서 엑시머 또는 Nd-YAG 레이저보다 약 20 배 이상 우수한 박리 속도를 특징으로 한다.
그러나, CO2레이저가 고분자 박리에 적합하게 적용되는 경우, 구리 제거용으로는 부적합하다. 따라서, 부가적인 단계로, CO2레이저로 절연층 내에 홀을 제조하기 전에 등각(conformal, 동일한) 마스크의 제작이 요구된다. 상기 부가적인 단계에서, 개구부(opening)는 절연층이 이후에 제거되는 위치에 적층된 구리 부분을 에칭한다. 상기 방법은 CO2레이저로 블라인드 미세바이어의 천공을 용이하게 해주나, 상기 제작공정은 등각 마스크 제작 단계에 의해 지연되고 상기 등각 마스크 제작 동안 구리층이 손상되는 위험이 실재하게 된다.
상기 등각 마스크 기술의 상기한, 그리고 또다른 결점을 해소시킬 수 있도록홀의 천공시 트윈 레이저 디바이스의 사용이 제시되어 왔다. 이러한 트윈 레이저 디바이스는 IR 고체상태 레이저와 CO2레이저의 조합을 포함한다. 우선, 구리 호일내 개구부는 고체상태 레이저로 실행된다. 이어서, 레진층은 CO2레이저로 제거한다. 상기 트윈 레이저는 구리가 클래딩된 빌드업에 천공되어 미세바이어를 생성하나, 그 소요비용이 단순 CO2레이저보다 고가이고, 낮은 공정 속도로 인하여 구리 천공 단계가 늦어지게 된다.
또한, 등각 마스크의 제작이 대체하기 위한 "반-에칭(half-etching)" 단계가 제시되었다. 우선, 얇은 레진으로 코팅된 약 18 ㎛의 구리 호일을, 구리 호일이 윗방향이 되도록 중심 보드(core board) 상에 적층한다(laminate). 적층 후 18 ㎛ 두께의 구리 호일을 전면에 걸쳐 에칭하여 자체 두께가 약 5 ㎛으로 감소되도록 한다. 다음 단계로, 상기 구리층은 흑피처리(black oxide treament)를 수행하여 레이저 천공에 적합한 표면을 형성한다. 이어서, CO2레이저로 5 ㎛ 구리층 및 근접한 레진층을 직접 통과시켜 미세바이어를 천공한다. 상기 "반-에칭" 단계는 등각 마스크 제작에 비하여 덜 복잡하나, 그럼에도 불구하고 제작공정이 반-에칭 단계로 인하여 느려지고 구리 표면은 상기 반-에칭 단계를 수행하는 동안 여전히 손상이 예상된다. 나아가, 반-에칭된 구리 호일상의 CO2레이저 천공은 아직 만족스러운 결과를 내고있지 못하다. 상기 미약한 결과치는, 예를들면 600 mm×500 mm의 PCB의 전체 표면의 에칭이 균일하지 않거나 정확한 작동이 이루어지지 않는 사실에 기인한다. 최근 에칭화제(etching agent) 및 에칭 장치는 허용오차를 ±2 ㎛이 만족시킨다. 공칭(nominal) 두께가 5 ㎛ 미만인 에칭된 구리 호일의 두께는 3 내지 7 ㎛으로 다양하게 변화한다. 미세바이어 천공시 레이저 에너지는 구리의 공칭 두께인 5 ㎛으로 세팅된다. 입사점(incident point)에서 구리층이 3 ㎛인 경우, 세팅된 레이저 에너지는 구리의 함량이 너무 많아 기화되지 못한다. 그결과로, 구리 스플래쉬(splash)가 홀의 경계부분에 생성되고, 절연물질내 홀이 일반적으로 기형화된다. 입사점에서 상기 구리층이 어쨌든 7 ㎛이 되는 경우 세팅된 레이저 에너지는 너무 낮아 결과로 생성된 절연 물질내 홀이 매우 적은 직경을 나타내거나, 근접한 구리층까지 확장되지 않는다. 상기 반-에칭 방법의 잘못된 결과로 인하여 CO2레이저 천공은 오로지 구리가 아닌 물질로 클래딩된 빌드업 재료 또는 등각 마스크 에칭에서만 사용된다.
본 발명은 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일에 관한 것이다.
본 발명은 하기 상세한 설명에 의해 명백해질 것이며, 첨부된 도면에 의해한정되는 것은 아니다.
도 1은 다층 PCB의 제조시 이용되는 복합 호일의 S.E.M 단면도를 도식화한 것이다; 그리고,
도 2는 다층 PCB의 제조단계를 도시한 다이아그램이다.
본 발명은 복합 호일(10)을 사용하고, 더욱 명확하게는 다층 PCB 제조시 레진 코팅된 캐리어가 적층된 구리 호일을 사용한다. 도 1은 중심 보드상에 적층된 복합 호일의 전자주사현미경(Scanning Electron Microscope)을 나타낸 것이다. 상기 복합 호일은 캐리어 호일(12); 이형층(14); 기능성 구리 호일(16); 및 레진 코팅(18)의 4가지 다른 층으로 구성된다. 이러한 복합 호일은 두개의 연속적인 제작공정의 결과로 얻어진다.
첫번째 제작공정은 미합중국특허 제3,998,601호에 기술된 공정과 유사하다. 우선, 70 ㎛의 캐리어 호일(12)을 산성의 전해질에서 정확히 고안된 표면을 구비하고 있는 회전 티타늄 드럼(rotating Titanium drum) 상에 연속적인 전기 증착에 의해 제조된다. 상기 드럼 표면 형태는 초기 증착된 구리층에 의해 규정되고 제어된다. 캐리어 층의 건조한, 다른 면의 형태는 염기성 드럼 구리 전해질 내에 첨가제에 의해 조절된다. 또 다른 단계에서, 이형층(14)은 매우 밀접하게 조절되어 있으나, 상대적으로 낮은 부착 특성을 가진 캐리어 호일(12)의 일측면에 도입된다. 상기 이형층(14)은 두께가 매우 얇으며, 특히 1 ㎛ 미만의 두께를 포함한다. 상기 기능성 구리 호일(16)은 이형층(14)이 전기 증착되어, 바람직하게 5 ㎛의 두께를나타낸다. 캐리어 호일(12)과 접해있는 기능성 구리 호일(16)의 일측면은, 이하 정면(front side)이라 칭하고, 그 결과 이형층(14)이 적층되어 있는 캐리어 호일(12)의 표면의 거울상을 나타낸다. 캐리어 호일(12)의 표면구조의 작용으로 이형층에 적층되어 기능성 구리 호일(16)의 정면에 대해 입자상 표면 프로파일 및 거칠기를 제공할 수 있게 된다. 기능성 구리 호일의 다른 면은 이하 후면(back side)이라 칭하며, 상기 면은 건조한(matte) 면이다. 상기 후면은 여러 화학 및 전기화학적 처리를 수행하게 되며, 레진 코팅에 대한 결합강도 및 부식에 대한 안정성과 같은 여러가지 기능적인 특성을 나타낸다. 구리 노듈(nodule)의 전기증착에 의해 제조되는 결합층은, 기능성 구리의 후면에 형성된다. 인화층이 상기 결합층 위에 적용된다. 또한 상기 인화층은 이형층(14)과 무관한 구리 호일(12)의 노출된 면에 적층되어 가압 등에 의해 PCB 제작시 "블루 산화 프레임(blue oxidation frame)"의 형성을 피한다.
이후의 공정에 따르면, 상기 복합 호일(12, 14, 16)은 코팅 장치에서 제작되며, 기능성 구리 호일의 후면에 이미 결합층 및 인화층으로 적층되어 바람직하기로는 보강되지 않은 열경화성 세미중합된 (B-단계 또는 세미 경화된) 레진으로 코팅된다. 복합 호일이 중심 보드에 적층되는 경우 통상적으로 B-단계 레진을 사용한다. 실제로, 레진은 단순히 반-중합된 상태로서, 중심 보드의 외부층 회로의 적용될 수 있다. 상기에 더하여, B-단계 레진의 중합은 열간 및 냉간 싸이클이 수반되는 유압 프레스(hydraulic press) 또는 오토클레이브 내에서 수행하는 방식의 적층시 C-단계 레진을 도입함으로써 완성된다.
또한 레진상 코팅(18)은 두개의 적층된 층을 포함한다. 첫번째 박막은 25 ㎛내지 45 ㎛의 C-단계 레진층으로 기능성 구리층을 도입하고, 두번째 반경화된 레진 층은 상기한 것 중 하나로 도입한다. 이러한 제작방식은 두꺼운 레진상의 코팅층을 완성하고, 동일한 두께를 가진 B-단계의 단층으로 도입하는 것에 비해 더욱 용이하고 더욱 안정한 공정이다. 또한 두개의 레진층을 추가로 도입하여 원하는 두께를 얻을 수 있다.
도 2는 본 발명에 따른 다층 PCB의 바람직한 공정을 기술한 것이다.
상기 공정은 연마된 중심 보드(20)의 준비 단계 A1으로 시작된다. 도 2에 도시한 중심 보드(20)는 일측에 구리로 클래딩된 프리프레그(19, prepreg)를 포함하며, 회로 패턴(21)은 상기 구리 클래드에 에칭된다. 상기 회로 패턴(21)은 바람직하기로는 산화 또는 러프닝(roughening) 처리되어 이후에 적층되는 절연물질과 높은 결합 강도를 나타낸다.
단계 A2에 따르면, 이상에서 서술한 바에 의해 제조된 구리 호일(10)은 중심 보드(20)의 일측에 적층되며, 복합 호일(10)의 레진 코팅(18)은 중심 보드(20) 상의 회로 패턴(21)과 접하게 된다. 이러한 적층방식은 유압 프레스로 대체될 수 있고, 바람직하기로는 여러 개의 냉간 및 열간 싸이클이 수반된다. 적층 단계를 수행하는 동안, B-단계 열경화성 레진의 중합이 완성된다. 절연층의 더욱 두꺼운 두께는 적층되기 전에 중심 보드(20) 및 복합 호일(10) 사이에 층간 절연 시트를 배치시켜 얻어짐을 알 수 있다.
적층 단계가 완성되고 레진(18)이 완전히 중합되면, 캐리어 호일(12) 및 이형층(14)이 기계적으로 박리되는 단계 A3가 이루어진다. 박막의 이형층(14)은 중심 보드(20)의 최상부에 세정되어 균일하고 결점이 없는 기능성 구리 층인 70 ㎛의 구리 캐리어 호일(12)과 결합된 채 남아 있게 된다.
단계 A4에서, 상기 기능성 구리 호일(16)은 바람직하게 표면 처리(surface treatment)를 수행하여 CO2레이저 천공을 수행하기 위한 면을 제조한다. 이러한 표면처리는 기능성 구리 호일(16) 상의 흑피 환원의 증착을 포함한다. 상기 흑피 환원 코팅은 노출된 구리 표면상에 레이저 반사를 감소시키기 때문에 충분한 CO2레이저 천공이 요구된다. 상기 흑피 환원 코팅은, 예를 들어 갈색의 환원 코팅과 같은 적합한 산화 환원 코팅의 레이저 천공이면 그 어느 것이라도 대체가 가능하다.
단계 A5는 기능성 구리 호일(16) 및 레진 층(18) 내 천공된 미세바이어(24)를 포함하며, 중심 보드(20) 상의 기능성 구리 호일(16) 및 회로 패턴(21) 간의 상호관계 위하여, 하부에 적층되어 있는 구리 패드를 완성한다. 상기 미세바이어는 기능성 구리 호일(16) 및 레진 코팅(18)을 통과하여 CO2레이저로 한 단계로 직접 천공하는게 바람직하다. CO2레이저 원은 9.4 및 10.6 ㎛ 간 파장의 적외선을 방출한다. 이러한 적외선의 길이는 구리의 제거에는 적합하지 않으나, 그럼에도 불구하고 기능성 구리 호일(16)은 두께가 얇고 특이적인 표면 처리로 인하여 CO2레이저 빔에 의해 별다른 곤란성 없이 수행된다. 일단 상기 박막이 제거되면, CO2레이저를 바람직하게 충분히 도입(develop)한다. 이어서 레이저 방사의 90% 이상이 적층된 절연물질에 의해 흡수되고 최대 파장의 6-7 배의 깊이까지 흡수된다. 이러한 결과는 레이저 펄스당 높은 제거속도를 가져오고, 이에 따라 높은 천공 속도를 나타낸다. CO2레이저를 이용한 물질의 제거는 광열공정을 기초로 함은 이미 주지된 사실이다. 상기 레이저 방사는 제거되는 물질에 흡수되어, 기화되고, 가해지는 과압에 의해 상호 작용의 영역이 없어진다. 일단 하층의 목적하는 패드가 제거되면, 레이저 방사는 상기 목적하는 패드에 거의 완전히 반사되고, 이런 작용에 의하여 물질의 제거가 자동적으로 중단된다.
다음으로, 단계 A6에 따르면, 관통 홀(26, through hole)은 기계적으로 PCB 에 천공된다 이러한 단계는 선택적이며, 하기의 설명을 따른다.
단계 A7은 하기 4가지 부수적인 단계의 조합으로 이루어진다:
- PCB는 우선 고압의 물에 의해 세정된다.
- 이어서 상기 PCB는 흑피 환원 코팅의 완전한 제거 및 CO2레이저 제거에 따른 모든 잔류물질의 제거를 위한 디스미어링(desmearing) 공정을 수행한다.
- 이어서, 구리는 우선적으로 홀 전체 및 PCB 전체에 있는 미세바이어의 증착을 수행한다.
- 마지막으로, 구리 증착 등의 전기적 강화가 외각의 구리층(16')이 18 ㎛이 되도록 바람직하게 수행된다.
단계 A8을 수행하는 동안, 최외각 구리층(16')은 바람직하게 18 ㎛의 두꼐를 나타내며, 최외각 표면상 회로 패턴(28)을 형성하기 위해 에칭된다. 상기 회로기판은 무전기 상태(elelctroless) 도금 및 전기적 강화 전단계인, 단계 A7을 수행하는 동안 에칭되며, 상기 방법은 단계 A7의 최종 부분에서 이루어진다.
제작 공정동안 레이저 천공으로 제조된 정면이 구비된 기능성 구리 호일이 포함된 복합 호일을 이용하는 경우, 도 2의 공정의 단계 A4가 중단된다. 실제로, 상기 정면은 CO2레이저 빔을 반사할 수 있는 전형적인 광택면을 포함한다; 사화 환원 코팅은 반사를 없애, CO2레이저 빔이 구리 표면을 가열하고 재료를 제거할 수 있도록 한다. CO2레이저 빔의 반사를 피하는 또다른 방법은 복합 호일을 제작하는 동안 비반사 면을 제작하는 것이다. 상기 정면은 자체 색상 및 건조함을 특징으로 하다. 이러한 면에서, 상기 정면의 특성은 CO2레이저의 흡수를 용이하게 하도록 표면 프로파일 및 거칠기를 제공하기 위해 제작된다. 상기 정면은 또한 CO2레이저의 흡수를 용이하게 하는 색상을 포함하는 정면을 형성하기 위한 표면 제작을 수행한다.
제작 공정시 이용가능한 표면 제작은, 예를 들면 기능성 구리 호일의 전기증착 전에 이형층 상에 있는 어두운 색의 전기전도성 물질의 박막층을 제공하는 단계를 포함한다. 상기 캐리어 호일 및 이형층이 제거된 후, 어두운 색의 전기전도성 물질 층의 박막층은 기능성 구리 호일의 정면에 고정되고, 윗면이 어두운 색층이 되도록 한다. 상기한 어두운 색의 전기전도성 물질의 박막층은 이형층에 고정되어야 하며, 그 상부에 기능성 구리 호일을 형성하도록 구리 전기증착을 수행하고, 이형층과 비교하여 기능성 구리층이 더욱 강한 접착을 나타내고, CO2레이저의 적외선의 흡수를 용이하게 하기 위한 색상을 포함한다.
게다가, 어두운 색의 전기전도성 물질의 박막층은 이형층 자체의 역할을 하며, 또한 CO2레이저의 흡수를 용이하게 하는 표면 제작을 수행하게 된다. 그결과, 상기 복합 호일은 캐리어 호일, 어두운 색의 전기전도성 물질의 이형층, 기능성 구리 호일 및 레진 코팅층을 포함한다. 상기 이형층은 캐리어 호일이 제거되는 경우 기능성 구리 호일의 정면에 반드시 남아 있어야 함이 명백해진다.
어두운 색의 전기전도성 물질 층을 형성하는 대표적인 물질은 카본이다. 카본의 지속적인 연속층은 카본 증착에 의해 얻어진다. 카본 증착은 캐리어 호일의 일측에 액체 카본 분산액을 도입과정을 포함하고, 크롬을 기초로 하는 이형층에 적층시키고, 기능성 구리 호일과 접하게 된다. 일반적으로, 카본 분산액은 3가지 기본 성분을 포함하는데, 예를들면, 카본, 카본 분산액으로 이용가능한 계면활성제 하나 또는 그 이상, 및 물과 같은 액체 분산매를 포함한다. 상용되는 카본 블랙(carbon black), 용해로 블랙(furnace black) 및 적절한 작은 입자상 그라파이트(graphite)와 같은 다수의 형태의 카본이 사용된다. 카본 입자의 평균 입경은 증착에서 얻어질 수 있을 정도로 작은 입자이다. 상기 카본 입자는 증착 전후로 처리되어 전기즈착을 향상 또는 강화시킨다. 따라서, 카본입자들은 입자상 염료, 입자상 전도성 물질 또는 화학적으로 산화된 물질로 처리된다.
따라서, 간단하고 효과적인 PCB의 제작방법이 강력히 요구되고 있으며, 고품질의 미세바이어의 빠른 레이저 천공 기술이 바람직하다. 본 발명에 따르면, 상기 목적은 청구항 1항의 방법에 의해 달성된다.
본 발명의 또 다른 목적은 PCB의 제작시 사용되는 고품질의 미세바이어의 빠른 레이저 천공이 가능한 복합 호일을 제공하는 것이다. 본 발명에 따르면 상기 목적은 청구항 14항에 따른 복합 호일에 의해 달성된다.
본 발명에 따르면, PCB의 제작방법은 하기의 단계를 포함한다:
a) 중심 보드(core board)를 준비하고,
b) 캐리어 호일(carrier foil)이 적층된 기능성(functional) 구리 호일을 포함한 복합 호일을 포함하되, 상기 구리 호일의 정면(front side)이 캐리어 호일과 접하고, 후면(back side)이 레진으로 코팅하고,
c) 상기 중심 보드의 일측상에 레진으로 코팅된 측면을 포함한 상기 복합 호일을 적층하고,
d) 상기 기능성 구리 호일로부터 상기 캐리어 호일을 제거하여 상기 기능성 구리 호일의 정면을 노출시키고,
e) 상기 기능성 구리 호일 및 상기 레진에 홀을 천공하여 미세바이어를 형성한다.
본 발명의 중요한 관점에 따르면, 상기 복합 호일의 기능성 구리 호일은 두께가 10 ㎛ 미만으로, 바람직하기로는 약 5 ㎛으로, 박막의 기능성 구리 호일 및 근접한 절연층을 거쳐 노출된 정면으로부터 직접 미세바이어를 천공할 수 있는 CO2레이저원의 사용을 가능하게 한다. 이는 "반-에칭" 또는 "등각 마스크 제작" 단계가 더이상 필요하지 않게 되며, 따라서 다층 PCB의 제작이 더욱 단순화된다. 상기 공정의 단순화는 가공 장치를 줄이고, 이에 따라 설치비용을 낮추게 되며 빠른 가공 속도 및 높은 생산성을 이루게 된다. 따라서, 화학 에칭화제의 소비 또한 감소하게 된다. 이는 환경보호적 측면에서 중요한 특징이 될수 있다. 품질 제어측면에 있어서, 얇은 기능성 구리 호일은 정확한 두께 및 제어된 균일한 표면 프로파일(profile) 및 거칠기(roughness)를 포함하여, 따라서 CO2레이저 빔이 어느 장소에서나 유사하고 재현 가능성이 있는 천공 상태를 이루게 된다. 레이저 에너지는, 예를 들어 구리 표면상에 구리 얼룩없이 우물로 한정되는 형태, 직경 및 높이를 포함한 미세바이어가 PCB상의 어디에서나 매우 정확한 미세바이어를 천공시킬 수 있세 된다. 또한 나아가 상기 캐리어가 기능성 레진로 코팅된 구리 호일 취급시 요구되는 강성(rigidity)을 제공한다. 더욱이, 후자는 자체 캐리어 및 입자에 대한 레진 코팅, 화학물질 또는 기압제간을 보호하여 표면의 일관성에 손상을 주어 회로 패턴을 변경시킨다. 자체 지지 캐리어 호일로 인하여 박막의 기능성 구리 호일뿐 아니라 취성(brittle)이 있는 레진 코팅이 파쇄 부분(tear), 크랙(crack), 및 주름(wrinkle)에 대하여 보호한다. 적층시 상기 캐리어는 먼지 및 입자(레진 입자)에 대하여 박막의 기능성 구리 호일의 효과적인 보호를 제공하여, 표면 및 레진의 블리딩에 움푹 들어간다. 상기 캐리어의 제거후에, 기능성 구리층은 세정하고 만입(indentation), 파쇄 부분, 크랙 및 주름 같은 결점들이 제거된다.
상기 기능성 구리 호일은 바람직하기로는 전기 증착(electro-deposition)에 의해 얻어진다. 바람직하기로는, 상기 기능성 구리 호일의 정면이 CO2레이저의 흡착이 유리하도록 표면제작이 이루어진다. 상기 표면제작은 입자성 표면 프로파일 및 거칠기 및/또는 CO2레이저의 흡착이 유리한 색상을 포함하고 있는 정면에서 이루어진다. 이는 복합 구리 호일의 제작시 이루어지며, 그결과 기능성 구리 호일이 자체 캐리어의 제거후에 레이저 천공이 이루어진다. 상기 기능성 구리 호일의 정면은 또한 흑피처리 환원 코팅을 하여 레이저 천공에 앞서 적층시켜, CO2레이저의 흡수를 용이하게 한다.
바람직하기로는 상기 복합 호일은 상기 캐리어 호일 및 기능성 구리 호일 간에 이형층을 포함한다. 상기한 이형층은 얇고, 크롬을 기초로 하는 이형층으로, 캐리어 호일의 분리를 간단히 이룰수 있다. 이 경우, 상기 캐리어 제거는 캐리어 호일 및 상기 이형층을 기계적으로 지속적인 제거 공정을 포함하고, 상기 이형층은 캐리어 호일에 부착된 채 남아있게 된다. 그러나, 다른 종류의 이형층은 캐리어 호일 제거후 캐리어 호일 대신에 기능성 구리 호일 상에 남아있게 되며, CO2레이저의 흡수를 용이하게 하는 입자상 표면 색상을 나타낸다. 복합 기능을 가진 이러한 이형층은 어두운 색의 전도성 물질층으로, 상기 기능성 구리 호일을 형성하고, 기능성 구리 호일에 대한 강한 접착을 나타내고, CO2레이저의 적외선의 흡수를 용이하게 하는 색상을 포함하도록 하는 구리 증착이 가능해진다.
첫번째 구현예에서, 상기 레진은 B-단계(B-stage) 레진을 포함한다. 중심 보드의 기초를 이루는 회로의 적용이 가능지고, 이에 따라 적층하는 동안 중합이 완성된다.
두번째 구현예에서, 후면의 레진 코팅은 기능성 구리 호일의 측면에 도입된 C-단계 레진층 및 상기 C-단계 레진층에 도입된 B-단계 레진층을 포함한다. 이에, 절연층은 더욱 두꺼워지고, 또한 기초가 되는 회로층에 적용될 수 있다.
또한 본 발명은 다층의 PCB 의 제작시 이용가능한 복합 호일을 제공하며, 바람직하기로는 18 내지 150 ㎛의 두께인 구리 호일; 캐리어 호일의 일측면의 이형층; 바람직하기로는 10 ㎛ 미만, 더욱 바람직하기로는 5 ㎛인 기능성 구리 호일,상기 기능성 구리 호일은 이형층 상에 적층되어 이형층 및 후면이 접해있는 정면을 포함하고; 상기 기능성 구리 호일의 후면 상에 있는 레진 코팅층을 포함한다.
상기 기능성 구리 호일의 정면은, 바람직하기로는 CO2레이저의 흡수를 용이하게 하는 표면 제작을 포함한다. 이러한 표면 제작은 이형층 및 기능성 구리 호일간의 어두운 색의 전도성 물질층을 형성시켜 수행한다. 본 발명에 따른 복합 구리 호일의 첫번째 구현예에 따르면, 상기 어두운 색의 전도성 물질층은 카본 블랙 및/또는 그라파이트를 포함한다. 두번째 구현예에 따르면, 상기 어두운 색의 전도성 물질층은 어두운 색의 전기전도성의 고분자층을 포함한다.
이형층은 그 자체 어두운 색의 전도성 물질층을 포함하고, 이에 따라 이형층의 복합 기능을 나타내고 및 CO2레이저의 흡수를 용이하게 하는 표면 처리를 수행하게 된다. 상기 복합 호일은 캐리어 호일, 복합기능을 가진 이형층, 기능성 구리 호일 및 레진 코팅층을 포함한다. 크롬 이형층과 같은 통상적인 이형층과는 대조적으로 상기 이형층은 캐리어 호일의 제거시 기능성 구리 호일의 정면에 접착된다.
바람직하게는, 레진 코팅된 결합강도를 향상시키기 위하여 상기 기능성 구리 호일의 후면은 결합층을 포함한다. 또한 상기 기능성 구리 호일은 인화층(passivation layer)에 적층되며, 바람직하기로는 결합층 및 레진 코팅층 사이에 적층되어 후면의 안정성을 유지시켜 준다.
정면이 레이저로 천공된 기능성 구리 호일을 포함한 복합 구리 호일을 제조하기 위하여 구리 재질의 35 ㎛ 두께의 캐리어 호일을 준비하였다. 크롬 이형층은 미합중국특허 제3,998,601호에 기재된 통상적인 방식으로 캐리어 호일의 일측면에 전기증착을 수행하였다. 이어서, 상술한 바와 같이, 어두운 색의 전기전도성 물질층인 카본 블랙 또는 그라파이트가 함유된 15 내지 25 ㎛의 얇은 전도층이 캐리어 호일의 크롬이 증착된 면에 형성되었다. 카본 페이스트는 랙워크 피터스 사의 D47906 Kempen인 Carbon-Leitlack SD 2841 HAL-IR을 이용하였다. 카본층은 적외선으로 건조시키고, 이어서 5 ㎛ 두께의 기능성 구리 호일을 상기 캐리어 호일의 카본 코팅된 측에 전기증착시켰다. 상기 기능성 구리 호일의 전기 증착은 60 내지 65 g/l의 구리설패이트(Cu2+) 및 60 내지 65g/l의 황산이 포함된 전기조에서 수행하였다. 전류밀도는 11 A/dm2이고, 전기조의 온도는 60 ℃였다. 다음으로, 상기 기능성 구리 호일의 최외층에 노듈러 처리를 수행하였다. 이어서, 상기 호일은 상용되는 글라스-에폭시 프리프레그(Isola werke AG tkdml Duraver-E-104 D-52348 Duren) 상에 175 ℃에서 80분간 20 내지 25바의 압력하에서 적층되었다. 상온으로 냉각후, 상기 캐리어 호일은 상술한 방법대로 제거되었다. 이러한 결과, 5 ㎛ 두께로 코팅된 기능성 구리 호일이 제조되었고, CO2레이저 천공전에 더이상의 표면처리가 요구되지 않게 되었다.
어두운 색의 전기전도성 물질층의 두번째 물질은 어두운 색의 전기전도성 고분자가다. 실제로, 피롤(pyrrole), 퓨란(uran), 티오펜(thiophene) 및 그들의 유도체와 같은 몇몇 모노머 및, 예를들면 기능성 모노머들은 전기전도성 고분자로의 산화가 가능하다. 상기 모노머는 바람직하게 액상 또는 에어로졸(aerosol) 형태의 습식 공정에 의해 이형층의 표면에 도입된다. 상기 모노머는 이후에 중합되고, 이어서 기능성 구리 호일은 고분자 층 상에 증착된다. 캐리어 호일의 측면에 도입시 이형층에 적층되고, 기능성 구리 호일과 접하게 되며, 상기기 모노머는 또한 최소 하나 이상의 용매를 포함한 용액에 일부 침전된다. 또한 상기 침전용액은 중합된 모노머의 흑화도(dakness)를 증가시키는 첨가제를 포함한다.
복합 호일이 크롬을 기초로 하는 이형층 및 어두운 색의 전기 전도성 물질층을 포함하는 경우, 상기 이형층은 복합 호일을 제작하는 동안 처리되어 카본층 또는 어두운 색의 전기 전도성 고분자 층의 매우 강한 부착을 억제시킨다. 캐리어 호일 및 이형층이 제거되는 단계 A3에서, 기능성 구리 호일의 정면에 상기 층들의 부착이 결정되는 것이 바람직하다.
이상 기술한 방법은 일측의 중심보드에 해당되는 것이나, 양 면에 연속적으로 수행되는 다른 단계를 포함하는 이중 면의 중심 보드에도 바람직하게 적용이 가능하다. 또한 상기 복합 호일(10)은 70 ㎛ 두께의 캐리어 호일(12) 대신에 35 ㎛의 캐리어 호일(12)을 포함한다.
일반적으로 PCB는 여러개의 외층을 포함하는 것으로 알려져 있다. 따라서, 단계 A8의 PCB는 상술한 바의 제작방법에 있어 중심 보드로 역할을 하고, 그 상부에 외층을 적층시킨다. 그러나, 단계 A6는 A5에서 A7까지 공정 중 삭제가 불필요하며, 따라서 선택적으로 인식된다. 실제로, 필요에 따라 홀의 기계적인 천공은일반적으로 PCB의 최외층의 제조시 이루어진다. 달리말하면, 단계 A8에서 얻어진 PCB는 홀 전체에 기계적으로 천공시킨다. 또한, 공정의 최조 작동시 단계 A1의 중심 보드 (20)는 이미 일측 또는 양측 PCB에 여러층으로 적층된 상태이다.
기능성 구리 호일의 제조에 대해, 최근 관심이 집중되고 있다. 본 발명의 설명에 따르면, 상기 기능성 구리 호일(16)은 이형층 또는 어두운 색의 전기 전도성 물질층에 전기증착된다. 상기 기능성 구리 호일은 또한 전기증착 등에 의해 독립적으로 형성되고, 이형층 또는 어두운 색의 전기 전동성 물질층에 위치한다. 얻어진 구리층을 원하는 두께로 얻기 위한 전기적 강화에 의해 성장시키기 위한 CVD 또는 PVD 공정을 포함한 또다른 선택공정이 이형층 또는 어두운 색의 전기전도성 물질층 상의 얇은 기능성 호일의 형성이 이루어지며 된다.
따라서, 본 발명에 의해 간단하고 효과적인 PCB의 제작방법을 이룰 수 있고, PCB의 제작시 사용되는 고품질의 미세바이어의 빠른 레이저 천공이 가능한 복합 호일의 제작이 가능해졌다.

Claims (26)

  1. a) 중심 보드(20)를 마련하고;
    b) 캐리어 호일(12)이 적층된 기능성 구리 호일(16)을 포함하는 복합 호일을 제조하고, 상기 기능성 구리 호일(16)은 캐리어 호일(12)의 정면과 접하며 후면에 레진이 코팅된 것이고;
    c) 상기 중심 보드(20)의 일측의 레진 코팅된 후면에 상기 복합 호일(10)을 적층시키고;
    d) 상기 기능성 구리 호일(16)로부터 캐리어 호일(12)을 제거하여 기능성 구리 호일(16)의 정면을 노출시키고,
    e) 미세바이어(microvia)를 형성하도록 상기 기능성 구리 호일(16) 및 상기 레진의 전체에 홀을 천공하는 단계를 포함하는 다층 PCB의 제작방법에 있어서,
    상기 기능성 구리 호일(16)이 두께가 10 ㎛ 미만이고,
    CO2레이저 원이 상기 기능성 구리 호일(16) 전체에 노출된 정면에 홀을 천공시키는데 이용하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 상기 기능성 구리 호일(16)이 전기증착되어 두께가 약 5 ㎛인 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 기능성 구리 호일(16)의 정면에 CO2레이저의 흡수를 용이하게 하는 표면 제작을 수행하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 표면처리가 CO2레이저의 흡수를 용이하게 하도록 입자상 표면 프로파일(profile) 및 거칠기(roughness)를 제공하는 것을 특징으로 하는 방법.
  5. 제3항 또는 제4항에 있어서, 상기 표면제작이 CO2레이저의 흡수를 용이하게 하도록 입자상 표면 색상을 나타내는 것을 특징으로 하는 방법.
  6. 제3항, 제4항 또는 제5항에 있어서, 상기 표면제작이 상기 복합 호일(16)의 제작시 수행되는 것을 특징으로 하는 방법.
  7. 제1항 내지 제6항 중 어느 한항에 있어서, 상기 기능성 구리 호일(16)의 정면이 레이저 천공에 앞서 흑피(black oxide) 환원 코팅(conversion coating)으로 적층되는 것을 특징으로 하는 방법.
  8. 전항중 어느 한항에 있어서, 상기 복합 호일(10)이 상기 캐리어 호일(12) 및 상기 기능성 구리 호일(16)의 층간에 이형층(14)을 더욱 포함하고; 및
    상기 캐리어 호일(12)의 제거단계 d)가 캐리어 호일 및 이형층을 기계적으로 지속적으로 벗겨져 제거되는 것을 특징으로 하는 방법.
  9. 제1항 내지 제6항 중 어느 한항에 있어서, 상기 복합 호일이 상기 캐리어 호일 및 상기 기능성 구리 호일층 사이에 이형층을 더욱 포함하고, 상기 이형층이 CO2레이저의 흡수를 용이하게 하도록 입자상 표면 색을 포함하는 것을 특징으로 하는 방법.
  10. 전항중 어느 한항에 있어서, 상기 레진이 B-단계 레진층을 포함하는 것을 특징으로 하는 방법.
  11. 전항중 어느 한항에 있어서, 상기 레진층이 기능성 구리 호일(16)의 후면에 적용되는 C-단계 레진층 및 상기 C-단계 레진층에 도입되는 B-단계 레진층을 포함하는 것을 특징으로 하는 방법.
  12. 전항중 어느 한항에 있어서, 구리가 기능성 구리 호일(16)에 무전기 상태(electroless)로 도금하는 단계 e)를 포함하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 두께를 증가시키기 위하여 기능성 구리 호일(16) 상부에 구리를 전기증착시키는 전기적 강화단계(galvanic reinforcement step)를 이어서포함하는 것을 특징으로 하는 방법.
  14. 캐리어 호일(12);
    상기 캐리어 호일(12)의 일측상의 이형층(14);
    상기 이형층(14)이 증착된 기능성 구리 호일(16), 상기 기능성 구리 호일이 이형층과 접하는 정면(front side) 및 후면(back side)을 포함하고,
    상기 기능성 구리 호일(16)의 후면의 레진 코팅(18)을 포함하는 다층 PCB의 제조에 이용되는 복합 호일에 있어서,
    상기 기능성 구리 호일(16)의 두께가 10 ㎛ 미만이고,
    상기 기능성 구리 호일(16)의 정면이 CO2레이저의 흡수를 용이하게 하는 표면 제작을 수행하는 것을 특징으로 하는 복합 호일.
  15. 제14항에 있어서, 상기 정면이 CO2레이저의 흡수를 용이하게 하도록 입자상 표면 프로파일 및 거칠기를 포함하는 것을 특징으로 하는 복합 호일.
  16. 제14 또는 15항에 있어서, 상기 정면이 CO2레이저의 흡수가 용이하도록 입자상 표면색을 포함하는 것을 특징으로 하는 복합 호일.
  17. 제14항, 제15항 또는 제16항에 있어서, 상기 기능성 구리 호일(16)이 상기이형층(14)에 전기증착되어 두께가 5 ㎛인 것을 특징으로 하는 복합 호일.
  18. 제16항에 있어서, 상기 표면색이 이형층(14) 및 기능성 구리 호일(16) 사이에 어두운 색의 전기전도성 물질의 박막층을 형성하여 이루어짐을 특징으로 하는 복합 호일.
  19. 제14항 내지 18항 중 어느 한항에 있어서, 상기 캐리어 호일(12)의 두께가 13 내지 150 ㎛이고, 상기 이형층의 두께가 1 ㎛이고, 상기 레진 코팅층의 두께가 5 내지 150 ㎛인 것을 특징으로 하는 복합 호일.
  20. 제14항 내지 제19항 중 어느 한항에 있어서, 상기 이형층이 크롬을 기초로 하는 층인 것을 특징으로 하는 복합 호일.
  21. 제16항에 있어서, 상기 이형층이 캐리어 호일의 박리시 기능성 구리 호일의 정면에 부착된채 남아있고,
    상기 이형층이 CO2레이저의 흡수를 용이하게 하도록 입자상 표면색을 포함하는 것을 특징으로 하는 복합 호일.
  22. 제21항에 있어서, 상기 이형층이 어두운 색의 전기전도성 물질의 박막층인 것을 특징으로 하는 복합 호일.
  23. 제18 또는 22항에 있어서, 상기 어두운 색의 전기전도성 물질의 박막층이 카본 블랙 및/또는 그라파이트인 것을 특징으로 하는 복합 호일.
  24. 제18항 또는 22항에 있어서, 상기 어두운 색의 전기전도성 물질의 박막층이 어두운 색의 전기전도성 고분자인 것을 특징으로 하는 복합 호일.
  25. 제14항 내지 24항 중 어느 한항에 있어서, 기능성 구리 호일(16)의 후면에 결합층을 포함하는 것을 특징으로 하는 복합 호일.
  26. 제14항 내지 제25항 중 어느 한항에 있어서, 상기 기능성 구리 호일(16)의 후면 상부에 인화(passivation)층을 포함하고, 바람직하기로는 결합층 및 레진 코팅층(18) 간에 포함하는 것을 특징으로 하는 복합 호일.
KR1020017012161A 1999-03-23 2000-03-23 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일 KR100760432B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
LU90376A LU90376B1 (en) 1999-03-23 1999-03-23 Method for manufacturing a multilayer printed circuit board and composite foil for use therein
LU90376 1999-03-23
LU90475 1999-11-19
LU90475 1999-11-19

Publications (2)

Publication Number Publication Date
KR20010108391A true KR20010108391A (ko) 2001-12-07
KR100760432B1 KR100760432B1 (ko) 2007-09-20

Family

ID=26640373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017012161A KR100760432B1 (ko) 1999-03-23 2000-03-23 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일

Country Status (19)

Country Link
US (1) US6779262B1 (ko)
EP (1) EP1172025B2 (ko)
JP (1) JP2002540609A (ko)
KR (1) KR100760432B1 (ko)
CN (1) CN1193652C (ko)
AT (1) ATE222046T1 (ko)
AU (1) AU4108300A (ko)
CA (1) CA2364918C (ko)
CZ (1) CZ300550B6 (ko)
DE (1) DE60000315T3 (ko)
EA (1) EA003263B1 (ko)
ES (1) ES2181653T5 (ko)
HK (1) HK1043470B (ko)
HU (1) HUP0200426A2 (ko)
IL (1) IL145153A (ko)
MX (1) MXPA01009619A (ko)
PL (1) PL350939A1 (ko)
SK (1) SK13472001A3 (ko)
WO (1) WO2000057680A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782402B1 (ko) * 2006-10-24 2007-12-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
KR100882263B1 (ko) * 2007-11-09 2009-02-06 삼성전기주식회사 인쇄회로기판 제조방법
KR101540151B1 (ko) * 2013-06-18 2015-07-28 삼성전기주식회사 인쇄회로기판의 제조방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
SG98017A1 (en) 2000-12-19 2003-08-20 Inst Materials Research & Eng Method of forming selective electronics plating on polymer surfaces
US6915473B2 (en) 2001-05-14 2005-07-05 Interdigital Technology Corporation Method and system for implicit user equipment identification
LU90804B1 (fr) * 2001-07-18 2003-01-20 Circuit Foil Luxembourg Trading Sarl Process for manufacturing a composite foil suitable for manufacturing multi-layer printed circuit boards
EP1289354B1 (de) * 2001-09-01 2005-11-30 TRUMPF LASERTECHNIK GmbH Verfahren zum Herstellen von Löchern in einer Mehrlagenleiterplatte
JP4006618B2 (ja) * 2001-09-26 2007-11-14 日鉱金属株式会社 キャリア付銅箔の製法及びキャリア付銅箔を使用したプリント基板
JP3907062B2 (ja) * 2002-05-21 2007-04-18 株式会社ダイワ工業 層間接続構造及びその形成方法
US7282647B2 (en) * 2002-12-23 2007-10-16 Intel Corporation Apparatus for improving coupling across plane discontinuities on circuit boards
ATE324926T1 (de) 2003-10-24 2006-06-15 Amaxa Gmbh Verfahren zur herstellung eines elektrisch kontaktierbaren bereichs auf einem dotierten polymer und nach dem verfahren herstellbarer formkörper
US20060108336A1 (en) * 2004-11-23 2006-05-25 Northrop Grumman Corporation Fabrication process for large-scale panel devices
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
US7523545B2 (en) * 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she
TWI337058B (en) * 2007-02-16 2011-02-01 Unimicron Technology Corp Circuit board process
JP5094323B2 (ja) * 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
WO2010048653A2 (de) * 2008-10-30 2010-05-06 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
CN101600298B (zh) * 2009-07-09 2011-01-12 皆利士多层线路版(中山)有限公司 一种电路板的制作方法
KR101086838B1 (ko) * 2009-11-30 2011-11-24 엘지이노텍 주식회사 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
US8020292B1 (en) 2010-04-30 2011-09-20 Ddi Global Corp. Methods of manufacturing printed circuit boards
JP5982777B2 (ja) * 2011-10-20 2016-08-31 日立化成株式会社 プリント配線板の製造方法
MY177387A (en) * 2012-03-01 2020-09-14 Mitsui Mining & Smelting Ltd Copper foil with attached carrier foil, method for manufacturing copper foil with attached carrier foil, and copper clad laminate board for laser beam drilling obtained by using copper foil with
CN102821558B (zh) * 2012-08-24 2015-08-19 电子科技大学 一种印制电路板盲孔的金属化方法
JP5479551B2 (ja) * 2012-09-14 2014-04-23 新光電気工業株式会社 配線基板の製造方法
CN103857205A (zh) * 2012-12-04 2014-06-11 富葵精密组件(深圳)有限公司 电路板激光成孔方法
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
WO2015032103A1 (zh) * 2013-09-09 2015-03-12 富国工业(惠阳)有限公司 一种多层线路板加工工艺
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
JP6650923B2 (ja) * 2015-03-24 2020-02-19 三井金属鉱業株式会社 キャリア付極薄銅箔、その製造方法、銅張積層板及びプリント配線板
JP6501627B2 (ja) * 2015-06-03 2019-04-17 住友重機械工業株式会社 レーザ加工装置
CN109640518B (zh) * 2019-01-30 2024-03-15 无锡深南电路有限公司 激光成孔方法、覆铜板和电路板
CN111031690B (zh) * 2019-12-31 2022-03-25 生益电子股份有限公司 一种pcb的制作方法
JPWO2023286429A1 (ko) * 2021-07-12 2023-01-19

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US354196A (en) † 1886-12-14 Safety-razor
US3674656A (en) † 1969-06-19 1972-07-04 Circuit Foil Corp Bonding treatment and products produced thereby
US3998601A (en) * 1973-12-03 1976-12-21 Yates Industries, Inc. Thin foil
US4088544A (en) * 1976-04-19 1978-05-09 Hutkin Irving J Composite and method for making thin copper foil
DE3103986A1 (de) * 1981-02-05 1982-09-09 Reiner Dipl.-Phys. 8011 Vaterstetten Szepan Verfahren zur herstellung von bohrloechern zur durchkontaktierung in elektronischen leiterplatten
US4398993A (en) * 1982-06-28 1983-08-16 International Business Machines Corporation Neutralizing chloride ions in via holes in multilayer printed circuit boards
US4489154A (en) * 1983-12-22 1984-12-18 E. I. Du Pont De Nemours And Company Process for preparing a surprint proof
JPH0936550A (ja) † 1995-07-19 1997-02-07 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
AU2993997A (en) * 1996-05-01 1997-11-19 Allied-Signal Inc. New method of forming fine circuit lines
KR100222752B1 (ko) * 1996-06-27 1999-10-01 이형도 레이저를 이용한 다층 인쇄회로기판의 제조방법
JPH10190236A (ja) † 1996-12-26 1998-07-21 Nippon Carbide Ind Co Inc 多層配線板の製造方法
JPH10224040A (ja) † 1997-01-31 1998-08-21 Nippon Carbide Ind Co Inc 多層配線板の製造方法
JPH10321977A (ja) † 1997-05-23 1998-12-04 Hitachi Chem Co Ltd 多層プリント配線板
TW469228B (en) † 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
DE69926939T2 (de) † 1998-04-01 2006-07-13 Mitsui Mining & Smelting Co., Ltd. Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782402B1 (ko) * 2006-10-24 2007-12-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
KR100882263B1 (ko) * 2007-11-09 2009-02-06 삼성전기주식회사 인쇄회로기판 제조방법
KR101540151B1 (ko) * 2013-06-18 2015-07-28 삼성전기주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
DE60000315T3 (de) 2006-10-12
PL350939A1 (en) 2003-02-24
CZ300550B6 (cs) 2009-06-10
ES2181653T3 (es) 2003-03-01
CA2364918C (en) 2009-04-14
AU4108300A (en) 2000-10-09
JP2002540609A (ja) 2002-11-26
SK13472001A3 (sk) 2002-04-04
ES2181653T5 (es) 2006-12-01
HK1043470A1 (en) 2002-09-13
WO2000057680A1 (en) 2000-09-28
IL145153A (en) 2005-05-17
CN1193652C (zh) 2005-03-16
CZ20013257A3 (cs) 2002-01-16
DE60000315D1 (de) 2002-09-12
US6779262B1 (en) 2004-08-24
EP1172025B2 (en) 2006-04-26
EP1172025A1 (en) 2002-01-16
KR100760432B1 (ko) 2007-09-20
EA003263B1 (ru) 2003-02-27
CA2364918A1 (en) 2000-09-28
EP1172025B1 (en) 2002-08-07
CN1344484A (zh) 2002-04-10
HK1043470B (zh) 2003-02-14
HUP0200426A2 (en) 2002-07-29
MXPA01009619A (es) 2003-06-24
DE60000315T2 (de) 2003-04-10
EA200100928A1 (ru) 2002-04-25
IL145153A0 (en) 2002-06-30
ATE222046T1 (de) 2002-08-15

Similar Documents

Publication Publication Date Title
KR100760432B1 (ko) 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일
EP0948247B1 (en) Method For Making A Multi-Layer Printed Wiring Board
KR100276270B1 (ko) 다층인쇄회로기판의 제조방법_
US7918021B2 (en) Production of via hole in a flexible printed circuit board by applying a laser or punch
US6405431B1 (en) Method for manufacturing build-up multi-layer printed circuit board by using yag laser
KR100855530B1 (ko) 다층프린트배선판 및 그 제조방법
KR100936446B1 (ko) 고밀도 인쇄회로기판의 생산방법
JP3142270B2 (ja) プリント配線板の製造方法
JP3261119B2 (ja) プリント配線板の製造方法
JPH1075069A (ja) Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法
JP2002060967A (ja) 銅または銅合金の表面処理法
WO2020066074A1 (ja) 多層配線板の製造方法
JP4718031B2 (ja) プリント配線板及びその製造方法
JPH10190234A (ja) 多層配線板の製造方法
JP6622443B1 (ja) 多層配線板の製造方法
JP2003243810A (ja) 極細線パターンを有するプリント配線板製造方法。
JP2001267739A (ja) 配線板におけるヴィア形成法
WO2019188836A1 (ja) 多層配線板の製造方法
JP2008288362A (ja) 多層プリント配線板およびその製造方法
WO2002093989A1 (en) Method for laser drilling in materials used for production of printed circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130827

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180828

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 13