KR100782402B1

KR100782402B1 - 인쇄회로기판 및 그 제조방법

Info

Publication number: KR100782402B1
Application number: KR1020060103455A
Authority: KR
Inventors: 정회구; 유제광; 강명삼; 김지은; 박정우; 박정현
Original assignee: 삼성전기주식회사
Priority date: 2006-10-24
Filing date: 2006-10-24
Publication date: 2007-12-07

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 캐리어판에 제1 회로패턴 및 제1 회로패턴으로부터 돌출되는 제1 범프를 형성하는 단계, (b) 캐리어판을 절연기판에 가압함으로써 제1 회로패턴 및 제1 범프를 절연기판의 일면에 매립하는 단계, 및 (c) 절연기판의 타면에, 제1 범프와 전기적으로 연결되는 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 회로손상이 적은 회로패턴을 형성할 수 있으며, 도금공정 시간을 단축할 수 있고, 비아를 별도로 가공할 필요가 없어 기판 제작의 제조비용을 절감시킬 수 있다.

시드층, 베리드 패턴

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}

도 1는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.

도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 캐리어판 102, 118 : 시드층

104, 116 : 도금 레지스트 106, 121 : 회로패턴

108, 122 : 범프 110 : 절연기판

112 : 프레스판 114 : 함입홈

120 : 박리부재 124 : 솔더 레지스트

126 : 금도금층

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

전자 산업이 발달함에 따라서 전자 부품의 고기능화 및 소형화가 요구되고 있으며, 특히 휴대용 전자제품의 많은 분야에서 기술적인 발달이 가장 급진적으로 이루어지고 있다.

종래에는 IC 등의 전자 부품을 메인보드(Main borad)에 연결하기 위한 인터포저(Interposer)로서 리드프레임이 사용되었으나, IC의 I/O 수가 증가함에 따라 인터포저로서 인쇄회로기판을 사용하게 되었는데, 이것이 CSP(Chip Scale Package)라고 하는 패키지(package)의 형태로 발전한 것이다. 초기에는 몇 개의 IC만이 인터포저로서 인쇄회로기판을 사용한 CSP를 채택하였으나, 현재에는 휴대기기의 소형화 추세가 가속됨에 따라 대부분 CSP를 적용하는 추세로 변화하고 있다. 이러한 추세에 따라 CSP 기판도 고밀도, 박형화, 그리고 실장시 불량 발생을 최소화하기 위한 기술들이 요구되고 있는 실정이다.

종래기술에 따른 CSP용 인쇄회로기판을 제조하는 경우, 회로패턴을 형성한 후 시드층을 제거하기 위해 플래시 에칭을 수행해야 하기 때문에, 이로 인하여 회로패턴의 손상되는 문제가 있었다.

본 발명은, 회로손상이 적은 회로패턴을 형성할 수 있으며, 도금공정 시간을 단축할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, (a) 캐리어판에 제1 회로패턴 및 제1 회로패턴으로부터 돌출되는 제1 범프를 형성하는 단계, (b) 캐리어판을 절연기판에 가압함으로써 제1 회로패턴 및 제1 범프를 절연기판의 일면에 매립하는 단계, 및 (c) 절연기판의 타면에, 제1 범프와 전기적으로 연결되는 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

단계 (a)는, (a1) 캐리어판에 제1 도금 레지스트를 적층하고 제1 회로패턴에 상응하여 제1 도금 레지스트를 선택적으로 제거하는 단계, (a2) 캐리어판을 도금하여 제1 회로패턴을 형성하는 단계, (a3) 제1 도금 레지스트 및 제1 회로패턴을 커버하도록 제2 도금 레지스트를 적층하고 제1 범프에 상응하여 제2 도금 레지스트를 선택적으로 제거하는 단계, 및 (a4) 캐리어판을 도금하여 제1 범프를 형성하는 단계를 포함할 수 있다.

단계 (a1) 이전에, 캐리어판을 도금하여 시드층을 적층하는 단계를 더 포함할 수 있다.

단계 (c)는, (c1) 절연기판의 타면에 도금 레지스트를 적층하고 제2 회로패턴에 상응하여 도금 레지스트를 선택적으로 제거하는 단계, (c2) 도금 레지스트가 제거된 부분에 시드층을 적층하는 단계, 및 (c3) 시드층에 전원을 인가하여 도금층을 형성함으로써 제2 회로패턴을 형성하는 단계를 포함할 수 있다.

단계 (c3) 이후에, (c4) 도금 레지스트를 제거하고, 절연기판의 타면에 솔더 레지스트(solder resist)를 도포하는 단계를 더 포함할 수 있다.

단계 (c2)는, (c21) 절연기판 및 도금 레지스트의 표면을 무전해 도금 하여 시드층을 적층하는 단계 및 (c22) 도금 레지스트의 표면에 적층된 시드층을 제거하는 단계를 포함할 수 있다.

단계 (b)와 단계 (c) 사이에, 제1 범프의 위치에 상응하여 절연기판의 타면을 천공하여 함입홈을 형성함으로써 제1 범프를 절연기판의 타면으로 노출시키는 단계를 더 포함할 수 있다.

제2 회로패턴은 제2 범프를 개재하여 제1 범프와 전기적으로 연결되며, 단계 (c3)은 함입홈에 도금층이 충전되도록 하여 제2 범프를 형성하는 단계를 포함할 수 있다.

단계 (b) 이후에, (d) 캐리어판을 제거하여 제1 회로패턴을 절연기판의 일면으로 노출시키는 단계를 더 포함할 수 있다.

단계 (d) 이후에, (e) 절연기판의 표면에 솔더 레지스트를 도포하는 단계를 더 포함할 수 있다.

본 발명의 다른 측면에 따르면, 절연기판과, 절연기판에 매립되며, 절연기판의 일면으로 노출되는 제1 회로패턴과, 제1 회로패턴으로부터 돌출되며 절연기판에 매립되는 제1 범프와, 절연기판의 타면에 형성되며, 제1 범프와 전기적으로 연결되는 제2 회로패턴을 포함하는 인쇄회로기판이 제공된다.

제1 회로패턴 및 제1 범프는 도금에 의해 일체로 형성될 수 있고, 제1 범프의 위치에 상응하여 절연기판의 타면으로부터 삽입되는 제2 범프를 더 포함할 수 있으며, 제2 회로패턴은 제2 범프를 개재하여 제1 범프와 전기적으로 연결될 수 있다.

또한, 제2 회로패턴 및 제2 범프는 도금에 의해 일체로 형성될 수 있으며, 제1 범프와 제2 범프는 무전해 도금층을 개재하여 연결될 수 있다.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위을 포함한 발명의 상세한 설명으로부터 명확해질 것이다.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도, 도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도시된 바와 같이, 캐리어판(100), 시드층(102, 118), 도금 레지스트(104, 116), 회로패턴(106, 121), 범프(108, 122), 절연기판(110), 프레스판(112), 함입홈(114), 박리부재(120), 솔더 레지스트(124), 금도금층(126)이 도시되어 있다.

본 실시예는 베리드 패턴 형성과정에서 범프를 형성함으로써 별도의 비아홀 가공없이 회로패턴의 층간 연결을 구현하고, 절연기판의 표면에 회로패턴을 형성하는 과정에서 도금 레지스트를 도포한 후 무전해 도금을 함으로써 도금 레지스트 제거 후 플래쉬 에칭을 생략할 수 있는 것을 특징으로 한다.

이를 위해 먼저, 캐리어판(100)에 회로패턴(106) 및 그로부터 돌출되는 범프(108)를 형성하는데(S10), 범프(108)가 형성되는 과정을 살펴보면, 도 2의 (a)와 같이, 캐리어판(100)에 도금 레지스트(104)를 적층하고, 회로패턴(106)에 상응하는 도금 레지스트(104)를 노광, 현상하여 선택적으로 제거한다(S12). 이때, 캐리어판(100)을 도금하여 시드층(102)을 적층하고(S11), 시드층(102)에 도금 레지스트(104)를 적층한 후, 선택적으로 제거할 수도 있다.

다음으로, 캐리어판(100)을 도금하여 회로패턴(106)을 형성한 후(S14), 도 2의 (b)와 같이, 도금 레지스트(104) 및 회로패턴(106)을 커버하도록 도금 레지스트(104)를 적층하고, 범프(108)에 상응하여 도금 레지스트(104)를 선택적으로 제거(S16)하면, 도 2의 (c)와 같이, 캐리어판(100)을 도금하여 범프(108)를 형성할 수 있다(S18).

한편, 본 실시예에서의 캐리어판은, 이형지, 지그, 필름 및 절연기판 등을 사용할 수 있으며 회로패턴을 형성하기 위한 받침 역할을 수행하는 것을 특징으로 한다. 또한, 캐리어판 및 시드층은 구리, 니켈 또는 알루미늄의 재질로 구성될 수 있다.

캐리어판(100)을 도금하여 범프(108)를 형성하면, 도 2의 (d)와 같이, 캐리어판(100)을 절연기판(110)에 가압함으로써 회로패턴(106) 및 범프(108)를 절연기판(110)의 일면에 매립시킨다(S20). 이때, 회로패턴(106) 및 범프(108)는 회로전사법에 의하여 절연기판(110)의 일면에 매립시킬 수 있다.

캐리어판(100)을 절연기판(110)에 가압함으로써 회로패턴(106) 및 범프(108)를 절연기판(110)의 일면에 매립시킬 때, 도 2의 (e)와 같이, 범프(108)의 위치에 상응하여 절연기판(110)의 타면을 천공하여 함입홈(114)을 형성함으로써 범프(108)를 절연기판(110)의 타면으로 노출시킨다(S22). 이때, 절연기판(110)의 타면을 천공하여 함입홈(114)을 형성하는 방법은 돌기가 형성된 프레스(press)판(112)을 사용할 수 있다.

다음으로, 절연기판(110) 타면에, 범프(122)와 전기적으로 연결되는 회로패턴(121)을 형성할 수 있는데(S30), 보다 구체적으로, 도 2의 (f)와 같이, 절연기판(110)의 타면에 도금 레지스트(116)를 적층하고 회로패턴(121)에 상응하여 도금 레지스트(116)를 노광, 현상하여 선택적으로 제거한 후(S32), 도 2의 (g)와 같이, 도금 레지스트(116)가 제거된 부분에 시드층(118)을 적층(S34)하는데, 무전해 도금법에 의해 시드층(118)을 적층할 수 있다(S341).

다음으로, 도 2의 (h)와 같이, 시드층(118)이 적층된 도금 레지스트(116)가 제거된 부분에 경화 및 박리 가능한 박리부재(120)을 채워 도금 레지스트(116)의 표면에 적층된 시드층(118)만을 제거할 수 있다(S342). 이때, 도금 레지스트(116)의 일부인 표면에 적층된 시드층(118)만을 제거하기 위하여, 박리부재(120)를 사용하는 대신에, 물리적인 방법으로 도금 레지스트(116)의 표면에 적층된 시드층(118)을 제거할 수도 있다.

도 2의 (i)와 같이, 경화된 박리부재(120)를 박리시킨 후, 도 2의 (j)와 같이, 시드층(118)에 전원을 인가하여 전해 도금함으로써, 도금층을 형성하여 회로패턴(121)을 형성하고(S36), 함입홈(114)에 도금층이 충전되도록 하여 회로패턴(121)과 일체로 형성되는 범프(122)를 형성할 수 있다(S361).

또한, 회로패턴(121)을 형성한 후에, 도 2의 (k)와 같이, 도금 레지스트(116)를 제거하고, 도 2의 (l)와 같이, 캐리어판(100)과 시드층(102)을 제거하여 회로패턴(106)을 절연기판(110)의 일면으로 노출시킨다(S40).

또한, 도 2의 (m)와 같이, 절연기판(110)의 타면에 솔더 레지스트(solder resist, 124)를 도포(S42)하여, 회로패턴(121)을 보호하고, 칩 및 솔더 볼이 연결될 부분를 개방한다.

또한, 도 2의 (n)와 같이, 개방된 부분의 표면 보호 및 솔더 볼과 기판과의 밀착력을 향상시키기 위해 금도금을 수행하여 금도금층(126)을 형성할 수 있다. 또한, 솔더 볼이 연결될 부분을 금도금하고 솔더 레지스트를 도포할 수도 있음은 물론이다.

전술한 실시예에 따라 제조되는 인쇄회로기판은, 절연기판(110)에 회로패턴(106, 121)이 매립되는 베리드 패턴 형태의 기판에 있어서, 회로패턴(106)에 범프(108)를 일체로 연결하여 형성함으로써, 별도의 비아 형성 공정 없이도 회로패턴(106, 121)의 층간 전기적 연결을 용이하게 구현할 수 있도록 한 것을 특징으로 한다.

즉, 본 실시예에 따른 인쇄회로기판은, 절연기판(110)에 회로패턴(106)이 매립되어 있으며, 회로패턴(106)은 절연기판(110)의 표면으로 노출된다. 회로패턴(106)에는 범프(108)가 돌출형성되어 회로패턴(106)의 매립에 의해 범프(108)가 절연기판(110)의 내부에 수용되는 구조로 이루어진다.

회로패턴(106) 및 범프(108)는 도금에 의해 일체로 형성될 수 있다. 즉, 전술한 바와 같이 캐리어판(100) 상에 도금 레지스트(104)를 도포하고 회로패턴(106) 및 범프(108)가 형성될 위치만을 선택적으로 개방한 후 전해 도금함으로써 회로패턴(106) 및 범프(108)를 일체로 형성할 수 있는 것이다.

한편, 절연기판(110)의 일면에서 회로패턴(106) 및 범프(108)를 매립한 경우, 절연기판(110)의 타면에는 범프(108)에 의해 층간 전기적 연결이 구현되도록 다른 회로패턴(121)을 형성할 수 있다.

즉, 층간 전기적 연결이 필요한 위치에서 범프(108)와 연결되도록 절연기판(110)의 타면에 회로패턴(121)을 형성하는 것이 좋다. 이 경우, 범프(108)와 회로패턴(121) 간의 전기적 연결의 신뢰성을 높이기 위해 절연기판(110)의 타면으로부터 삽입되는 다른 범프(122)를 형성할 수 있다. 다른 범프(122)는, 전술한 바와 같이, 돌기가 형성된 프레스(press)판(112)을 사용하여 절연기판(110)의 타면을 일부 천공하여 함입홈(114)을 형성한 후, 함입홈(114) 내에 도금층을 충전함으로써 형성될 수 있다.

다른 범프(122)를 형성하기 위한 도금 공정은 절연기판(110)의 타면에 회로패턴(121)을 형성하기 위한 도금 공정과 병행하여 수행함으로써, 한 번의 도금으로 회로패턴(121)과 범프(122)를 일체로 형성하는 것이 바람직함은 전술한 바와 같다.

함입홈(114)에 도금층을 충전하기 위해서는 합임홈의 내주면에 무전해 도금을 한 후 전해 도금을 하는 것이 좋으며, 이 경우 절연기판(110)의 양면에서 삽입되는 범프(108, 122) 간에는 무전해 도금층이 개재되게 된다.

전술한 실시예 외의 많은 실시예들이 본 발명의 청구범위 내에 존재한다.

상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 시드층을 사용하여 애디티브(additive) 공법으로 회로를 형성하기 때문에 미세 패턴(fine pattern) 구현이 가능하며, 절연기판의 표면에 시드층이 남아 있지 않아서 회로형성 후 플래쉬 에칭을 할 필요가 없으므로, 회로손상이 적은 회로패턴을 구현할 수 있다.

Claims

(a) 캐리어판에 제1 회로패턴 및 상기 제1 회로패턴으로부터 돌출되는 제1 범프를 형성하는 단계;

(b) 상기 캐리어판을 절연기판에 가압함으로써 상기 제1 회로패턴 및 상기 제1 범프를 상기 절연기판의 일면에 매립하는 단계; 및

(c) 상기 절연기판의 타면에, 상기 제1 범프와 전기적으로 연결되는 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 단계 (a)는,

(a1) 상기 캐리어판에 제1 도금 레지스트를 적층하고 상기 제1 회로패턴에 상응하여 상기 제1 도금 레지스트를 선택적으로 제거하는 단계;

(a2) 상기 캐리어판을 도금하여 상기 제1 회로패턴을 형성하는 단계;

(a3) 상기 제1 도금 레지스트 및 상기 제1 회로패턴을 커버하도록 제2 도금 레지스트를 적층하고 상기 제1 범프에 상응하여 상기 제2 도금 레지스트를 선택적으로 제거하는 단계; 및

(a4) 상기 캐리어판을 도금하여 상기 제1 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제2항에 있어서,

상기 단계 (a1) 이전에,

상기 캐리어판을 도금하여 시드층을 적층하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 단계 (c)는,

(c1) 상기 절연기판의 타면에 도금 레지스트를 적층하고 상기 제2 회로패턴에 상응하여 상기 도금 레지스트를 선택적으로 제거하는 단계;

(c2) 상기 도금 레지스트가 제거된 부분에 시드층을 적층하는 단계; 및

(c3) 상기 시드층에 전원을 인가하여 도금층을 형성함으로써 상기 제2 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제4항에 있어서,

상기 단계 (c3) 이후에,

(c4) 상기 도금 레지스트를 제거하고, 상기 절연기판의 타면에 솔더 레지스 트(solder resist)를 도포하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제4항에 있어서,

상기 단계 (c2)는,

(c21) 상기 절연기판 및 상기 도금 레지스트의 표면을 무전해 도금하여 상기 시드층을 적층하는 단계; 및

(c22) 상기 도금 레지스트의 표면에 적층된 상기 시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제4항에 있어서,

상기 단계 (b)와 상기 단계 (c) 사이에,

상기 제1 범프의 위치에 상응하여 상기 절연기판의 타면을 천공하여 함입홈(114)을 형성함으로써 상기 제1 범프를 상기 절연기판의 타면으로 노출시키는 단계를 더 포함하는 인쇄회로기판 제조방법.
제7항에 있어서,

상기 제2 회로패턴은 제2 범프를 개재하여 상기 제1 범프와 전기적으로 연결되며,

상기 단계 (c3)은 상기 함입홈에 도금층이 충전되도록 하여 상기 제2 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 단계 (b) 이후에,

(d) 상기 캐리어판을 제거하여 상기 제1 회로패턴을 상기 절연기판의 일면으로 노출시키는 단계를 더 포함하는 인쇄회로기판 제조방법.
제9항에 있어서,

상기 단계 (d) 이후에,

(e) 상기 절연기판의 표면에 솔더 레지스트를 도포하는 단계를 더 포함하는 인쇄회로기판 제조방법.
절연기판과;

상기 절연기판에 매립되며, 상기 절연기판의 일면으로 노출되는 제1 회로패 턴과;

상기 제1 회로패턴으로부터 돌출되며 상기 절연기판에 매립되는 제1 범프와;

상기 절연기판의 타면에 형성되며, 상기 제1 범프와 전기적으로 연결되는 제2 회로패턴을 포함하는 인쇄회로기판.
제11항에 있어서,

상기 제1 회로패턴 및 상기 제1 범프는 도금에 의해 일체로 형성되는 것을 특징으로 하는 인쇄회로기판.
제11항에 있어서,

상기 제1 범프의 위치에 상응하여 상기 절연기판의 타면으로부터 삽입되는 제2 범프를 더 포함하며, 상기 제2 회로패턴은 상기 제2 범프를 개재하여 상기 제1 범프와 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
제13항에 있어서,

상기 제2 회로패턴 및 상기 제2 범프는 도금에 의해 일체로 형성되는 것을 특징으로 하는 인쇄회로기판.
제11항에 있어서,

상기 제1 범프와 상기 제2 범프는 무전해 도금층을 개재하여 연결되는 것을 특징으로 하는 인쇄회로기판.