KR101540151B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101540151B1
KR101540151B1 KR1020130069667A KR20130069667A KR101540151B1 KR 101540151 B1 KR101540151 B1 KR 101540151B1 KR 1020130069667 A KR1020130069667 A KR 1020130069667A KR 20130069667 A KR20130069667 A KR 20130069667A KR 101540151 B1 KR101540151 B1 KR 101540151B1
Authority
KR
South Korea
Prior art keywords
layer
forming
circuit board
copper
copper foil
Prior art date
Application number
KR1020130069667A
Other languages
English (en)
Other versions
KR20140146841A (ko
Inventor
한연규
이동경
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130069667A priority Critical patent/KR101540151B1/ko
Publication of KR20140146841A publication Critical patent/KR20140146841A/ko
Application granted granted Critical
Publication of KR101540151B1 publication Critical patent/KR101540151B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 인쇄회로 기판의 제조 방법은 내층 회로 상에 외층 절연층과 표면처리된 외층 동박이 순차적으로 형성된 베이스 기판을 준비하는 단계 및 상기 표면처리된 외층 동박과 상기 외층 절연층을 레이저 가공하여 상기 내층 회로를 노출 시키는 비아홀을 형성하는 단계를 포함한다.

Description

인쇄회로기판의 제조방법 {Method for Manufacturing Printed Circuit Board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
전자기기가 소형화, 경량화, 고성능화됨에 따라, 다층인쇄회로기판의 회로폭의 축소와 층들을 연결하는 비아홀(Via hole)의 소구경화(小口經化)가 요구되고 있다.
기계적인 드릴을 사용하여 직경이 약 200㎛ 이하인 홀을 형성하는 것은 매우 어렵다. 그 이유로는 상대적으로 가공 속도가 느리며, 가공 정확도가 낮고, 열 확산으로 제품특성 변화가 쉬우며, 드릴비트 마모로 불량발생이 있다. 이런 단점들 때문에 소구경 홀의 형성에 레이저가 사용되어 왔다.
기존에 동박을 레이저로 가공하려는 시도가 많이 있었으나, 동박의 레이저 흡수율이 낮아 동박의 외층 표면이 레이저를 반사함으로 인해 두꺼운 동박에 홀을 만드는데 어려움이 있었다. 이를 해결한 다층인쇄회로기판의 제조법으로는 첫 번째, 동박의 비아홀 위치에 비아 사이즈와 같은 크기의 구멍을 에칭법으로 제거하고 절연층이 드러난 곳을 레이저로 가공하는 것이다.
이 경우, 절연층이 드러난 곳을 내 레이저의 다중반사를 통해 흡수율을 높일 수 있다. 하지만, 제조법은 에칭 공정이 늘어남으로 생산 효율이 떨어지며, 동도금으로 형성된 외층과 절연층의 밀착강도가 낮았다. 두 번째, 내층 회로 양면에 절연 수지층을 코팅하고 레이저로 비아홀을 가공한 뒤에 동도금으로 외층을 형성하는 방법이 있다. 이 경우, 동도금으로 형성된 외층과 절연층의 밀착강도가 낮은 단점이 있었다.
세 번째로 4㎛ 이하의 얇은 외층 동박에 레이저를 조사함으로써 비아홀을 가공하는 기존의 방법이 있다. 이는 홀을 가공하기 위한 동박을 얇게 하여 높은 레이저 에너지를 이용해 한번에 뚫는다는 방법을 제시하나 반사를 제어하지 못했다.
이와 같은 문제들을 해결하기 위해 본 발명의 공정이 사용된다.
본 발명의 일 측면에 따르면, 레이저를 이용해 표면처리된 외층 동박 및 외층 절연층을 한번에 뚫어 비아홀을 만드는 방법을 제공하는 데 있다. 이때, 내층 회로에 약간의 손상을 피할 수 없으나 홀의 가공 효율성이 우수한 방법을 제공하는 데 있다. 특히, 다층인쇄회로기판을 제조함에 있어 레이저를 이용해서 용이하게 홀(비아홀, 이너비아홀, 쓰루홀)을 형성시키고 디스미어액, 플라즈마, 화학동, 전기동을 이용하여 외층 회로를 형성시켜 외층 절연층과 회로층의 밀착성을 증가시키는 방법을 제시한다.
본 발명의 표면처리된 외층 동박은 절연 수지와의 밀착성, 내열성, 내약품성이 우수한 복합물 동박(Composite Copper Foil)을 제공한다.
본 발명의 실시 예에 따르면, 인쇄회로 기판의 제조 방법은 내층 회로 상에 외층 절연층과 표면처리된 외층 동박이 순차적으로 형성된 베이스 기판을 준비하는 단계 및 상기 표면처리된 외층 동박과 상기 외층 절연층을 레이저 가공하여 상기 내층 회로를 노출 시키는 비아홀을 형성하는 단계를 포함한다.
이때, 상기 베이스기판의 준비 단계는 내층 회로를 포함하는 인쇄회로기판을 준비하는 단계, 상기 인쇄회로기판에 외층 절연층을 적층하는 단계와 상기 외층 절연층 위에 표면처리된 외층 동박을 적층하는 단계를 포함할 수 있다.
또한, 상기 비아홀을 형성하는 단계 CO2 레이저에 의해 수행될 수 있다.
또한, 상기 표면처리된 외층 동박은 이하 a~f 단계로 형성될 수 있다.
a) 트리아졸화합물을 도포하여 유기박리층을 형성시키고, 상기 유기박리층에 전해도금으로 0.08~2㎛로 얇게 니켈층을 형성시키는 유기박리층과 니켈층 형성단계;
b) 상기 니켈층에 전해도금으로 표면처리 하여 구리 벌크층을 형성시키는 단계;
c) 상기 구리 벌크층에 구리입자를 부착시켜 구리 노듈층을 형성시키는 단계;
d) 상기 구리 노듈층에 아연, 니켈 또는 이들의 조합으로 된 금속층을 형성시키는 단계;
e) 상기 금속층에 크로메이트층을 형성시키는 단계; 및
f) 상기 크로메이트층에 실란화합물을 형성시키는 실란층 형성단계.
또한, 상기 비아홀을 형성하는 단계는 상기 내층 회로의 표면 조도가 0.05~0.6㎛ 이 되도록 레이저 가공조건을 설정하여 수행될 수 있다.
또한, 상기 방법은 비아홀이 형성된 베이스기판의 표면처리된 외층 동박 위에 시드층을 형성하는 단계를 더 포함할 수 있다.
상기 시드층을 형성하는 단계는 디스미어(Desmear) 공정 진행하여 잔사(Residue)를 제거하는 단계와 상기 잔사가 제거된 베이스 기판의 표면에 무전해 도금을 통해서 시드층을 형성하는 단계를 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 다층인쇄회로기판의 비아홀 형성방법은 외층 동박으로부터 직접 레이저가공이 가능하기에 레이저를 조사하기 전 동박 표면에 구멍을 미리 형성함 없이 직접 바아홀을 형성할 수 있어 레이저를 사용한 비아홀 가공에 큰 효율성이 있으며, 레이저를 단독으로 사용으로 다층인쇄회로기판의 비아홀(Via hole)을 용이하게 형성하는 한편, 도금으로 된 동층 내외부배선과 그 외부배선과 내부배선 사이에 존재하는 외층 절연층(열경화성 수지층)의 접착성을 개선할 수 있다.
또한, 직접 레이저 조사(Direct Laser) 가공으로 레이저의 샷(shot) 수를 줄일 수 있어 시간을 절약하고 공정비용의 절감에 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 베이스기판의 구조를 개략적으로 나타낸 단면도,
도 2는 도 1의 A 부분을 확대한 사시도,
도 3은 본 발명의 일 실시 예에 따른 레이저 가공의 단면도,
도 4는 본 발명의 일 실시 예에 따른 비아홀이 형성된 베이스기판의 단면도,
도 5는 도 4의 B 부분을 확대한 사시도 및
도 6은 본 발명의 일 실시 예에 따른 비아홀 형성 후, 시드층이 형성된 베이스 기판의 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1 내지 도 6은 인쇄회로기판의 제조방법을 개략적으로 나타낸 공정 흐름도이다.
본 발명에 따른 인쇄회로 기판의 제조 방법은 내층 회로 (101)상에 외층 절연층(102)과 표면처리된 외층 동박(103)이 순차적으로 형성된 베이스 기판(100)을 준비하는 단계 및 상기 표면처리된 외층 동박(103)과 상기 외층 절연층(102)을 레이저(200) 가공하여 상기 내층 회로(102)를 노출 시키는 비아홀(201)을 형성하는 단계를 포함한다.
도 1을 참조하면,
상기 베이스기판(100)의 준비 단계는 내층 회로(101)를 포함하는 인쇄회로기판을 준비하는 단계, 상기 인쇄회로기판에 상기 외층 절연층(102)을 적층하는 단계와 상기 외층 절연층(102)위에 표면처리된 외층 동박(103)을 적층하는 단계를 포함할 수 있다.
여기서 상기 베이스 기판(100)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(100)으로써 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다. 상기 절연층의 단면을 자르면 보강재가 노출될 수 있다.
회로기판 분야에서 상기 회로층은 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
본 발명에서의 내층 회로(101)는 동박 위에, 도금을 통해 0.5~40㎛의 두께를 갖도록 한 회로층을 사용할 수 있다.
상기 표면처리된 외층 동박(103)의 형성 단계는 이하 a~f 단계로 순차적으로 형성될 수 있으며, 이는 도 2의 표면처리된 외층 동박(103)의 확대도로 나타내었다.
a)트리아졸화합물을 도포하여 유기박리층을 형성시키고, 상기 유기박리층에 전해도금으로 0.08~2㎛ 로 얇게 니켈층을 형성시키는 유기박리층과 니켈층(103-a) 형성단계로 동지지층과 표면처리 동박 간의 박리성을 높이고, 레이저 가공 시 반사율을 줄이는 효과와 홀 가공성의 정확도를 높여 줄 수 있다.
b)상기 니켈층(103-a)에 전해도금으로 표면처리 하여 구리 벌크층(103-b)을 형성시키는 단계로 구리 함량이 가장 많으며, 표면처리된 외층 동박(103)의 구리 함량은 90% 이상일 수 있다.
c)상기 구리 벌크층(103-b)에 구리입자를 부착시켜 구리 노듈층(103-c)을 형성시키는 단계는 구리 벌크층(103-b) 위에 쌓아 올린 구리입자가 절연층에 박히도록 하여 절연재와의 밀착성을 높여줄 수 있다.
d)상기 구리 노듈층(103-c)에 아연, 니켈 또는 이들의 조합으로 된 금속층(103-d)을 형성시키는 단계로 구리 노듈층(103-c)의 내열성, 내염산성을 높일 수 있다.
e)상기 금속층(103-d)에 크로메이트층(103-e)을 형성시키는 단계를 통해 방청성을 높이며,
f)상기 크로메이트층(103-a)에 실란화합물을 형성시키는 실란층(103-f) 형성단계에서 절연재와의 물리 화학적 결합을 증진 시킬 수 있다.
상기 표면처리된 외층 동박(103)의 표면처리 방법은 기본적으로 금속염이 포함된 수조 안에서 이루어지며 금속염의 농도 pH, 온도, 전류밀도를 조절하여 원하는 두께로 형성시킬 수 있다.
도 3 내지 도 5를 참조하면,
상기 인쇄회로기판의 제조방법에서 레이저(200) 가공 조건은 상기 내층 회로(101)의 표면 조도(202)가 0.05~0.6㎛ 이 되도록 설정하여 수행될 수 있다.
상기 인쇄회로 기판의 제조방법의 비아홀(201)을 형성하는 단계에서 레이저(200) 가공은 에폭시수지, 폴리이미드수지등의 유기물질 내에서 고속으로 홀을 형성할 수 있어서, 다층인쇄회로기판의 제조에 널리 사용되게 되었다. 그러나 동박 표면은 레이저빔(Laser Beam)을 반사하므로, 이 문제를 해결하기 위해 동박의 표면처리 방법에 중요성이 있다.
본 발명의 레이저(200) 가공은 CO2 레이저를 사용하는 것이 바람직하지만, 본 발명은 레이저를 특별히 한정하는 것은 아니다.
비아홀(201)의 가공을 위해 레이저(200) 가공 시 에너지를 높여 홀의 가공성을 높인 것을 특징으로 한다. 에너지는 레이저 파워(Laser Power), 반복률(Repetition Rate), 스폿 사이즈(spot size)의 변화로 조절 가능하다.
단, 가공 시 레이저 에너지가 상기 표면 조도 형성 범위를 초과하여 너무 높으면 내층 회로에 손상을 주기 때문에 상기 조도 수치는 내층 회로를 심각하게 손상시키지 않는 레이저 가공 조건이다.
도 6을 참조하면,
레이저(200) 가공에 의해 형성된 비아홀(201)을 가지는 베이스기판(100)의 표면처리된 외층 동박(103) 위에 시드층(Seed Layer)(300)을 형성하는 단계를 더 포함할 수 있다.
비아홀(201)을 형성한 뒤에 손상된 표면은 디스미어(Desmear) 공정을 진행하여 내층 회로(101)와 표면처리된 외층 동박(103)의 잔사(Residue)를 제거하고, 상기 잔사가 제거된 베이스 기판의 표면에 무전해 도금을 통해서 시드층(300)을 형성할 수 있다.
이때 당업계에 공지된 바에 따라, 무전해도금 또는 전해도금으로 홀 벽면과 내층 회로를 도금하며, 무전해 도금으로 0.5~1.5㎛ 두께로 외부와 노출된 표면 전체를 도금할 수도 있고, 드라이 필름을 도포하여 비아홀(201)을 노출한 후 비아홀(201)을 도금할 수도 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 베이스기판
101 : 내층회로
102 : 절연층
103 : 표면처리된 외층 동박
103-a : 유기박리층과 니켈층
103-b : 구리벌크층
103-c : 구리노듈층
103-d : 금속층
103-e : 크로메이트층
103-f: 실란층
200 : 레이저
201 : 비아홀
202 : 조도
300 : 시드층

Claims (7)

  1. 내층 회로 상에 외층 절연층과 표면처리된 외층 동박이 순차적으로 형성된 베이스 기판을 준비하는 단계; 및
    상기 외층 동박과 상기 외층 절연층을 레이저 가공하여 상기 내층 회로를 노출 시키는 비아홀을 형성하는 단계; 를 포함하며,
    상기 표면처리된 외층 동박은:
    a)전해도금으로 니켈층을 형성시키는 니켈층 형성단계; 및
    b)상기 니켈층에 전해도금으로 표면처리 하여 구리 벌크층을 형성시키는 단계;를 포함하여 상기 니켈층과 상기 구리 벌크층으로 형성되는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 베이스기판의 준비 단계는:
    내층 회로를 포함하는 인쇄회로기판을 준비하는 단계;
    상기 인쇄회로기판에 외층 절연층을 적층하는 단계;
    상기 외층 절연층위에 표면처리된 외층 동박을 적층 하는 단계; 및
    를 포함하는 인쇄회로기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 비아홀을 형성하는 단계는 CO2 레이저에 의해 수행되는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 표면처리된 외층 동박은:
    c)상기 구리 벌크층에 구리입자를 부착시켜 구리 노듈층을 형성시키는 단계;
    d)상기 구리 노듈층에 아연, 니켈 또는 이들의 조합으로 된 금속층을 형성시키는 단계;
    e)상기 금속층에 크로메이트층을 형성시키는 단계; 및
    f)상기 크로메이트층에 실란화합물을 형성시키는 실란층 형성단계;
    를 더 포함하여 형성되는 인쇄회로기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 비아홀을 형성하는 단계는:
    상기 내층 회로의 표면 조도가 0.05~0.6㎛이 되도록 레이저 가공조건을 설정하여 수행되는 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 방법은 비아홀이 형성된 베이스기판의 표면처리된 외층 동박 위에 시드층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 시드층을 형성하는 단계는:
    디스미어(Desmear) 공정 진행하여 잔사(Residue)를 제거하는 단계; 및
    상기 잔사가 제거된 베이스 기판의 표면에 무전해도금을 통해서 시드층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
KR1020130069667A 2013-06-18 2013-06-18 인쇄회로기판의 제조방법 KR101540151B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130069667A KR101540151B1 (ko) 2013-06-18 2013-06-18 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130069667A KR101540151B1 (ko) 2013-06-18 2013-06-18 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20140146841A KR20140146841A (ko) 2014-12-29
KR101540151B1 true KR101540151B1 (ko) 2015-07-28

Family

ID=52675888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130069667A KR101540151B1 (ko) 2013-06-18 2013-06-18 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101540151B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010108391A (ko) * 1999-03-23 2001-12-07 추후보정 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일
KR20050045903A (ko) * 2003-11-11 2005-05-17 후루카와서키트호일가부시끼가이샤 캐리어 부착 극박 동박, 및 캐리어 부착 극박 동박을이용한 배선판
KR20110121950A (ko) * 2010-05-03 2011-11-09 엘에스엠트론 주식회사 인쇄회로용 동박 및 그 제조방법
JP2012054520A (ja) * 2010-08-04 2012-03-15 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010108391A (ko) * 1999-03-23 2001-12-07 추후보정 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일
KR20050045903A (ko) * 2003-11-11 2005-05-17 후루카와서키트호일가부시끼가이샤 캐리어 부착 극박 동박, 및 캐리어 부착 극박 동박을이용한 배선판
KR20110121950A (ko) * 2010-05-03 2011-11-09 엘에스엠트론 주식회사 인쇄회로용 동박 및 그 제조방법
JP2012054520A (ja) * 2010-08-04 2012-03-15 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20140146841A (ko) 2014-12-29

Similar Documents

Publication Publication Date Title
JP6314085B2 (ja) プリント配線板の製造方法及びレーザー加工用銅箔
US8304657B2 (en) Printed wiring board and method for manufacturing printed wiring board
US8541695B2 (en) Wiring board and method for manufacturing the same
US8215011B2 (en) Method of manufacturing a printed circuit board
US20120168220A1 (en) Multi-layer printed circuit board and method of manufacturing the same
JP2007129180A (ja) プリント配線板、多層プリント配線板及びその製造方法
US20130081870A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
TW200740335A (en) Manufacturing method of multilayer wiring board having cable section
WO2016136222A1 (ja) 印刷配線板及びその製造方法
US20140353025A1 (en) Printed circuit board
KR101548421B1 (ko) 다층인쇄회로기판의 제조방법
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP4508140B2 (ja) 部品内蔵モジュール
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
JP2010153628A (ja) 多層配線基板の製造方法
KR101540151B1 (ko) 인쇄회로기판의 제조방법
CN104737631A (zh) 印刷布线板的制造方法及印刷布线板
JP2013074270A (ja) リジッドフレキシブルプリント配線板の製造方法
KR20100109699A (ko) 인쇄회로기판의 제조방법
JP2010058325A (ja) 銅箔および多層積層配線板
KR102356407B1 (ko) 레이저 가공용 구리 박, 캐리어 박 구비 레이저 가공용 구리 박, 구리클래드 적층체 및 프린트 배선판의 제조 방법
JP2012019049A (ja) プリント配線基板の製造方法
JP2004087551A (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee