JP6501627B2 - レーザ加工装置 - Google Patents

レーザ加工装置 Download PDF

Info

Publication number
JP6501627B2
JP6501627B2 JP2015112762A JP2015112762A JP6501627B2 JP 6501627 B2 JP6501627 B2 JP 6501627B2 JP 2015112762 A JP2015112762 A JP 2015112762A JP 2015112762 A JP2015112762 A JP 2015112762A JP 6501627 B2 JP6501627 B2 JP 6501627B2
Authority
JP
Japan
Prior art keywords
film
substrate
laser
liquid material
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015112762A
Other languages
English (en)
Other versions
JP2016225554A (ja
Inventor
礒　圭二
圭二 礒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2015112762A priority Critical patent/JP6501627B2/ja
Priority to KR1020160067893A priority patent/KR101840932B1/ko
Priority to CN201610390237.4A priority patent/CN106255319B/zh
Priority to TW105117381A priority patent/TWI630857B/zh
Publication of JP2016225554A publication Critical patent/JP2016225554A/ja
Application granted granted Critical
Publication of JP6501627B2 publication Critical patent/JP6501627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、レーザ加工装置に関する。
プリント基板の表層の銅箔にビアホールを形成する方法として、レーザビームを用いたダイレクト加工法が知られている。ダイレクト加工法は、レーザビームを表層の銅箔に入射させることにより、銅箔及びその下の樹脂層にビアホールを形成する方法である。銅の光吸収率は、紫外域において高く、赤外域において低い。このため、銅箔のダイレクト加工には、一般的に紫外域のレーザビームが用いられる。赤外域のレーザビームを用いる場合には、銅の光吸収率を高めるために銅箔の表面に黒化処理等が施される。
紫外レーザ光源は、赤外レーザ光源と比べて高価であり、維持費も高い。製造コスト低減を図るために、赤外レーザ光源を用いることが好ましい。ところが、赤外レーザ光源を用いる場合には、光吸収率を高めるための黒化処理等の表面処理を施す必要がある。
近年の電子機器の小型化に伴い、プリント基板やインターポーザの配線の微細化が要望されている。配線の微細化を行うために、内層や表層の銅箔を薄くすることが望まれる。銅箔を薄くすると、黒化処理等の表面処理を行うことが困難になる。
下記の特許文献１に、銅箔の黒化処理を行うことなく、かつ赤外レーザを用いて穴あけ加工を行う技術が開示されている。特許文献１に開示された加工方法では、最表面の導体層にペースト材料がパターン状に塗布される。ペースト材料は、蝋及び金属粉を含む。ペースト材料が塗布された領域よりも広いビーム径の炭酸ガスレーザが照射される。照射された赤外レーザがペースト材料によって効率的に吸収され、ペースト材料の温度が上昇する。この温度上昇によって銅箔がアブレーションされることにより、銅箔に穴が形成される。
特開２０１４−１４３２３７号公報
特許文献１に開示された方法では、形成すべき穴の位置及び平面形状が、ペースト材料が塗布される位置及びペースト材料の平面形状で規定される。このため、形成すべき穴の位置精度が、ペースト材料塗布時の位置精度で制約される。穴の位置精度を高めるためには、ペースト材料塗布時の位置精度を高める必要がある。また、ペースト材料の平面形状を、形成すべき穴の平面形状に整合させなければならない。
ペースト材料の周囲の銅箔に照射された赤外レーザのほとんどの成分は銅箔の表面で反射される。赤外レーザの反射された成分は、穴開け加工に寄与しない。このため、赤外レーザのエネルギ利用効率が低くなってしまう。
本発明の目的は、赤外レーザの光エネルギを吸収するための材料の塗布精度を高めることなく、かつレーザエネルギの利用効率を高めることが可能な基板製造方法に適用されるレーザ加工装置を提供することである。
本発明の一観点によると、
内部導体層、絶縁層、及び表層導体層がこの順番に積み重ねられた積層構造を含む基板に、表層膜の液状材料を塗布する塗布機構と、
赤外域のレーザビームを出力するレーザ光源と、
前記基板に塗布された前記液状材料によって形成された前記表層膜に、平面視において前記表層膜の外周線の内側にビームスポットが配置される条件で、前記レーザ光源から出力されたレーザビームを前記表層膜に入射させる導光光学系と、
前記レーザ光源からの前記レーザビームの出力、前記塗布機構による前記液状材料の塗布を制御して、前記塗布機構によって塗布された前記液状材料からなる前記表層膜及び前記表層導体層に穴を形成する制御装置と
を有するレーザ加工装置が提供される。
表層膜がレーザエネルギを吸収することにより、加熱される。表層膜の熱が表層導体層に伝わることにより、表層導体層にビアホールが形成される。表層導体層にビアホールが形成されると、その下の絶縁層がレーザエネルギを吸収して、絶縁層にビアホールが形成される。レーザビームのビームスポットの位置及び形状によって、ビアホールの位置及び形状が規定される。このため、表層膜の塗布精度を高める必要は無い。
図１Ａ〜図１Ｄは、実施例による基板製造方法の製造途中段階における基板の断面図である。 図１Ｅ〜図１Ｆは、実施例による基板製造方法の製造途中段階における基板の断面図であり、図１Ｇは、製造された基板の断面図である。 図２Ａは、図１Ｆに示した製造段階における基板の平面図であり、図２Ｂは、図１Ｃに示した表層膜を形成した後の基板の平面図である。 図３Ａは、図１Ｆに示した製造段階における基板の平面図であり、図３Ｂは、図１Ｃに示した表層膜を形成した後の基板の平面図である。 図４は、銅及びエポキシの光吸収率のスペクトルを示すグラフである。 図５Ａは、表層膜とレーザビームのビームスポットとの位置関係を示す平面図であり、図５Ｂは、図５Ａの一点鎖線５Ｂ−５Ｂにおける断面図である。 図６Ａ、図６Ｃ、及び図６Ｅは、ビアホールを形成した後の基板の表面の写真をスケッチした図であり、図６Ｂ、図６Ｄ、及び図６Ｆは、それぞれ図６Ａの一点鎖線６Ｂ−６Ｂ、図６Ｃの一点鎖線６Ｄ−６Ｄ、及び図６Ｅの一点鎖線６Ｆ−６Ｆにおける断面図である。 図７は、実施例によるレーザ加工装置の概略図である。 図８Ａ〜図８Ｃは、他の実施例による基板製造方法の製造途中段階における基板の断面図である。
図１Ａ〜図１Ｈ、及び図２Ａ、図２Ｂを参照して、実施例による基板製造方法について説明する。
図１Ａに示すように、積層板１０とキャリア付導体箔１５を準備する。積層板１０は、絶縁層１１、内部導体層１２、及び絶縁層１３がこの順番に積み重ねられた積層構造を含む。絶縁層１１、１３には、例えばエポキシ等の絶縁性樹脂が用いられる。内部導体層１２には、例えば銅箔が用いられる。内部導体層１２は、配線パターン、グランドパターン、電源線パターン等で構成される。一例として、内部導体層１２の厚さは５μｍ以上１０μｍ以下であり、絶縁層１３の厚さは１５μｍ以上２５μｍ以下である。
キャリア付導体箔１５は、表層導体層１６、剥離層１７、及びキャリア導体箔１８がこの順番に積み重ねられた積層構造を有する。表層導体層１６及びキャリア導体箔１８には、例えば銅箔が用いられる。一例として、表層導体層１６の厚さは２μｍ以上５μｍ以下であり、キャリア導体箔１８の厚さは約１８μｍである。
積層板１０の絶縁層１３と、キャリア付導体箔１５の表層導体層１６とを対向させて、積層板１０とキャリア付導体箔１５とを熱圧着する。
図１Ｂに示すように、剥離層１７及びキャリア導体箔１８を、表層導体層１６から剥離する。絶縁層１３の表面に表層導体層１６が残る。ここまでの工程で、内部導体層１２、絶縁層１３、及び表層導体層１６がこの順番に積み重ねられた積層構造を含む基板２０が得られる。
図１Ｃに示すように、表層導体層１６の上に表層膜２５を形成する。表層膜２５は、形成すべきビアホールが分布する領域に配置される。表層膜２５には、赤外域の波長の光を吸収する樹脂、たとえばエポキシ樹脂が用いられる。表層膜２５は、酸化銅等の熱伝導率の高い材料の紛体を含んでもよい。表層膜２５の厚さは、例えば２μｍ以上１０μｍ以下である。以下、表層膜２５の形成方法について説明する。
インクジェットヘッド５０から基板２０に向けて、表層膜２５の液状材料２６を液滴化して吐出する。液状材料２６には、光硬化性、例えば紫外線硬化性の樹脂が用いられる。表層導体層１６の表面に塗布された液状材料に、硬化用光源５１から硬化用の光５２、例えば紫外線を照射する。表層導体層１６に塗布された液状材料２６が硬化することにより、表層膜２５が形成される。
液状材料２６の塗布機構として、インクジェットヘッド５０以外のものを採用してもよい。例えば、塗布機構として、ディスペンサ、スピンコータ等を採用することができる。
図１Ｄに示すように、ビアホールを形成すべき位置に、赤外域のレーザビーム５５を入射させる。レーザビーム５５の光源として、例えば炭酸ガスレーザ光源が用いられる。表層膜２５にレーザビーム５５が入射することにより、表層膜２５が加熱される。この熱が表層導体層１６に伝わることにより、表層導体層１６が除去され、開口３０が形成される。開口３０の底に露出した絶縁層１３も、レーザビーム５５の入射によって除去されることにより、ビアホール３１が形成される。ビアホール３１は、表層導体層１６及び絶縁層１３を貫通し、内部導体層１２に達する。レーザビーム５５はパルスレーザビームである。各レーザパルスのパルスエネルギを最適化することにより、単パルスまたは複数パルスでビアホール３１が形成される。
図１Ｅに示すように、基板２０に複数のビアホール３１が形成される。ビアホール３１が形成されていない領域には、表層膜２５が残る。
図１Ｆに示すように、ビアホール３１を形成した後、デスミア処理を行うことにより、表層導体層１６の上に残っていた表層膜２５（図１Ｅ）を除去する。デスミア処理には、例えば過マンガン酸塩を用いることができる。このデスミア処理により、ビアホール３１の底面に残っている樹脂残渣も取り除かれる。
図１Ｇに示すように、ビア導体３４を、例えばセミアディティブ法を用いて形成する。ビア導体３４は、絶縁層１３上の導体パターン（例えばランド等）と内部導体層１２とを接続する。ビア導体３４が形成された基板２０は、例えばインターポーザとして利用される。
図２Ａに、図１Ｆに示した製造段階における基板２０の平面図の一例を示す。基板２０に複数のビアホール３１が形成されている。ビアホール３１以外の領域には、表層導体層１６が残っている。
図２Ｂに、図１Ｃに示した表層膜２５を形成した後の基板２０の平面図を示す。基板２０の表層導体層１６の一部の領域に表層膜２５が形成されている。この段階ではビアホール３１（図２Ａ）は形成されていないが、ビアホール３１と表層膜２５との相対位置関係を示すために、ビアホール３１を破線で示している。表層膜２５を形成する領域（以下、塗布領域という。）は、形成すべきビアホール３１の分布に基づいて決定される。図２Ａに示した例では、ビアホール３１が、正方形または長方形の内部に、ほぼ均等に規則的に分布している。塗布領域は、ビアホール３１が規則的に分布している領域を内包するように決められる。
図３Ａに、図１Ｆに示した製造段階における基板２０の平面図の他の例を示す。ビアホール３１の分布領域が、正方形または長方形の非分布領域３２を取り囲む。非分布領域３２にはビアホール３１が配置されていない。
図３Ｂに、図３Ａのビアホール３１の分布に対応する表層膜２５が形成された基板２０の平面図を示す。表層膜２５は、非分布領域３２（図３Ａ）に対応した開口２７が内部に設けられた正方形または長方形の平面形状を有する。ビアホール３１の正方形または長方形の分布領域の外周線よりもやや外側に、表層膜２５の外周線が配置される。非分布領域３２（図３Ａ）の外周線よりもやや内側に、表層膜２５の内周線が配置される。
図２Ａ、図２Ｂの例、及び図３Ａ、図３Ｂの例のいずれにおいても、ビアホール３１が形成される箇所、すなわちレーザビーム５５（図１Ｄ）が入射する箇所には、表層膜２５が形成される。図３Ｂに示したように、ビアホール３１の非分布領域３２に対応して、表層膜２５に開口２７を設けることにより、表層膜２５の液状材料の使用量を少なくすることができる。
次に、図４、図５Ａ、図５Ｂを参照して、上記実施例の作用及び効果について説明する。
図４に、銅及びエポキシの光吸収率のスペクトルを示す。電解研磨された銅、粗化処理された銅、及び黒化処理された銅の光吸収率を、それぞれ太い破線、細い実線、細い破線で示す。エポキシの光吸収率を太い実線で示す。炭酸ガスレーザの波長は、９．２μｍから１０．８μｍの範囲内である。炭酸ガスレーザの波長域において、銅の光吸収率が極めて低いことがわかる。このため、炭酸ガスレーザを用いた銅の加工は困難である。エポキシの光吸収率は、炭酸ガスレーザの波長域において十分高い。
実施例においては、図１Ｄに示した工程において、レーザビーム５５が表層膜２５で吸収される。表層膜２５には、炭酸ガスレーザの波長域における光吸収率が十分高い材料、たとえばエポキシ等の樹脂を用いることが好ましい。表層膜２５がレーザビーム５５によって加熱される。この熱が表層導体層１６に伝達されることにより、表層導体層１６がアブレーションされて、開口３０（図１Ｄ）が形成される。開口３０が形成されると、絶縁層１３がレーザビーム５５により加熱され、ビアホール３１が形成される。
表層膜２５で生成された熱を表層導体層１６に伝達しやすくするために、表層膜２５に、高い熱伝導率を有する材料の紛体を混入させてもよい。表層膜２５に混入させ紛体として、例えば酸化銅を用いることができる。
図５Ａに、表層膜２５とレーザビーム５５（図１Ｄ）のビームスポット５６との位置関係の一例を表した平面図を示す。図５Ｂに、図５Ａの一点鎖線５Ｂ−５Ｂにおける断面図を示す。平面視において、ビームスポット５６は表層膜２５の内部に位置する。ビアホール３１の位置及び平断面の形状は、ビームスポット５６の位置及び形状によって決まり、表層膜２５の位置及び平面形状に依存しない。このため、表層膜２５の位置及び平面形状には高い精度が要求されない。
ビームスポット５６の形状は、インクジェット法で形成される表層膜２５の形状に比べて、より真円に近づけることができる。このため、表層膜２５の平面形状によってビアホール３１の平断面の形状が決まる場合に比べて、ビアホール３１の平断面を、より真円に近づけることができる。
図６Ａ〜図６Ｆを参照して、上記実施例による方法でビアホールを形成する評価実験を行った結果について説明する。図６Ａ、図６Ｃ、及び図６Ｅは、ビアホールを形成した後の基板の表面の写真をスケッチした図であり、図６Ｂ、図６Ｄ、及び図６Ｆは、それぞれ図６Ａの一点鎖線６Ｂ−６Ｂ、図６Ｃの一点鎖線６Ｄ−６Ｄ、及び図６Ｅの一点鎖線６Ｆ−６Ｆにおける断面図を示す。
評価実験に用いた基板は、図６Ｂ、図６Ｄ、及び図６Ｆに示すように、絶縁層１１、内部導体層１２、絶縁層１３、及び表層導体層１６を含む。内部導体層１２及び表層導体層１６には銅箔が用いられている。内部導体層１２の厚さは２０μｍであり、表層導体層１６の厚さは３μｍである。絶縁層１１、１３にはエポキシ樹脂が用いられている。絶縁層１３の厚さは２０μｍである。加工用のレーザとして、炭酸ガスレーザを用いた。基板に入射するレーザビームは、ガウシアンビームである。
レーザビームの入射条件は下記の通りである。
・パルスエネルギ ４ｍＪ
・パルス幅 ４．３μｓ
・ビームスポット直径（半値全幅） ６０μｍ
・入射ショット数 １ショット
図６Ａ及び図６Ｂは、表層膜２５（図１Ｄ）を形成することなく、表層導体層１６にレーザビームを直接入射させた試料を示す。図６Ｃ及び図６Ｄに示した試料においては、表層膜２５の厚さが２μｍから７μｍの範囲でばらついていた。図６Ｅ及び図６Ｆに示した試料においては、表層膜２５の厚さが８μｍから１０μｍの範囲でばらついていた。
図６Ａ及び図６Ｂに示すように、表層膜２５を形成していない試料に形成されたビアホール３１の開口部の直径は約３５μｍであった。これに対し、図６Ｃ及び図６Ｄに示すように、厚さ２μｍ〜７μｍの範囲の表層膜２５を形成した試料に形成されたビアホール３１の開口部直径は約６０μｍであった。図６Ｅ及び図６Ｆに示すように、厚さ８μｍ〜１０μｍの範囲の表層膜２５を形成した試料に形成されたビアホール３１の開口部は、図６Ｃ及び図６Ｄに示した試料に形成されたビアホール３１の開口部より小さかったが、図６Ａ〜図６Ｂに示した試料に形成されたビアホール３１の開口部より大きかった。
図６Ｃ及び図６Ｄに示した試料、及び図６Ｅ及び図６Ｆに示した試料においては、ビアホール３１の開口部の周囲の表層膜２５が除去されて、ビアホール３１の周囲の表層導体層１６の上面が露出した。表層導体層１６の上面のうち露出した領域は、レーザビームのビームプロファイルの裾野の部分に相当する。この裾野の部分のエネルギ密度は、表層膜２５を除去するのに十分な大きさであるが、表層導体層１６を除去し得るほどの高温に到達させることができない程度の大きさである。その結果、表層導体層１６の上面が露出したと考えられる。
上記評価実験から、表層膜２５（図６Ｄ、図６Ｆ）を形成すると、表層膜２５の形成しない場合に比べて、レーザ照射条件が同一であっても、大きなビアホール３１が形成されることがわかる。言い換えると、表層膜２５を形成することにより、ビアホール３１を形成するためのパルスエネルギ密度を低くすることができる。これは、表層膜２５がレーザビームを吸収することにより、レーザエネルギの利用効率が高くなるためである。
実施例においては、表層膜２５（図１Ｄ）を形成することにより、ビアホール３１を形成するために必要なパルスエネルギ密度を低くすることができる。このため、ビアホール３１の底に露出した内部導体層１２（図１Ｄ）の損傷を軽減することができる。また、ビアホール３１の内壁形状が樽状になることを防止することができる。これにより、ビア導体３４を形成する工程の信頼性を高めることができる。
次に、図７を参照して実施例によるレーザ加工装置について説明する。
図７に、実施例によるレーザ加工装置の概略図を示す。繰り出しロール８１から積層板１０（図１Ａ）が繰り出され、巻き取りロール８４に巻き取られる。繰り出しロール８１から繰り出されて、巻き取りロール８４に巻き取られるまでの間に、積層板１０が表層導体層圧着部９０、表層膜形成部９１、及びレーザ加工部９２を通過する。
表層導体層圧着部９０は、繰り出しロール８２、熱圧着装置８５、及び巻き取りロール８３を含む。繰り出しロール８２は、キャリア付導体箔１５（図１Ａ）を繰り出す。繰り出しロール８２から繰り出されたキャリア付導体箔１５の表層導体層１６（図１Ａ）が積層板１０の絶縁層１３（図１Ａ）に密着する。キャリア付導体箔１５が積層板１０に密着した状態で熱圧着装置８５を通過することにより、キャリア付導体箔１５の表層導体層１６が積層板１０の絶縁層１３に圧着される。
キャリア付導体箔１５のキャリア導体箔１８及び剥離層１７（図１Ｂ）が、表層導体層１６から剥離されて巻き取りロール８３に巻き取られる。表層導体層１６は積層板１０に圧着されたままである。ここまでの処理で、積層板１０と表層導体層１６とを含む基板２０（図１Ｂ）が得られる。
表層膜形成部９１は、インクジェットヘッド５０（図１Ｃ）及び硬化用光源５１（図１Ｃ）を含む。インクジェットヘッド５０から、液状材料が吐出されることにより、液状材料が基板２０に塗布される。基板２０に塗布された液状材料に、硬化用光源５１からの光が照射されることにより、液状材料が硬化して表層膜２５が形成される。
レーザ加工部９２は、レーザ光源６０及び導光光学系６１を含む。導光光学系６１は、ビームエキスパンダ、光学マスク、フィールドレンズ、ビーム走査器６２、及びレンズ６３等を含む。レーザ光源６０として、例えば炭酸ガスレーザ光源が用いられる。レーザ光源６０から出力されたパルスレーザビームが、ビーム走査器６２及びレンズ６３を経由して基板２０に入射する。ビーム走査器６２は、レーザビームを二次元方向に走査する。レンズ６３として、例えばｆθレンズが用いられる。レンズ６３は、レーザビームを基板２０の表面に集光する。レーザビームが基板２０に入射することにより、ビアホール３１（図１Ｄ）が形成される。
制御装置７０が、塗布領域算出部７１、インク吐出制御部７２、硬化用光源制御部７３、ビーム走査器制御部７４、レーザ出力制御部７５を含む。制御装置７０の記憶装置７８に、ビアホール位置データ７６及び塗布領域定義データ７７を格納する領域が確保されている。
塗布領域算出部７１は、ビアホール位置データ７６に基づいて、表層膜２５（図２Ｂ、図３Ｂ）を形成すべき塗布領域を決定する。決定された塗布領域を定義する情報が塗布領域定義データ７７として記憶装置に格納される。
インク吐出制御部７２は、塗布領域定義データ７７に基づいてインクジェットヘッド５０を制御する。これにより、塗布領域に液状材料が塗布される。硬化用光源制御部７３が硬化用光源５１のオンオフを制御する。ビーム走査器制御部７４及びレーザ出力制御部７５は、それぞれビアホール位置データ７６に基づいて、ビーム走査器６２及びレーザ光源６０を制御する。図７に示したレーザ加工装置により、図１Ｂのキャリア付導体箔１５を積層板１０に圧着する工程から、図１Ｄのビアホール３１を形成する工程までを実行することができる。
次に、図８Ａ〜図８Ｃを参照して、他の実施例による基板製造方法について説明する。以下、図１Ａ〜図１Ｇに示した実施例との相違点について説明し、共通の構成については説明を省略する。
図８Ａに示すように、絶縁層１１、内部導体層１２、絶縁層１３、及び表層導体層１６を含む基板２０の表面に、表層膜２５を形成する。図１Ｃに示した実施例では、表層導体層１６が基板２０の表面のほぼ全域に配置されていたが、本実施例においては、表層導体層１６が既にパターニングされている。
図８Ｂに示すように、表層膜２５にレーザビーム５５を入射させることにより、ビアホール３１を形成する。レーザビーム５５は、ガウシアンビームである。ガウシアン形状のビームプロファイルの裾野の部分に対応する領域の表層膜２５が除去され、表層導体層１６の上面が露出する。ビーム断面の中心近傍の領域においては、表層導体層１６及び絶縁層１３が除去されてビアホール３１が形成される。
図８Ｃに示すように、ビアホール３１内にビア導体３４を形成する。ビア導体３４は、ビアホール３１が形成された位置の内部導体層１２と表層導体層１６とを接続する。表層膜２５は、そのまま残留して保護膜として利用される。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ 積層板
１１ 絶縁層
１２ 内部導体層
１３ 絶縁層
１５ キャリア付導体箔
１６ 表層導体層
１７ 剥離層
１８ キャリア導体箔
２０ 基板
２５ 表層膜
２６ 表層膜の液状材料
２７ 表層膜の開口
３０ 開口
３１ ビアホール
３２ 非分布領域
３４ ビア導体
５０ インクジェットヘッド
５１ 硬化用光源
５２ 硬化用の光
５５ レーザビーム
５６ ビームスポット
６０ レーザ光源
６１ 導光光学系
６２ ビーム走査器
６３ レンズ
７０ 制御装置
７１ 塗布領域算出部
７２ インク吐出制御部
７３ 硬化用光源制御部
７４ ビーム走査器制御部
７５ レーザ出力制御部
７６ ビアホール位置データ
７７ 塗布領域定義データ
８１ 繰り出しロール
８２ 繰り出しロール
８３ 巻き取りロール
８４ 巻き取りロール
８５ 熱圧着装置
９０ 表層導体層圧着部
９１ 表層膜形成部
９２ レーザ加工部

Claims (2)

  1. 内部導体層、絶縁層、及び表層導体層がこの順番に積み重ねられた積層構造を含む基板
    に、表層膜の液状材料を塗布する塗布機構と、
    赤外域のレーザビームを出力するレーザ光源と、
    前記基板に塗布された前記液状材料によって形成された前記表層膜に、平面視において
    前記表層膜の外周線の内側にビームスポットが配置される条件で、前記レーザ光源から出
    力されたレーザビームを前記表層膜に入射させる導光光学系と、
    前記レーザ光源からの前記レーザビームの出力、前記塗布機構による前記液状材料の塗
    布を制御して、前記塗布機構によって塗布された前記液状材料からなる前記表層膜及び前
    記表層導体層に穴を形成する制御装置と
    を有するレーザ加工装置。
  2. 前記塗布機構は、前記基板に向けて前記液状材料の液滴を吐出するインクジェットヘッ
    ドを含み、
    前記制御装置は、
    前記レーザビームを入射させるべき前記基板内の位置を示す位置データを記憶する記憶
    装置を含み、
    前記位置データに基づいて、前記基板の表面のうち前記液状材料を塗布すべき塗布領域
    を算出し、
    前記塗布領域に前記液状材料が塗布されるように、前記インクジェットヘッドからの前
    記液状材料の吐出を制御する請求項１に記載のレーザ加工装置。
JP2015112762A 2015-06-03 2015-06-03 レーザ加工装置 Active JP6501627B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015112762A JP6501627B2 (ja) 2015-06-03 2015-06-03 レーザ加工装置
KR1020160067893A KR101840932B1 (ko) 2015-06-03 2016-06-01 기판 제조 방법 및 레이저 가공 장치
CN201610390237.4A CN106255319B (zh) 2015-06-03 2016-06-02 基板制造方法及激光加工装置
TW105117381A TWI630857B (zh) 2015-06-03 2016-06-02 Substrate manufacturing method and laser processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015112762A JP6501627B2 (ja) 2015-06-03 2015-06-03 レーザ加工装置

Publications (2)

Publication Number Publication Date
JP2016225554A JP2016225554A (ja) 2016-12-28
JP6501627B2 true JP6501627B2 (ja) 2019-04-17

Family

ID=57575233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015112762A Active JP6501627B2 (ja) 2015-06-03 2015-06-03 レーザ加工装置

Country Status (4)

Country Link
JP (1) JP6501627B2 (ja)
KR (1) KR101840932B1 (ja)
CN (1) CN106255319B (ja)
TW (1) TWI630857B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154147B2 (ja) * 2019-01-31 2022-10-17 京セラ株式会社 印刷配線板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4078715B2 (ja) * 1998-06-02 2008-04-23 三菱瓦斯化学株式会社 信頼性に優れたビア孔の形成方法
AU4108300A (en) * 1999-03-23 2000-10-09 Circuit Foil Luxembourg Trading S.A R.L. Method for manufacturing a multilayer printed circuit board and composite foil for use therein
JP2001144411A (ja) * 1999-09-03 2001-05-25 Mec Kk プリント配線板の孔あけ法およびそれに用いる表面処理剤
JP2003248207A (ja) * 2002-02-22 2003-09-05 Fujitsu Display Technologies Corp 液晶表示パネルの製造方法および製造装置
JP2006202840A (ja) * 2005-01-18 2006-08-03 Seiko Epson Corp 配線基板の製造方法
WO2007029508A1 (ja) * 2005-09-02 2007-03-15 Konica Minolta Medical & Graphic, Inc. 近赤外線吸収材料及びその製造方法
JP2011171724A (ja) * 2010-01-19 2011-09-01 Shibaura Mechatronics Corp 基板の配線修正方法、基板の配線修正装置及び基板の配線形成装置
US9338898B2 (en) * 2012-03-09 2016-05-10 Mitsui Mining & Smelting Co., Ltd. Method of producing a printed wiring board
JP2014143237A (ja) * 2013-01-22 2014-08-07 Toppan Printing Co Ltd ビアホールの形成方法及び多層プリント配線板の製造方法

Also Published As

Publication number Publication date
CN106255319B (zh) 2019-03-08
KR101840932B1 (ko) 2018-03-21
TWI630857B (zh) 2018-07-21
CN106255319A (zh) 2016-12-21
TW201701741A (zh) 2017-01-01
KR20160142779A (ko) 2016-12-13
JP2016225554A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
KR100728895B1 (ko) 다층 배선 기판의 제조 방법, 전자 디바이스 및 전자 기기
JP4695140B2 (ja) 多層構成の被加工品のレーザ穿孔方法
US20170189995A1 (en) Printing of 3d structures by laser-induced forward transfer
US11881466B2 (en) Electrical interconnection of circuit elements on a substrate without prior patterning
WO2016132424A1 (ja) フレキシブルプリント配線板の製造方法
EP2828028B1 (en) Method and apparatus for forming fine scale structures in dielectric substrate
US20100032417A1 (en) Micromachining with short-pulsed, solid-state uv laser
KR102345450B1 (ko) 펄스-모드 직접-기록 레이저 금속화
US20010032700A1 (en) Printed wiring board
US20020020556A1 (en) Printed wiring board, and method and apparatus for manufactujring the same
US20030168435A1 (en) Method and apparatus for laser processing
JP2015534903A (ja) 誘電体基板内に微細スケール構造を形成するための方法及び装置
KR20210015918A (ko) 초고속 레이저를 사용한 회로 보드 재료의 패턴화 및 제거
JP6501627B2 (ja) レーザ加工装置
KR101083320B1 (ko) 경화 시스템 및 그 방법
JP2014143237A (ja) ビアホールの形成方法及び多層プリント配線板の製造方法
JP2007116193A (ja) 多層配線基板の製造方法、電子デバイス、電子機器
CN103909351A (zh) 线路板以及此线路板的激光钻孔方法
JP6909920B2 (ja) 情報処理装置
JP5065839B2 (ja) 配線基板の製造方法
JP2003110218A (ja) プリプレグシートのレーザによる穿孔方法
JP3661533B2 (ja) 印刷配線板およびその製造方法
JP2007296425A (ja) パターン形成方法、液滴吐出装置及び回路モジュール
TW202202257A (zh) 錫膏之雷射列印
JP2007313497A (ja) パターン形成方法、液滴吐出装置及び回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190208

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190319

R150 Certificate of patent or registration of utility model

Ref document number: 6501627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150