KR101840932B1 - 기판 제조 방법 및 레이저 가공 장치 - Google Patents

기판 제조 방법 및 레이저 가공 장치 Download PDF

Info

Publication number
KR101840932B1
KR101840932B1 KR1020160067893A KR20160067893A KR101840932B1 KR 101840932 B1 KR101840932 B1 KR 101840932B1 KR 1020160067893 A KR1020160067893 A KR 1020160067893A KR 20160067893 A KR20160067893 A KR 20160067893A KR 101840932 B1 KR101840932 B1 KR 101840932B1
Authority
KR
South Korea
Prior art keywords
surface layer
layer film
via hole
substrate
conductor layer
Prior art date
Application number
KR1020160067893A
Other languages
English (en)
Other versions
KR20160142779A (ko
Inventor
게이지 이소
Original Assignee
스미도모쥬기가이고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미도모쥬기가이고교 가부시키가이샤 filed Critical 스미도모쥬기가이고교 가부시키가이샤
Publication of KR20160142779A publication Critical patent/KR20160142779A/ko
Application granted granted Critical
Publication of KR101840932B1 publication Critical patent/KR101840932B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Abstract

적외레이저의 광에너지를 흡수하기 위한 재료의 도포정밀도를 높이지 않고, 또한 레이저에너지의 이용효율을 높이는 것이 가능한 기판 제조 방법을 제공한다.
내부 도체층, 절연층, 및 표층 도체층이 이 순서로 적층된 적층구조를 포함하는 기판의 표층 도체층 상에, 적외역의 파장의 광을 흡수하는 표층막의 액상 재료를 도포함으로써, 표층막을 형성한다. 평면에서 보았을 때 표층막의 내부에 빔스폿이 배치되는 조건으로, 적외역의 레이저빔을 표층막에 입사시킴으로써, 표층 도체층 및 절연층에 바이어홀을 형성한다.

Description

기판 제조 방법 및 레이저 가공 장치{SUBSTRATE MANUFACTURING METHOD AND LASER PROCESSING APPARATUS}
본 출원은 2015년 6월 3일에 출원된 일본 특허출원 제2015-112762호에 근거하여 우선권을 주장한다. 그 출원의 전체 내용은 이 명세서 중에 참고로 원용되어 있다.
본 발명은, 절연층 상에 표층 도체층이 마련된 기판의 표층 도체층 및 절연층에 레이저빔을 이용하여 바이어홀을 형성하는 방법, 및 레이저 가공 장치에 관한 것이다.
프린트기판의 표층의 구리박에 바이어홀을 형성하는 방법으로서, 레이저빔을 이용한 다이렉트 가공법이 알려져 있다. 다이렉트 가공법은, 레이저빔을 표층의 구리박에 입사시킴으로써, 구리박 및 그 아래의 수지층에 바이어홀을 형성하는 방법이다. 구리의 광흡수율은, 자외역에 있어서 높고, 적외역에 있어서 낮다. 이로 인하여, 구리박의 다이렉트 가공에는, 일반적으로 자외역의 레이저빔이 이용된다. 적외역의 레이저빔을 이용하는 경우에는, 구리의 광흡수율을 높이기 위하여 구리박의 표면에 흑화처리 등이 실시된다.
자외레이저광원은, 적외 레이저 광원과 비교하여 고가이고, 유지비도 높다. 제조 코스트 저감을 도모하기 위하여, 적외 레이저 광원을 이용하는 것이 바람직하다. 그런데, 적외 레이저 광원을 이용하는 경우에는, 광흡수율을 높이기 위한 흑화처리 등의 표면처리를 실시할 필요가 있다.
최근 전자기기의 소형화에 따라, 프린트기판이나 인터포저 배선의 미세화가 요망되고 있다. 배선의 미세화를 행하기 위하여, 내층이나 표층의 구리박을 얇게 하는 것이 요망된다. 구리박을 얇게 하면, 흑화처리 등의 표면처리를 행하는 것이 곤란하게 된다.
하기의 특허문헌 1에, 구리박의 흑화처리를 행하지 않고, 또한 적외레이저를 이용하여 펀칭가공을 행하는 기술이 개시되어 있다. 특허문헌 1에 개시된 가공방법에서는, 최표면의 도체층에 페이스트 재료가 패턴형상으로 도포된다. 페이스트 재료는, 밀랍 및 금속분말을 포함한다. 페이스트 재료가 도포된 영역보다도 넓은 빔 직경의 탄산가스레이저가 조사된다. 조사된 적외레이저가 페이스트 재료에 의하여 효율적으로 흡수되어, 페이스트 재료의 온도가 상승한다. 이 온도 상승에 의하여 구리박이 어블레이션됨으로써, 구리박에 구멍이 형성된다.
일본 공개특허공보 2014-143237호
특허문헌 1에 개시된 방법에서는, 형성할 구멍의 위치 및 평면형상이, 페이스트 재료가 도포되는 위치 및 페이스트 재료의 평면형상으로 규정된다. 이로 인하여, 형성할 구멍의 위치정밀도가, 페이스트 재료 도포 시의 위치정밀도로 제약된다. 구멍의 위치정밀도를 높이기 위해서는, 페이스트 재료 도포 시의 위치정밀도를 높일 필요가 있다. 또, 페이스트 재료의 평면형상을, 형성할 구멍의 평면형상에 정합시켜야 한다.
페이스트 재료의 주위의 구리박에 조사된 적외레이저의 대부분의 성분은 구리박의 표면에서 반사된다. 적외레이저의 반사된 성분은, 펀칭가공에 기여하지 않는다. 이로 인하여, 적외레이저의 에너지 이용효율이 낮아져 버린다.
본 발명의 목적은, 적외레이저의 광에너지를 흡수하기 위한 재료의 도포정밀도를 높이지 않고, 또한 레이저에너지의 이용효율을 높이는 것이 가능한 기판 제조 방법을 제공하는 것이다. 본 발명의 다른 목적은, 이 기판 제조 방법에 적용되는 레이저 가공 장치를 제공하는 것이다.
본 발명의 일 관점에 의하면,
내부 도체층, 절연층, 및 표층 도체층이 이 순서로 적층된 적층구조를 포함하는 기판의 상기 표층 도체층 상에, 적외역의 파장의 광을 흡수하는 표층막의 액상 재료를 도포함으로써, 상기 표층막을 형성하는 공정과,
평면에서 보았을 때 상기 표층막의 내부에 빔스폿이 배치되는 조건으로, 적외역의 레이저빔을 상기 표층막에 입사시킴으로써, 상기 표층 도체층 및 상기 절연층에 바이어홀을 형성하는 공정
을 갖는 기판 제조 방법이 제공된다.
본 발명의 다른 관점에 의하면,
내부 도체층, 절연층, 및 표층 도체층이 이 순서로 적층된 적층구조를 포함하는 기판에, 표층막의 액상 재료를 도포하는 도포기구와,
적외역의 레이저빔을 출력하는 레이저광원과,
상기 기판에 도포된 상기 액상 재료에 의하여 형성된 상기 표층막에, 평면에서 보았을 때 상기 표층막의 외주선의 내측에 빔스폿이 배치되는 조건으로, 상기 레이저광원으로부터 출력된 레이저빔을 상기 표층막에 입사시키는 도광 광학계와,
상기 레이저광원으로부터의 상기 레이저빔의 출력과, 상기 도포기구에 의한 상기 액상 재료의 도포를 제어하는 제어장치
를 갖는 레이저 가공 장치가 제공된다.
표층막이 레이저에너지를 흡수함으로써, 가열된다. 표층막의 열이 표층 도체층에 전해짐으로써, 표층 도체층에 바이어홀이 형성된다. 표층 도체층에 바이어홀이 형성되면, 그 아래의 절연층이 레이저에너지를 흡수하여, 절연층에 바이어홀이 형성된다. 레이저빔의 빔스폿의 위치 및 형상에 의하여, 바이어홀의 위치 및 형상이 규정된다. 이로 인하여, 표층막의 도포정밀도를 높일 필요는 없다.
도 1에 있어서, 도 1A~도 1D는, 실시예에 따른 기판 제조 방법의 제조도중단계에 있어서의 기판의 단면도이고, 도 1E~도 1F는, 실시예에 따른 기판 제조 방법의 제조도중단계에 있어서의 기판의 단면도이고, 도 1G는, 제조된 기판의 단면도이다.
도 2에 있어서, 도 2A는, 도 1F에 나타낸 제조단계에 있어서의 기판의 평면도이며, 도 2B는, 도 1C에 나타낸 표층막을 형성한 후의 기판의 평면도이다.
도 3에 있어서, 도 3A는, 도 1F에 나타낸 제조단계에 있어서의 기판의 평면도이며, 도 3B는, 도 1C에 나타낸 표층막을 형성한 후의 기판의 평면도이다.
도 4는, 구리 및 에폭시의 광흡수율의 스펙트럼을 나타내는 그래프이다.
도 5에 있어서, 도 5A는, 표층막과 레이저빔의 빔스폿의 위치관계를 나타내는 평면도이고, 도 5B는, 도 5A의 일점쇄선 5B-5B에 있어서의 단면도이다.
도 6에 있어서, 도 6A, 도 6C, 및 도 6E는, 바이어홀을 형성한 후의 기판의 표면의 사진을 스케치한 도이며, 도 6B, 도 6D, 및 도 6F는, 각각 도 6A의 일점쇄선 6B-6B, 도 6C의 일점쇄선 6D-6D, 및 도 6E의 일점쇄선 6F-6F에 있어서의 단면도이다.
도 7은, 실시예에 따른 레이저 가공 장치의 개략도이다.
도 8에 있어서, 도 8A~도 8C는, 다른 실시예에 따른 기판 제조 방법의 제조도중단계에 있어서의 기판의 단면도이다.
도 1A~도 1H, 및 도 2A, 도 2B를 참조하여, 실시예에 따른 기판 제조 방법에 대하여 설명한다.
도 1A에 나타내는 바와 같이, 적층판(10)과 캐리어 부착 도체박(15)을 준비한다. 적층판(10)은, 절연층(11), 내부 도체층(12), 및 절연층(13)이 이 순서로 적층된 적층구조를 포함한다. 절연층(11, 13)에는, 예를 들면 에폭시 등의 절연성 수지가 이용된다. 내부 도체층(12)에는, 예를 들면 구리박이 이용된다. 내부 도체층(12)은, 배선패턴, 그라운드패턴, 전원선패턴 등으로 구성된다. 일례로서, 내부 도체층(12)의 두께는 5㎛ 이상 10㎛ 이하이며, 절연층(13)의 두께는 15㎛ 이상 25㎛ 이하이다.
캐리어 부착 도체박(15)은, 표층 도체층(16), 박리층(17), 및 캐리어 도체박(18)이 이 순서로 적층된 적층구조를 갖는다. 표층 도체층(16) 및 캐리어 도체박(18)에는, 예를 들면 구리박이 이용된다. 일례로서, 표층 도체층(16)의 두께는 2㎛ 이상 5㎛ 이하이며, 캐리어 도체박(18)의 두께는 약 18㎛이다.
적층판(10)의 절연층(13)과, 캐리어 부착 도체박(15)의 표층 도체층(16)을 대향시켜, 적층판(10)과 캐리어 부착 도체박(15)을 열압착한다.
도 1B에 나타내는 바와 같이, 박리층(17) 및 캐리어 도체박(18)을, 표층 도체층(16)으로부터 박리한다. 절연층(13)의 표면에 표층 도체층(16)이 남는다. 여기까지의 공정으로, 내부 도체층(12), 절연층(13), 및 표층 도체층(16)이 이 순서로 적층된 적층구조를 포함하는 기판(20)이 얻어진다.
도 1C에 나타내는 바와 같이, 표층 도체층(16) 상에 표층막(25)을 형성한다. 표층막(25)은, 형성할 바이어홀이 분포하는 영역에 배치된다. 표층막(25)에는, 적외역의 파장의 광을 흡수하는 수지, 예를 들면 에폭시수지가 이용된다. 표층막(25)은, 산화 구리 등의 열전도율이 높은 재료의 분체를 포함해도 된다. 표층막(25)의 두께는, 예를 들면 2㎛ 이상 10㎛ 이하이다. 이하, 표층막(25)의 형성 방법에 대하여 설명한다.
잉크젯헤드(50)로부터 기판(20)을 향하여, 표층막(25)의 액상 재료(26)를 액적화하여 토출한다. 액상 재료(26)에는, 광경화성, 예를 들면 자외선 경화성의 수지가 이용된다. 표층 도체층(16)의 표면에 도포된 액상 재료에, 경화용 광원(51)으로부터 경화용 광(52), 예를 들면 자외선을 조사한다. 표층 도체층(16)에 도포된 액상 재료(26)가 경화됨으로써, 표층막(25)이 형성된다.
액상 재료(26)의 도포기구로서, 잉크젯헤드(50) 이외의 것을 채용해도 된다. 예를 들면, 도포기구로서, 디스펜서, 스핀코터 등을 채용할 수 있다.
도 1D에 나타내는 바와 같이, 바이어홀을 형성할 위치에, 적외역의 레이저빔(55)을 입사시킨다. 레이저빔(55)의 광원으로서, 예를 들면 탄산가스 레이저 광원이 이용된다. 표층막(25)에 레이저빔(55)이 입사됨으로써, 표층막(25)이 가열된다. 이 열이 표층 도체층(16)에 전해짐으로써, 표층 도체층(16)이 제거되어, 개구(30)가 형성된다. 개구(30)의 바닥에 노출된 절연층(13)도, 레이저빔(55)의 입사에 의하여 제거됨으로써, 바이어홀(31)이 형성된다. 바이어홀(31)은, 표층 도체층(16) 및 절연층(13)을 관통하여, 내부 도체층(12)에 달한다. 레이저빔(55)은 펄스레이저빔이다. 각 레이저펄스의 펄스에너지를 최적화함으로써, 단일 펄스 또는 복수 펄스로 바이어홀(31)이 형성된다.
도 1E에 나타내는 바와 같이, 기판(20)에 복수의 바이어홀(31)이 형성된다. 바이어홀(31)이 형성되어 있지 않은 영역에는, 표층막(25)이 남는다.
도 1F에 나타내는 바와 같이, 바이어홀(31)을 형성한 후, 디스미어처리를 행함으로써, 표층 도체층(16) 상에 남아 있었던 표층막(25)(도 1E)을 제거한다. 디스미어처리에는, 예를 들면 과망간산염을 이용할 수 있다. 이 디스미어처리에 의하여, 바이어홀(31)의 바닥면에 남아 있는 수지 잔사도 제거된다.
도 1G에 나타내는 바와 같이, 바이어도체(34)를, 예를 들면 세미애디티브법을 이용하여 형성한다. 바이어도체(34)는, 절연층(13) 상의 도체패턴(예를 들면 랜드 등)과 내부 도체층(12)을 접속한다. 바이어도체(34)가 형성된 기판(20)은, 예를 들면 인터포저로서 이용된다.
도 2A에, 도 1F에 나타낸 제조단계에 있어서의 기판(20)의 평면도의 일례를 나타낸다. 기판(20)에 복수의 바이어홀(31)이 형성되어 있다. 바이어홀(31) 이외의 영역에는, 표층 도체층(16)이 남아 있다.
도 2B에, 도 1C에 나타낸 표층막(25)을 형성한 후의 기판(20)의 평면도를 나타낸다. 기판(20)의 표층 도체층(16)의 일부의 영역에 표층막(25)이 형성되어 있다. 이 단계에서는 바이어홀(31)(도 2A)은 형성되어 있지 않지만, 바이어홀(31)과 표층막(25)의 상대위치관계를 나타내기 위하여, 바이어홀(31)을 파선으로 나타내고 있다. 표층막(25)을 형성하는 영역(이하, 도포영역이라고 함)은, 형성할 바이어홀(31)의 분포에 근거하여 결정된다. 도 2A에 나타낸 예에서는, 바이어홀(31)이, 정사각형 또는 직사각형의 내부에, 대략 균등하게 규칙적으로 분포하고 있다. 도포영역은, 바이어홀(31)이 규칙적으로 분포하고 있는 영역을 내포하도록 결정된다.
도 3A에, 도 1F에 나타낸 제조단계에 있어서의 기판(20)의 평면도의 다른 예를 나타낸다. 바이어홀(31)의 분포영역이, 정사각형 또는 직사각형의 비분포영역(32)을 둘러싼다. 비분포영역(32)에는 바이어홀(31)이 배치되어 있지 않다.
도 3B에, 도 3A의 바이어홀(31)의 분포에 대응하는 표층막(25)이 형성된 기판(20)의 평면도를 나타낸다. 표층막(25)은, 비분포영역(32)(도 3A)에 대응하는 개구(27)가 내부에 마련된 정사각형 또는 직사각형의 평면형상을 갖는다. 바이어홀(31)의 정사각형 또는 직사각형의 분포영역의 외주선보다도 약간 외측에, 표층막(25)의 외주선이 배치된다. 비분포영역(32)(도 3A)의 외주선보다 약간 내측에, 표층막(25)의 내주선이 배치된다.
도 2A, 도 2B의 예, 및 도 3A, 도 3B 중 어느 것에 있어서도, 바이어홀(31)이 형성되는 개소, 즉 레이저빔(55)(도 1D)이 입사하는 개소에는, 표층막(25)이 형성된다. 도 3B에 나타낸 바와 같이, 바이어홀(31)의 비분포영역(32)에 대응하여, 표층막(25)에 개구(27)를 마련함으로써, 표층막(25)의 액상 재료의 사용량을 줄일 수 있다.
다음으로, 도 4, 도 5A, 도 5B를 참조하여, 상기 실시예의 작용 및 효과에 대하여 설명한다.
도 4에, 구리 및 에폭시의 광흡수율의 스펙트럼을 나타낸다. 전해연마된 구리, 조화(粗化)처리된 구리, 및 흑화처리된 구리의 광흡수율을, 각각 굵은 파선, 가는 실선, 가는 파선으로 나타낸다. 에폭시의 광흡수율을 굵은 실선으로 나타낸다. 탄산가스레이저의 파장은, 9.2㎛부터 10.8㎛의 범위 내이다. 탄산가스레이저의 파장역에 있어서, 구리의 광흡수율이 매우 낮은 것을 알 수 있다. 이로 인하여, 탄산가스레이저를 이용한 구리의 가공은 곤란하다. 에폭시의 광흡수율은, 탄산가스레이저의 파장역에 있어서 충분히 높다.
실시예에 있어서는, 도 1D에 나타낸 공정에 있어서, 레이저빔(55)이 표층막(25)에서 흡수된다. 표층막(25)에는, 탄산가스레이저의 파장역에 있어서의 광흡수율이 충분히 높은 재료, 예를 들면 에폭시 등의 수지를 이용하는 것이 바람직하다. 표층막(25)이 레이저빔(55)에 의하여 가열된다. 이 열이 표층 도체층(16)에 전달됨으로써, 표층 도체층(16)이 어블레이션되어, 개구(30)(도 1D)가 형성된다. 개구(30)가 형성되면, 절연층(13)이 레이저빔(55)에 의하여 가열되어, 바이어홀(31)이 형성된다.
표층막(25)에서 생성된 열을 표층 도체층(16)에 전달하기 쉽게 하기 위하여, 표층막(25)에, 높은 열전도율을 갖는 재료의 분체를 혼입시켜도 된다. 표층막(25)에 혼입시키는 분체로서, 예를 들면 산화 구리를 이용할 수 있다.
도 5A에, 표층막(25)과 레이저빔(55)(도 1D)의 빔스폿(56)의 위치관계의 일례를 나타낸 평면도를 나타낸다. 도 5B에, 도 5A의 일점쇄선 5B-5B에 있어서의 단면도를 나타낸다. 평면에서 보았을 때, 빔스폿(56)은 표층막(25)의 내부에 위치한다. 바이어홀(31)의 위치 및 평단면의 형상은, 빔스폿(56)의 위치 및 형상에 의하여 정해지고, 표층막(25)의 위치 및 평면형상에 의존하지 않는다. 이로 인하여, 표층막(25)의 위치 및 평면형상에는 높은 정밀도가 요구되지 않는다.
빔스폿(56)의 형상은, 잉크젯법으로 형성되는 표층막(25)의 형상에 비하여, 보다 진원에 가깝게 할 수 있다. 이로 인하여, 표층막(25)의 평면형상에 의하여 바이어홀(31)의 평단면의 형상이 정해지는 경우에 비하여, 바이어홀(31)의 평단면을, 보다 진원에 가깝게 할 수 있다.
도 6A~도 6F를 참조하여, 상기 실시예에 따른 방법으로 바이어홀을 형성하는 평가실험을 행한 결과에 대하여 설명한다. 도 6A, 도 6C, 및 도 6E는, 바이어홀을 형성한 후의 기판의 표면의 사진을 스케치한 도이고, 도 6B, 도 6D, 및 도 6F는, 각각 도 6A의 일점쇄선 6B-6B, 도 6C의 일점쇄선 6D-6D, 및 도 6E의 일점쇄선 6F-6F에 있어서의 단면도를 나타낸다.
평가실험에 이용한 기판은, 도 6B, 도 6D, 및 도 6F에 나타내는 바와 같이, 절연층(11), 내부 도체층(12), 절연층(13), 및 표층 도체층(16)을 포함한다. 내부 도체층(12) 및 표층 도체층(16)에는 구리박이 이용되고 있다. 내부 도체층(12)의 두께는 20㎛이고, 표층 도체층(16)의 두께는 3㎛이다. 절연층(11, 13)에는 에폭시수지가 이용되고 있다. 절연층(13)의 두께는 20㎛이다. 가공용의 레이저로서 탄산가스레이저를 이용했다. 기판에 입사하는 레이저빔은, 가우시안빔이다.
레이저빔의 입사 조건은 하기와 같다.
·펄스에너지 4mJ
·펄스폭 4.3㎲
·빔스폿 직경(반값 전체 폭) 60㎛
·입사쇼트 수 1쇼트
도 6A 및 도 6B는, 표층막(25)(도 1D)을 형성하지 않고, 표층 도체층(16)에 레이저빔을 직접 입사시킨 시료를 나타낸다. 도 6C 및 도 6D에 나타낸 시료에 있어서는, 표층막(25)의 두께가 2㎛부터 7㎛의 범위에서 불균일했다. 도 6E 및 도 6F에 나타낸 시료에 있어서는, 표층막(25)의 두께가 8㎛부터 10㎛의 범위에서 불균일했다.
도 6A 및 도 6B에 나타내는 바와 같이, 표층막(25)을 형성하고 있지 않은 시료에 형성된 바이어홀(31)의 개구부의 직경은 약 35㎛였다. 이에 비하여, 도 6C 및 도 6D에 나타내는 바와 같이, 두께 2㎛~7㎛의 범위의 표층막(25)을 형성한 시료에 형성된 바이어홀(31)의 개구부 직경은 약 60㎛였다. 도 6E 및 도 6F에 나타내는 바와 같이, 두께 8㎛~10㎛의 범위의 표층막(25)을 형성한 시료에 형성된 바이어홀(31)의 개구부는, 도 6C 및 도 6D에 나타낸 시료에 형성된 바이어홀(31)의 개구부보다 작았지만, 도 6A~도 6B에 나타낸 시료에 형성된 바이어홀(31)의 개구부보다 컸다.
도 6C 및 도 6D에 나타낸 시료, 및 도 6E 및 도 6F에 나타낸 시료에 있어서는, 바이어홀(31)의 개구부의 주위의 표층막(25)이 제거되어, 바이어홀(31)의 주위의 표층 도체층(16)의 상면이 노출되었다. 표층 도체층(16)의 상면 중 노출된 영역은, 레이저빔의 빔프로파일의 주변 부분에 상당한다. 이 주변 부분의 에너지 밀도는, 표층막(25)을 제거하는 데 충분한 크기이지만, 표층 도체층(16)을 제거할 수 있을 정도의 고온에 도달시킬 수 없을 정도의 크기이다. 그 결과, 표층 도체층(16)의 상면이 노출되었다고 생각된다.
상기 평가실험으로부터, 표층막(25)(도 6D, 도 6F)을 형성하면, 표층막(25)을 형성하지 않는 경우에 비하여, 레이저 조사 조건이 동일하더라도, 큰 바이어홀(31)이 형성되는 것을 알 수 있다. 바꾸어 말하면, 표층막(25)을 형성함으로써, 바이어홀(31)을 형성하기 위한 펄스에너지 밀도를 낮게 할 수 있다. 이는, 표층막(25)이 레이저빔을 흡수함으로써, 레이저에너지의 이용효율이 높아지기 때문이다.
실시예에 있어서는, 표층막(25)(도 1D)을 형성함으로써, 바이어홀(31)을 형성하기 위하여 필요한 펄스에너지 밀도를 낮게 할 수 있다. 이로 인하여, 바이어홀(31)의 바닥에 노출된 내부 도체층(12)(도 1D)의 손상을 경감시킬 수 있다. 또, 바이어홀(31)의 내벽형상이 술통 형상이 되는 것을 방지할 수 있다. 이로써, 바이어도체(34)를 형성하는 공정의 신뢰성을 높일 수 있다.
다음으로, 도 7을 참조하여 실시예에 따른 레이저 가공 장치에 대하여 설명한다.
도 7에, 실시예에 따른 레이저 가공 장치의 개략도를 나타낸다. 조출롤(81)로부터 적층판(10)(도 1A)이 조출되어, 권취롤(84)에 권취된다. 조출롤(81)로부터 조출되어, 권취롤(84)에 권취되기까지의 사이에, 적층판(10)이 표층 도체층 압착부(90), 표층막 형성부(91), 및 레이저 가공부(92)를 통과한다.
표층 도체층 압착부(90)는, 조출롤(82), 열압착장치(85), 및 권취롤(83)을 포함한다. 조출롤(82)은, 캐리어 부착 도체박(15)(도 1A)을 조출한다. 조출롤(82)로부터 조출된 캐리어 부착 도체박(15)의 표층 도체층(16)(도 1A)이 적층판(10)의 절연층(13)(도 1A)에 밀착된다. 캐리어 부착 도체박(15)이 적층판(10)에 밀착된 상태에서 열압착장치(85)를 통과함으로써, 캐리어 부착 도체박(15)의 표층 도체층(16)이 적층판(10)의 절연층(13)에 압착된다.
캐리어 부착 도체박(15)의 캐리어 도체박(18) 및 박리층(17)(도 1B)이, 표층 도체층(16)으로부터 박리되어 권취롤(83)에 권취된다. 표층 도체층(16)은 적층판(10)에 압착된 상태 그대로이다. 여기까지의 처리로, 적층판(10)과 표층 도체층(16)을 포함하는 기판(20)(도 1B)이 얻어진다.
표층막 형성부(91)는, 잉크젯헤드(50)(도 1C) 및 경화용 광원(51)(도 1C)을 포함한다. 잉크젯헤드(50)로부터, 액상 재료가 토출됨으로써, 액상 재료가 기판(20)에 도포된다. 기판(20)에 도포된 액상 재료에, 경화용 광원(51)으로부터의 광이 조사됨으로써, 액상 재료가 경화되어 표층막(25)이 형성된다.
레이저 가공부(92)는, 레이저광원(60) 및 도광 광학계(61)를 포함한다. 도광 광학계(61)는, 빔익스팬더, 광학마스크, 필드렌즈, 빔주사기(62), 및 렌즈(63) 등을 포함한다. 레이저광원(60)으로서, 예를 들면 탄산가스 레이저 광원이 이용된다. 레이저광원(60)으로부터 출력된 펄스레이저빔이, 빔주사기(62) 및 렌즈(63)를 경유하여 기판(20)에 입사된다. 빔주사기(62)는, 레이저빔을 이차원 방향으로 주사한다. 렌즈(63)로서, 예를 들면 fθ렌즈가 이용된다. 렌즈(63)는, 레이저빔을 기판(20)의 표면에 집광한다. 레이저빔이 기판(20)에 입사됨으로써, 바이어홀(31)(도 1D)이 형성된다.
제어장치(70)가, 도포영역 산출부(71), 잉크토출 제어부(72), 경화용 광원 제어부(73), 빔주사기 제어부(74), 레이저출력 제어부(75)를 포함한다. 제어장치(70)의 기억장치(78)에, 바이어홀 위치 데이터(76) 및 도포영역 정의 데이터(77)를 격납하는 영역이 확보되어 있다.
도포영역 산출부(71)는, 바이어홀 위치 데이터(76)에 근거하여, 표층막(25)(도 2B, 도 3B)을 형성할 도포영역을 결정한다. 결정된 도포영역을 정의하는 정보가 도포영역 정의 데이터(77)로서 기억장치에 격납된다.
잉크토출 제어부(72)는, 도포영역 정의 데이터(77)에 근거하여 잉크젯헤드(50)를 제어한다. 이로써, 도포영역에 액상 재료가 도포된다. 경화용 광원 제어부(73)가 경화용 광원(51)의 온오프를 제어한다. 빔주사기 제어부(74) 및 레이저출력 제어부(75)는, 각각 바이어홀 위치 데이터(76)에 근거하여, 빔주사기(62) 및 레이저광원(60)을 제어한다. 도 7에 나타낸 레이저 가공 장치에 의하여, 도 1B의 캐리어 부착 도체박(15)을 적층판(10)에 압착하는 공정으로부터, 도 1D의 바이어홀(31)을 형성하는 공정까지를 실행할 수 있다.
다음으로, 도 8A~도 8C를 참고하여, 다른 실시예에 따른 기판 제조 방법에 대하여 설명한다. 이하, 도 1A~도 1G에 나타낸 실시예와의 차이점에 대하여 설명하고, 공통의 구성에 대해서는 설명을 생략한다.
도 8A에 나타내는 바와 같이, 절연층(11), 내부 도체층(12), 절연층(13), 및 표층 도체층(16)을 포함하는 기판(20)의 표면에, 표층막(25)을 형성한다. 도 1C에 나타낸 실시예에서는, 표층 도체층(16)이 기판(20)의 표면의 대략 전역에 배치되어 있었는데, 본 실시예에 있어서는, 표층 도체층(16)이 이미 패터닝되어 있다.
도 8B에 나타내는 바와 같이, 표층막(25)에 레이저빔(55)을 입사시킴으로써, 바이어홀(31)을 형성한다. 레이저빔(55)은, 가우시안빔이다. 가우시안형상의 빔프로파일의 주변의 부분에 대응하는 영역의 표층막(25)이 제거되어, 표층 도체층(16)의 상면이 노출된다. 빔 단면의 중심 근방의 영역에 있어서는, 표층 도체층(16) 및 절연층(13)이 제거되어 바이어홀(31)이 형성된다.
도 8C에 나타내는 바와 같이, 바이어홀(31) 내에 바이어도체(34)를 형성한다. 바이어도체(34)는, 바이어홀(31)이 형성된 위치의 내부 도체층(12)과 표층 도체층(16)을 접속시킨다. 표층막(25)은, 그대로 잔류하여 보호막으로서 이용된다.
이상 실시예에 따라 본 발명을 설명했지만, 본 발명은 이들에 제한되는 것은 아니다. 예를 들면, 다양한 변경, 개량, 조합 등이 가능한 것은 당업자에게 자명할 것이다.
10 적층판
11 절연층
12 내부 도체층
13 절연층
15 캐리어 부착 도체박
16 표층 도체층
17 박리층
18 캐리어 도체박
20 기판
25 표층막
26 표층막의 액상 재료
27 표층막의 개구
30 개구
31 바이어홀
32 비분포영역
34 바이어도체
50 잉크젯헤드
51 경화용 광원
52 경화용 광
55 레이저빔
56 빔스폿
60 레이저광원
61 도광 광학계
62 빔주사기
63 렌즈
70 제어장치
71 도포영역 산출부
72 잉크토출 제어부
73 경화용 광원 제어부
74 빔주사기 제어부
75 레이저출력 제어부
76 바이어홀 위치 데이터
77 도포영역 정의 데이터
81 조출롤
82 조출롤
83 권취롤
84 권취롤
85 열압착장치
90 표층 도체층 압착부
91 표층막 형성부
92 레이저 가공부

Claims (8)

  1. 내부 도체층, 절연층, 및 표층 도체층이 이 순서로 적층된 적층구조를 포함하는 기판의 상기 표층 도체층 상에, 적외역의 파장의 광을 흡수하는 표층막의 액상 재료를 도포함으로써, 상기 표층막을 형성하는 공정과,
    평면에서 보았을 때 상기 표층막의 내부에 빔스폿이 배치되는 조건으로, 적외역의 레이저빔을 상기 표층막에 입사시킴으로써, 상기 표층 도체층 및 상기 절연층에 바이어홀을 형성하는 공정을 갖고,
    상기 레이저빔은 가우시안빔이며,
    상기 바이어홀을 형성하는 공정에 있어서 상기 레이저빔의 입사에 의해 빔스폿의 주변의 표층막이 제거되고 해당 부분의 표층 도체층의 상면이 노출되는
    기판 제조 방법.
  2. 청구항 1에 있어서,
    상기 바이어홀을 형성하는 공정에 있어서, 상기 레이저빔을 입사시킴으로써 상기 바이어홀의 바닥면에 상기 내부 도체층을 노출시키는 기판 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 표층막을 형성하는 공정이,
    잉크젯헤드로부터 상기 기판을 향하여, 상기 표층막의 상기 액상 재료를 토출하는 공정과,
    상기 기판에 도포된 상기 액상 재료를 경화시키는 공정을
    포함하는 기판 제조 방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 표층막을 형성하는 공정 전에, 상기 바이어홀을 형성할 위치에 근거하여, 상기 표층막을 형성할 도포영역을 결정하는 공정을 갖고,
    상기 표층막을 형성하는 공정에 있어서, 상기 기판의 상기 도포영역에, 상기 표층막의 액상 재료를 도포하는 기판 제조 방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 바이어홀을 형성하는 공정 후, 상기 기판 상에 남아 있는 상기 표층막을 제거하는 공정을 갖는 기판 제조 방법.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 바이어홀을 형성하는 공정에 있어서, 상기 절연층이 관통되어 상기 내부 도체층이 노출되고, 상기 절연층을 관통하는 구멍의 개구부 주위의 상기 표층막이 제거되어 상기 표층 도체층의 상면이 노출되며,
    상기 바이어홀을 형성하는 공정 후, 상기 바이어홀의 내부를 통하여, 상기 바이어홀의 바닥면에 노출된 상기 내부 도체층과, 상기 표층 도체층의 노출된 상기 상면을 접속하는 바이어도체를 형성하는 공정을 갖는 기판 제조 방법.
  7. 내부 도체층, 절연층, 및 표층 도체층이 이 순서로 적층된 적층구조를 포함하는 기판에, 적외역의 파장의 광을 흡수하는 표층막의 액상 재료를 도포하는 도포기구와,
    적외역의 레이저빔을 출력하는 레이저광원과,
    상기 기판에 도포된 상기 액상 재료에 의하여 형성된 상기 표층막에, 평면에서 보았을 때 상기 표층막의 외주선의 내측에 빔스폿이 배치되는 조건으로, 상기 레이저광원으로부터 출력된 레이저빔을 상기 표층막에 입사시키는 도광 광학계와,
    상기 레이저광원으로부터의 상기 레이저빔의 출력과, 상기 도포기구에 의한 상기 액상 재료의 도포를 제어하는 제어장치
    를 갖고,
    상기 레이저빔은 가우시안빔이며,
    상기 레이저빔의 입사에 의해 빔스폿의 주변의 표층막이 제거되고 해당 부분의 표층 도체층의 상면이 노출되는
    레이저 가공 장치.
  8. 청구항 7에 있어서,
    상기 도포기구는, 상기 기판을 향하여 상기 액상 재료의 액적을 토출하는 잉크젯헤드를 포함하고,
    상기 제어장치는,
    상기 레이저빔을 입사시킬 상기 기판 내의 위치를 나타내는 위치 데이터를 기억하는 기억장치를 포함하며,
    상기 위치 데이터에 근거하여, 상기 기판의 표면 중 상기 액상 재료를 도포할 도포영역을 산출하고,
    상기 도포영역에 상기 액상 재료가 도포되도록, 상기 잉크젯헤드로부터의 상기 액상 재료의 토출을 제어하는 레이저 가공 장치.
KR1020160067893A 2015-06-03 2016-06-01 기판 제조 방법 및 레이저 가공 장치 KR101840932B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-112762 2015-06-03
JP2015112762A JP6501627B2 (ja) 2015-06-03 2015-06-03 レーザ加工装置

Publications (2)

Publication Number Publication Date
KR20160142779A KR20160142779A (ko) 2016-12-13
KR101840932B1 true KR101840932B1 (ko) 2018-03-21

Family

ID=57575233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160067893A KR101840932B1 (ko) 2015-06-03 2016-06-01 기판 제조 방법 및 레이저 가공 장치

Country Status (4)

Country Link
JP (1) JP6501627B2 (ko)
KR (1) KR101840932B1 (ko)
CN (1) CN106255319B (ko)
TW (1) TWI630857B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154147B2 (ja) * 2019-01-31 2022-10-17 京セラ株式会社 印刷配線板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143237A (ja) * 2013-01-22 2014-08-07 Toppan Printing Co Ltd ビアホールの形成方法及び多層プリント配線板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4078715B2 (ja) * 1998-06-02 2008-04-23 三菱瓦斯化学株式会社 信頼性に優れたビア孔の形成方法
EA003263B1 (ru) * 1999-03-23 2003-02-27 Сэркит Фойл Люксембург Трейдинг С.А. Р.Л. Способ изготовления многослойной печатной платы и предназначенная для этого композиционная фольга
JP2001144411A (ja) * 1999-09-03 2001-05-25 Mec Kk プリント配線板の孔あけ法およびそれに用いる表面処理剤
JP2003248207A (ja) * 2002-02-22 2003-09-05 Fujitsu Display Technologies Corp 液晶表示パネルの製造方法および製造装置
JP2006202840A (ja) * 2005-01-18 2006-08-03 Seiko Epson Corp 配線基板の製造方法
JPWO2007029508A1 (ja) * 2005-09-02 2009-03-19 コニカミノルタエムジー株式会社 近赤外線吸収材料及びその製造方法
JP2011171724A (ja) * 2010-01-19 2011-09-01 Shibaura Mechatronics Corp 基板の配線修正方法、基板の配線修正装置及び基板の配線形成装置
JP6314085B2 (ja) * 2012-03-09 2018-04-18 三井金属鉱業株式会社 プリント配線板の製造方法及びレーザー加工用銅箔

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143237A (ja) * 2013-01-22 2014-08-07 Toppan Printing Co Ltd ビアホールの形成方法及び多層プリント配線板の製造方法

Also Published As

Publication number Publication date
JP6501627B2 (ja) 2019-04-17
CN106255319A (zh) 2016-12-21
KR20160142779A (ko) 2016-12-13
TW201701741A (zh) 2017-01-01
CN106255319B (zh) 2019-03-08
TWI630857B (zh) 2018-07-21
JP2016225554A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
US7479297B2 (en) Method of manufacturing a multi-layered wiring board
US10149392B2 (en) Manufacturing method of flexible printed wiring board
US11881466B2 (en) Electrical interconnection of circuit elements on a substrate without prior patterning
EP2810539B1 (en) Laser patterning of photovoltaic backsheet
US20090123661A1 (en) System and method for forming high resolution electronic circuits on a substrate
WO2001010177A1 (en) A circuit singulation system and method
JPH11266084A (ja) 多層印刷回路基板の製造方法
US7989148B2 (en) Method for forming photoelectric composite board
KR102345450B1 (ko) 펄스-모드 직접-기록 레이저 금속화
KR101840932B1 (ko) 기판 제조 방법 및 레이저 가공 장치
JP2015009193A (ja) 薄膜形成方法及び薄膜形成装置
JP2017043079A (ja) 印刷方法
JP2009239215A (ja) 銅張積層板およびこれを用いた配線基板の製造方法ならびに銅張積層板の端面処理方法およびこれに用いる端面処理装置
JP2005057201A (ja) 位置決めマークの配置構造及び認識方法、位置決めマークを有するプリント基板及びその製造方法
JP5109285B2 (ja) 多層配線基板の製造方法
US20220061162A1 (en) Component Carrier With Well-Defined Outline Sidewall Cut by Short Laser Pulse and/or Green Laser
US20230422402A1 (en) Lift Printing of Fine Metal Lines
JP2003110218A (ja) プリプレグシートのレーザによる穿孔方法
JP2007296425A (ja) パターン形成方法、液滴吐出装置及び回路モジュール
WO2024018769A1 (ja) ダイシング方法および記録素子製造方法
KR20180049858A (ko) 인쇄회로기판 상에 광감응성 패턴층을 형성하는 방법 및 인쇄회로기판 상에 전도층을 형성하는 방법
JP2015046446A (ja) 記録物および記録物製造装置
JP2001135940A (ja) プリント配線板の製造方法
JP2007313497A (ja) パターン形成方法、液滴吐出装置及び回路モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right