KR20050039368A - 인쇄회로기판에서의 부품 삽입홀의 가공 방법 - Google Patents

인쇄회로기판에서의 부품 삽입홀의 가공 방법 Download PDF

Info

Publication number
KR20050039368A
KR20050039368A KR1020030074810A KR20030074810A KR20050039368A KR 20050039368 A KR20050039368 A KR 20050039368A KR 1020030074810 A KR1020030074810 A KR 1020030074810A KR 20030074810 A KR20030074810 A KR 20030074810A KR 20050039368 A KR20050039368 A KR 20050039368A
Authority
KR
South Korea
Prior art keywords
hole
insertion hole
holes
predetermined
copper
Prior art date
Application number
KR1020030074810A
Other languages
English (en)
Other versions
KR100567088B1 (ko
Inventor
송창규
김태훈
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020030074810A priority Critical patent/KR100567088B1/ko
Publication of KR20050039368A publication Critical patent/KR20050039368A/ko
Application granted granted Critical
Publication of KR100567088B1 publication Critical patent/KR100567088B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판의 부품 삽입홀의 가공 방법에 관한 것으로서, 특히 부품삽입홀의 형성이 예정된 동심원상에 다수의 비아홀을 형성하고 형성된 비아홀에 도전성 페이스트를 충진한 후에 일괄적층하고 다수의 비아홀을 관통하는 부품 삽입홀을 드릴링함으로서 추가적인 공정없이 부품 삽입홀이 형성되도록 하는 인쇄회로기판의 부품 삽입홀의 가공 방법에 관한 것이다.
또한, 본 발명에 따르면, 부품 삽입홀의 형성이 예정된 원상에 소정의 도통홀을 구비한 다수의 회로층을 형성하는 제 1 단계; 상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 도통홀이 구비된 다수의 절연층을 형성하는 제 2 단계; 및 상기 회로층과 절연층을 교대로 기(旣) 설정된 위치에 배치하여 압착한 후에 상기 소정의 도통홀을 관통하는 부품 삽입홀을 형성하는 제 3 단계는 포함하여 이루어진 것을 특징으로 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법이 제공된다.

Description

인쇄회로기판에서의 부품 삽입홀의 가공 방법{Component inserting hole processing method from printed circuit board}
본 발명은 인쇄회로기판에서의 부품 삽입홀의 가공 방법에 관한 것으로서, 특히 부품 삽입홀의 형성이 예정된 동심원상에 다수의 비아홀을 형성하고 형성된 비아홀에 도전성 페이스트를 충진한 후에 일괄적층하고 다수의 비아홀을 관통하는 부품 삽입홀을 드릴링함으로서 추가적인 공정없이 부품 삽입홀이 형성되도록 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법에 관한 것이다.
전자제품이 소형화, 박형화, 고밀도화, 팩키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 다층 인쇄회로기판 역시 미세패턴(fine pattern)화, 소형화 및 팩키지화가 동시에 진행되고 있다.
이에 다층 인쇄회로기판의 미세패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다.
또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고난이도의 기술을 요하게 된다.
인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다.
과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다. 본 발명은 이들 중 MLB의 제조 방법에 관한 것이다.
MLB는 배선 영역을 확대하기 위해 배선이 가능한 층을 추가로 형성한 것이다. 구체적으로, MLB는 내층과 외층으로 구분되며 내층의 재료로서 박판코어(Thin Core; T/C)를 사용하고, 외층과 내층을 프리플렉으로 접착한 구조의 4층 MLB(내층 2층, 외층 2층)가 기본이다. 즉, 다층 인쇄회로기판은 최소 4층 이상이다. 회로의 복잡도 증가에 따라 6층,8층,10층 이상으로 구성되기도 한다.
내층에는 전원회로, 접지회로, 신호회로 등을 형성하며, 내층과 외층간 또는 외층 사이에는 프리플렉을 끼워 넣어 절연과 접착을 행한다. 이때, 각 층의 배선은 비아홀(도통홀)을 이용하여 연결한다.
MLB는 배선밀도를 획기적으로 늘릴 수 있다는 큰 장점이 있으나, 그 만큼 제조 공정이 복잡하게 되는 어려움이 있다. 특히 내층은 종래의 빌드업 방식에 따른 경우 공정이 완료되면 변형이 불가능하므로 내층에 오류가 있는 경우 완성된 모든 제품이 불량으로 되어 버린다. 이러한 오류를 미연에 방지하기 위해 많은 검사장치가 개발되어 사용되고 있다.
MLB의 제조공정은 내층재를 재단하고, 가이드 홀을 가공하며, 배선패턴을 형성하고, 외층재를 재단하여 적층하며 그 후에 과정은 양면 PCB의 제조 공정과 동일하다.
따라서, MLB의 제조공정에 있어서도 솔더레지스트 및 심벌마크의 인쇄가 완료된 기판에 대하여 외형 및 부품삽입용 홀을 가공한다.
도 1a~1c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 방법의 제조과정을 나타내는 도면이다.
도면을 참조하면, 코어재(101)에 드릴을 하여 홀(Hole)(102)을 가공하고 가공된 홀에 동도금이나 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.
다음에, 이렇게 층간 도통이 된 코어(Core)재(101)의 동박(Copper)층에 회로형성을 하고, 회로형성이 된 코어(Core)재에 각 층간 도통을 시키기 위한 동범프(Copper Bump)(103)를 형성한다.
이 때의 동범프(Copper Bump)(103)는 동도금을 통해서 범프(Bump)를 형성시키며, 동범프(Copper Bump)(103)가 형성된 코어(Core)재(101)에 절연재층(104)을 형성시킨다.
이때 절연재층(104)을 형성하는 방법으로는, 1)프리플레그(Prepreg)나 RCC(Resin Coated Copper Foil)와 같이 시트타입(Sheet Type)의 경우는 범프(Bump) 위에 절연층을 얹고 피어싱(Piercing)하여 범프(Bump)가 돌출되도록하고 동박을 얹어서 가열가압(Press)를 하여 절연층을 형성하거나, 2)액상 절연수지의 경우는 범프(Bump)가 형성된 코어재에 롤(Roll), 스프레이(Spray), 커틴커터(Curtain Coater)를 이용하여 절연층을 형성하거나, 3) 필름 타입(Film Type)의 절연수지는 필름(Film)을 진공 라미네이션하여 절연층 형성한다.
다음에, 절연층(104)이 형성된 기판에 기계 드릴(Mechanical Drill)을 이용하여 부품 삽입홀(105)을 가공한다. 이렇게 가공된 부품삽입홀(105)을 도통시키기 위하여 무전해-전해동도금을 행하여 층간 도통을 시키고, 층간 도통을 한 후 최외층의 회로(106)를 형성한다.
도 2a~2d는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 다른 방법의 제조과정을 나타내는 도면이다.
도면을 참조하면, 코어(Core)재(201)에 드릴을 하여 홀(Hole)(202)을 가공하고 가공된 홀(202)에 동도금이나 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.
이렇게 층간 도통이 된 코어(Core)재(201)의 동박(Copper)층에 회로를 형성하고, 3층 동박호일(3 Layer Copper Foil)(203)에 층간 도통을 하기 위한 범프(Bump)(204)를 에칭공법으로 형성 한다.
범프(Bump)(204)가 형성된 동박호일(Copper Foil)(203)에 절연층(205)을 피어싱(piercing)하고, 이렇게 피어싱(Piercing)이 된 동박호일(Copper Foil)(203)을 회로가 형성된 코어(Core)재(201)에 가열가압 프레스(Press)를 하여 절연층을 형성한다.
절연층이 형성된 기판에 기계 드릴(Mechanical Drill)을 이용하여 부품 삽입홀(207)을 가공하며, 이렇게 가공된 부품삽입홀(207)을 도통시키기 위하여 무전해-전해동도금을 행하여 층간 도통을 시키고, 층간 도통을 한 후 최외층의 회로(206)를 형성한다.
도 3a~3c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 또 다른 방법의 제조과정을 나타내는 도면이다.
도면을 참조하면, 코어(Core)재(303)에 드릴을 하여 홀(Hole)(304)을 가공하고 가공된 홀에 동도금이나 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.
이렇게 층간 도통이 된 코어(Core)재(303)의 동박(Copper)층에 회로를 형성하며, 절연재(301)에 드릴을 하여 홀(Hole)(302)을 가공하고 가공된 홀(302)에 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.
이렇게 형성된 코어(Core)재(303)와 절연재(301)를 가열가압 프레스를 이용하여 일괄적층하며, 절연층이 형성된 기판에 기계 드릴을 이용하여 부품 삽입홀(305)을 가공하며, 이렇게 가공된 부품삽입홀(305)을 도통시키기 위하여 무전해-전해동도금을 행하여 층간 도통을 시키고, 층간 도통을 한 후 최외층의 회로(305)를 형성한다.
도 4a~4c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 또 다른 방법의 제조과정을 나타내는 도면이다.
도면을 참조하면, 코어(Core)재(403)에 드릴을 하여 홀(Hole)(404)을 가공하고 가공된 홀(404)에 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.
이때 부품삽입홀(404a)의 경우도 도전성 페이스트(Paste)를 충진하여 미리 층간 도통을 시키며, 이렇게 층간 도통이 된 코어(Core)재(403)의 동박(Copper)층에 회로를 형성한다.
절연재(401)에 드릴을 하여 홀(Hole)(402)을 가공하고 가공된 홀(402)에 도전성 페이스트(Paste)를 사용하여 층간을 도통시키며, 이때 부품삽입홀(402a)의 경우도 도전성 페이스트(Paste)를 충진하여 미리 층간 도통을 시킨다.
이렇게 형성된 코어(Core)재(403)와 절연재(401)를 가열가압 프레스를 이용하여 일괄적층하고, 절연층(401)이 형성된 기판에 기계 드릴(Mechanical Drill)을 이용하여 부품 삽입홀(405)을 가공한 후에, 층간 도통을 한 후 최외층의 회로를 형성한다.
한편, 상기와 같은 종래 기술에 따르면, 층간 도통홀은 순순히 층간의 회로를 도통하기 위한 홀과 부품 삽입홀로 나누어지는데, 부품 삽입홀(Φ1.0 이상)의 경우는 일반적으로 층간 도통홀(Φ0.1~0.3mm)보다 사이즈가 월등히 크다.
이러한 사이즈의 홀(Hole)에 도전성 페이스트(Paste)를 함께 채우는 것은 어려움이 상당히 따른다. 또한 미충진이 되어 일괄적층후 도통이 문제점을 나타낼 수 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 안출된 것으로서, 각층에 드릴을 사용하여 부품 삽입홀의 원주상에 위치하는 다수의 홀을 형성한 후에 형성된 다수의 홀에 도전성 페이스트를 충진하여 일괄적층후 드릴로 부품삽입홀을 형성함으로 층간에 도통을 제공하는 인쇄회로기판에서의 부품삽입홀 가공 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은 부품 삽입홀의 형성이 예정된 원상에 소정의 도통홀을 구비한 다수의 회로층을 형성하는 제 1 단계; 상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 도통홀이 구비된 다수의 절연층을 형성하는 제 2 단계; 및 상기 회로층과 절연층을 교대로 기(旣) 설정된 위치에 배치하여 압착한 후에 상기 소정의 도통홀을 관통하는 부품 삽입홀을 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.
이제, 도 5a 이하의 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
도5a 내지 도5e는 본 발명의 인쇄회로기판 제조 방법에서, 회로층을 제조하는 일실시예를 나타낸다.
도5a에는 통상적인 동박적층판(501)이 도시되어 있으며, 절연층(503)의 양쪽에 동박(502)이 입혀져 있다.
도5b에 도시된 바와 같이, 동박적층판(501)에 비아홀(504)을 드릴링 가공한다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 비아홀(504a~504j)을 가공하며 일예로 본 발명에서는 부품삽입홀의 사이즈에 따라 비아홀의 개수가 달라진다. 이때 비아홀은 100마이크로미터의 간격으로 가공하는 것으로 한다.
그리고 나서, 도5c에 도시된 바와 같이, 무전해 동도금 및 전해 동도금을 행하여, 도전층(505)을 형성한다.
그리고, 도5d에 도시된 바와 같이, 비아홀 보호를 위해 비아홀을 페이스트(506)로 메움 처리(plugging)한다. 페이스트로는 절연성의 잉크 재질을 사용할 수도 있고, 도전성 페이스트를 사용할 수 있다. 또한, 이 메움 처리 과정은 다층 인쇄회로기판의 제조 목적에 따라 생략될 수 있다.
그리고 나서, 도5e에 도시된 바와 같이, 에칭 등의 공지된 회로 패턴 형성 방법에 의해 회로 패턴(507)을 형성한다.
이와 같이 가공된 회로층은 본 발명에 따른 도11의 회로층(1100a,1100b,1100c) 중 하나로 사용될 수 있으며, 본 발명에 따른 제조 방법에서 회로층의 회로 패턴은 절연층과의 결합을 고려하여 그 정확한 위치 및 치수가 미리 설계되어야 한다.
또한, 제조하고자 하는 다층 인쇄회로기판의 층수에 따라 그 수가 결정된다. 예컨대, 4층 인쇄회로기판에서는 2개의 회로층이 필요하게 되며, 6층 인쇄회로기판에서는 3개, 8층에서는 4개의 회로층이 필요하다.
도7a 내지 도7d는 본 발명의 인쇄회로기판 제조 방법에서, 회로층을 제조하는 방법의 다른 실시예를 나타낸다.
도7a에는 통상적인 동박적층판(701)이 도시되어 있고, 절연층(703)의 양쪽에 동박(702)이 입혀져 있다.
전술한 바와 같이 동박적층판에는 여러 가지 종류가 있으나, 이 실시예에서는, 그 중에서도 동박의 두께가 3-9㎛ 정도로 얇은 것을 사용한다. 레이저 드릴링 또는 미세홀 기계 가공에 의해 직경이 상대적으로 작은 미세 관통홀을 가공하기 위해서이다. 즉, 미세 관통홀을 가공하여야 하기 때문에 동박의 두께가 얇아야 한다.
도7b에서, 동박적층판에 미세 관통홀(704)을 가공한다. 관통홀은 YAG 또는 CO2레이저를 사용하여 직경을 50-100㎛ 정도로 가공한다. 통상적인 다층 인쇄회로기판에서 비아홀의 직경은 200-300㎛이나, 이와 같이 관통홀의 직경을 작게하면 페이스트의 플러깅 처리 과정을 생략할 수 있다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 비아홀(704a~704j)을 가공하며 일예로 본 발명에서는 비아홀은 100마이크로미터의 간격으로 가공하는 것으로 한다.
도7c에서, 관통홀이 가공된 동박적층판에 무전해 도금 및 전해 도금에 의해 기판의 상면, 하면 및 관통홀의 내벽을 도금한다. 도7c에 도시된 바와 같이, 기판의 상면 및 하면에는 도금층(705)이 형성되고, 미세 관통홀은 도금에 의해 매립된다.
종래에는 관통홀을 가공할 때, 비아홀의 플러깅이 요구되는 경우에, 도5a 내지 도5e에 도시된 방식과 같이, 무전해 도금 및 전해 도금으로 내벽을 도금한 후에 절연성 잉크 등으로 나머지 공간을 충진하는 방식을 사용하였으나, 여기서는 처음부터 비아홀을 직경이 작게 가공하고 전기 도금에 의해 관통홀 자체를 매립하게 된다.
따라서, 본 발명에 따른 이 실시예에서는 인쇄회로기판의 제조 목적에 따라 플러깅 처리가 요구되는 경우에도 페이스트의 플러깅 처리를 생략할 수 있다.
도7d에서, 에칭 등의 회로 패턴 형성 방법을 사용하여 회로 패턴을 형성한다. 이렇게 형성된 회로층은 본 발명에 따른 병렬적 제조 방법에서 도11의 회로층(1100a,1100b,1100c)으로 사용될 수 있다.
도8a 내지 도8d는 본 발명의 인쇄회로기판 제조 방법에서 회로층을 제조하는 방법의 또다른 실시예를 나타낸다.
도8a에는 통상적인 동박적층판(801)이 도시되어 있고, 절연층(803)의 양쪽에 동박(802)이 입혀져 있다.
여기에, 마찬가지로 도8b에 도시된 바와 같이, 드릴링에 의해 비아홀(804)을 가공한다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 비아홀(804a~804j)을 가공하며 일예로 본 발명에서는 비아홀은 100마이크로미터의 간격으로 가공하는 것으로 한다.
그리고 나서, 도8c에 도시된 바와 같이, 비아홀(804, 804a~804j)을 도전성 페이스트(805)로 충진한다.
그리고 나서, 도8d에 도시된 바와 같이, 에칭 등 기타 회로 패턴 형성 방법에 의해 회로 패턴을 형성한다. 이와 같이, 이 실시예에서는 회로층 형성 방법에서는 도금 공정이 없다.
마찬가지로, 이와 같이 형성된 회로층은 본 발명에 따른 도11의 회로층(1100a,1100b,1100c) 중 하나로 사용될 수 있다.
도5a 내지 도5e, 도7a 내지 도7d 및 도8a 내지 도8d를 참조하여 설명된 방법에 의해 완성된 각각의 회로층들에 AOI 등의 회로 검사, 적층을 위한 표면 처리 등의 후처리를 실시한다.
이하 본 발명에 따른 병렬적 다층 인쇄회로기판 제조 방법에서, 인쇄회로기판을 구성하는 층 중 절연층의 제조 방법을 설명한다.
도9a 내지 도9d는 본 발명에 따른 인쇄회로기판에서 절연층을 형성하는 방법의 일실시예를 나타낸다.
도9a에는 프리플렉(903)의 양면에 이형 필름(902)이 부착된 평판형 절연재(901)가 도시되어 있다. 프리플렉의 두께는 제품의 사양에 따라 선택적으로 사용할 수 있으며, 이형 필름의 두께는 20-30㎛로 프리플렉 제작 당시에 이미 부착되어 있는 것을 사용할 수도 있고 경우에 따라서는 이형 필름을 접착하여도 된다.
도9b에서, 평판형 절연재(901)에 드릴링에 의해 관통홀(904)을 가공한다. 이때 관통홀은 바람직하게는 기계적 드릴링을 사용한다. 관통홀의 직경은 회로층과의 접속을 고려하여 회로층의 비아홀의 직경보다 약간 크게 가공하는 것이 바람직하다. 전술한 회로층 가공 방법 중 도7a 내지 도7d를 참조하여 설명된 미세 관통홀을 도금에 의해 매립시키는 방법으로 제조된 회로층과 접속될 절연층의 비아홀은 직경 약 100㎛정도로 가공한다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 관통홀(904a~904j)을 가공하며 일예로 본 발명에서는 관통홀은 100마이크로미터의 간격으로 가공하는 것으로 한다.
도9c에서, 관통홀(904, 904a~904j)을 페이스트(905)로 충진하고, 도9d에서, 이형 필름(902)을 제거한다.
마찬가지로, 이렇게 형성된 절연층(906)은 본 발명에 따른 병렬적 인쇄회로기판의 제조 방법에서, 도11의 절연층(1110a, 1110b) 중 하나로 사용될 수 있다.
도10a 내지 도10d는 본 발명에 따른 병렬적 다층 인쇄회로기판에서, 절연층을 형성하는 방법의 또다른 실시예로서, 본 발명에 따른 절연층 형성 방법을 나타낸다.
이 실시예가 도10a 내지 도10d에 도시된 방법과 다른 점은 절연층이 단층이 아니고, 완전 경화된 상태(c-stage)의 열경화성 수지의 양면에 반경화 상태(b-stage)의 열경화성 수지를 적층한 것이라는 점이다.
도10a에는 이 실시예에 따른 평판형 절연재(1001)가 도시되어 있다. 완전 경화 상태의 수지(1004)의 양측에 반 경화 상태의 수지(1003)가 적층되어 있고, 그 위에 이형 필름(1002)이 입혀져 있다.
다층 인쇄회로기판에서 유전체인 수지로 구성되는 절연층은 회로층에 비해 큰 임피던스를 갖게 되고, 이 임피던스는 회로 동작에 영향을 미치게 된다. 이러한 절연층의 임피던스 값은 절연층의 두께 편차, 수지의 특성, 즉 유전율이나 질량 및 부피에 의해 영향을 받는데, 이와 같이 반 경화 상태의 수지를 한층 더 입힌 절연체를 사용하면 보다 임피던스를 보다 용이하게 제어할 수 있고, 본 발명에 따른 다층 인쇄회로기판의 제조 방법에 있어서, 회로층과의 결합시 보다 양호한 성형성을 확보할 수 있다.
도10b에서, 상기 평판형 절연재(1001)에 드릴링에 의해 관통홀(1005)을 형성한다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 관통홀(1005a~1005j)을 가공하며 일예로 본 발명에서는 관통홀은 100마이크로미터의 간격으로 가공하는 것으로 한다.
도10c에서, 관통홀(1005, 1005a~1005j)에 페이스트(1006)를 충진하고, 도10d에서 이형 필름(1002)을 제거한다.
마찬가지로, 이렇게 형성된 절연층은 본 발명에 따른 도11의 절연층(1110a, 1110b) 중 하나로 사용될 수 있다.
절연층도 본 발명에 따른 병렬적 다층 인쇄회로기판에서 결합될 회로층의 회로 패턴을 고려하여 미리 정밀하게 그 위치 및 패턴이 설계되어야 한다. 또한, 제조하고자 하는 다층 인쇄회로기판의 층수에 따라 그 수가 결정된다. 예컨대, 4층 인쇄회로기판에서는 1개, 6층 인쇄회로기판에서는 2개, 8층에서는 3개의 절연층이 필요하다. 종래의 빌드업 방식의 제조 방식에서, 4층 인쇄회로기판에는 2층의 절연층, 6층 인쇄회로기판에서는 4층의 절연층이 존재하는 것과 다르다.
도11에 도시된 바와 같이, 도5a 내지 도5e, 도7a 내지 도7d 또는 도8a 내지 도8d의 방법에 의해 형성된 회로층과, 도9a 내지 도9d 또는 도10a 내지 도10d에 의해 형성된 절연층을 교대로 배치한다.
배치된 층들을 비아홀들이 정확하게 매칭되도록 맞추고 다듬기 위해 타겟팅 및 트리밍 등의 방법이 사용된다.
타게팅이란 드릴 가공의 기준점인 내층의 '타깃 가이드 마크'에 타겟 구멍을 가공하는 공정으로 보통 X-Ray에 의한 타겟 드릴을 사용한다.
트리밍(Trimming)은 적층이 완료된 기판의 가장자리에 흘러나온 수지와 동박을 다듬어 제품의 긁힘 및 안전사고를 예방하기 위한 처리를 말한다.
그리고 나서, 도11에 도시된 바와 같이, 배열된 회로층 및 절연층을 도시된 화살표 방향으로 압축 프레스로 압착하여 한꺼번에 적층하면 도12에 도시된 바와 같은 6층 MLB가 완성된다.
적층된 각 층들을 한 장의 인쇄회로기판으로 만드는 프레스로는 '열 프레스'가 많이 사용된다. 이는 적층된 기판을 케이스에 넣고 진공 챔버의 상하에서 열판에 끼워 가압/가열하는 방법으로 적층을 행한다. 이 방법을 VHL(Vacuum Hydraulic Lamination)법이라고 한다.
그 밖에 진공 챔버에 가열원으로 전열히트를 설치하고, 가스를 사용하여 가압한 상태에서 적층하는 진공 프레스도 있다. 이 방법은 열판을 필요로 하지 않기 때문에 층수에 관계없이, 예를 들면, 6층,8층,10층으로 두께가 달라도 한번에 적층할 수 있어 소량생산에 유리하다.
도 13는 본 발명의 일실시예에 따른 부품 삽입홀의 제조 과정을 나타내는 도면이다.
도면을 보면 알 수 있는 바와같이 드릴을 사용하여 부품 삽입홀(1201)을 가공하면 도 14에 도시된 바와 같이 원주상에 다수의 도전성 페이스트로 충진된 비아홀을 갖는 부품 삽입홀이 형성되며 도전성 페이스트는 층간의 도전성을 부여한다.
상기와 같은 본 발명에 따르면, 공정의 리드 타임을 단축시키고 공정수를 줄임으로써 비용을 낮추는 일괄적층공법에서 부품삽입홀로 인한 공정 추가 및 리드 타임의 증가없이 부품 삽입홀을 가공을 가능하게 하는 효과가 있다.
여기에서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.
도 1a~1c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 방법의 제조과정을 나타내는 도면이다.
도 2a~2d는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 다른 방법의 제조과정을 나타내는 도면이다.
도 3a~3c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 또 다른 방법의 제조과정을 나타내는 도면이다.
도 4a~4c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 또 다른 방법의 제조과정을 나타내는 도면이다.
도5a~도5e는 본 발명의 인쇄회로기판 제조 방법에서 회로층을 제조하는 방법의 일실시예를 나타낸다.
도 6은 본 발명의 인쇄회로기판 제조 방법에서 동심원상의 다수의 비아홀이 형성된 부분의 평면도이다.
도7a~도7d는 본 발명의 인쇄회로기판 제조 방법에서 회로층을 제조하는 방법의 다른 실시예를 나타낸다.
도8a~도8d는 본 발명의 인쇄회로기판 제조 방법에서 회로층을 제조하는 방법의 또다른 실시예를 나타낸다.
도9a~도9d는 본 발명의 인쇄회로기판 제조 방법에서 절연층을 형성하는 방법의 일실시예를 나타낸다.
도10a~도10d는 본 발명의 인쇄회로기판 제조 방법에서 절연층을 형성하는 방법의 다른 실시예를 나타낸다.
도 11는 본 발명의 일실시예에 따른 적층전의 병렬적 다층 인쇄회로기판의 단면도이다.
도 12는 본 발명의 일실시예에 따른 적층된 병렬적 다층 인쇄회로기판의 단면도이다.
도 13는 본 발명의 일실시에에 따른 부품 삽입홀을 가공된 병렬적 다층 인쇄회로기판의 단면도이다.
도 14는 본 발명의 일실시예에 따른 부품 삽입홀이 형성된 부분의 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
501, 701, 801 : 동박적층판 502, 702, 802 : 동박
503, 703, 803 : 절연층 504, 704, 804 : 비아홀
505, 705 : 도전층 506, 805 : 페이스트
901, 1001 : 절연재 902, 1002 : 이형 필름
903, 1003 : 프리플렉 904, 1005 : 관통홀
905, 1006 : 페이스트 1201 : 부품 삽입홀

Claims (8)

  1. 부품 삽입홀의 형성이 예정된 원상에 소정의 도통홀을 구비한 다수의 회로층을 형성하는 제 1 단계;
    상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 도통홀이 구비된 다수의 절연층을 형성하는 제 2 단계; 및
    상기 회로층과 절연층을 교대로 기(旣) 설정된 위치에 배치하여 압착한 후에 상기 소정의 도통홀을 관통하는 부품 삽입홀을 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계는,
    동박적층판에 부품 삽입홀의 형성이 예정된 원상에 위치하는 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;
    상기 동박적층판 및 관통홀의 내벽을 동도금하는 단계;
    상기 관통홀의 내부를 도전성 페이스트로 충진하는 단계; 및
    상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.
  3. 제 1 항에 있어서,
    상기 제 1 단계는,
    동박적층판에 부품 삽입홀의 형성이 예정된 원상에 위치하는 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;
    동도금에 의해 상기 동박적층판 및 관통홀의 내벽을 동도금하여 관통홀의 내부를 구리로 채우는 단계; 및
    상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.
  4. 제 1 항에 있어서,
    상기 제 1 단계는,
    동박적층판에 부품 삽입홀의 형성이 예정된 원상에 위치하는 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;
    동박적층판에 가동된 다수의 관통홀을 도전성 페이스트로 충진하는 단계; 및
    상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.
  5. 제 1 항에 있어서,
    상기 제 2 단계는,
    이형필름이 부착된 평판형 절연재에 상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;
    상기 관통홀을 도전성 페이스트로 충진하는 단계; 및
    상기 이형 필름을 제거하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.
  6. 제 1 항에 있어서,
    상기 제 2 단계는,
    완전 경화 상태의 수지의 양측에 반 경화 상태의 수지가 적층되어 있고, 그 위에 이형 필름이 부착된 평판형 절연재에 상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;
    상기 관통홀을 도전성 페이스트로 충진하는 단계; 및
    상기 이형 필름을 제거하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.
  7. 제 1 항 내지 제 6 항중 어느 한 항에 있어서,
    상기 제 3 단계에서 부품 삽입홀을 형성하는 과정은, 드릴링 라우팅에 의하여 부품 삽입홀을 형성하는 것을 특징으로 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법.
  8. 제 1 항 내지 제 6 항중 어느 한 항에 있어서,
    상기 제 3 단계에서 부품 삽입홀을 형성하는 과정은, 프레스 가공에 의하여 부품 삽입홀을 형성하는 것을 특징으로 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법.
KR1020030074810A 2003-10-24 2003-10-24 인쇄회로기판에서의 부품 삽입홀의 가공 방법 KR100567088B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030074810A KR100567088B1 (ko) 2003-10-24 2003-10-24 인쇄회로기판에서의 부품 삽입홀의 가공 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030074810A KR100567088B1 (ko) 2003-10-24 2003-10-24 인쇄회로기판에서의 부품 삽입홀의 가공 방법

Publications (2)

Publication Number Publication Date
KR20050039368A true KR20050039368A (ko) 2005-04-29
KR100567088B1 KR100567088B1 (ko) 2006-03-31

Family

ID=37241611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074810A KR100567088B1 (ko) 2003-10-24 2003-10-24 인쇄회로기판에서의 부품 삽입홀의 가공 방법

Country Status (1)

Country Link
KR (1) KR100567088B1 (ko)

Also Published As

Publication number Publication date
KR100567088B1 (ko) 2006-03-31

Similar Documents

Publication Publication Date Title
KR100567087B1 (ko) 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
KR100570856B1 (ko) 병렬적 다층 인쇄회로기판 제조 방법
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
WO1997048260A1 (fr) Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP2000101248A (ja) 多数個取り多層プリント配線板
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR20110028951A (ko) 인쇄회로기판 및 그의 제조방법
KR100601483B1 (ko) 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100567088B1 (ko) 인쇄회로기판에서의 부품 삽입홀의 가공 방법
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
KR100547350B1 (ko) 병렬적 다층인쇄회로기판 제조 방법
JP2007335631A (ja) 積層配線板の製造方法
KR100975927B1 (ko) 패키지 기판 제조방법
JP3471616B2 (ja) 多層プリント配線板の製造方法
KR101936415B1 (ko) 도전볼을 이용한 동박 적층판의 제조방법
KR100601472B1 (ko) 병렬적 다층 인쇄회로기판 및 그 제조방법
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
KR100657409B1 (ko) 다층 인쇄회로기판 제조방법
KR20070076950A (ko) 다층 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee