KR20070076950A

KR20070076950A - 다층 인쇄회로기판 및 그 제조방법

Info

Publication number: KR20070076950A
Application number: KR1020060006509A
Authority: KR
Inventors: 신동원; 장병재; 남재욱
Original assignee: 삼성전기주식회사
Priority date: 2006-01-20
Filing date: 2006-01-20
Publication date: 2007-07-25
Also published as: KR100745520B1

Abstract

다층 인쇄회로기판 및 그 제조방법이 개시된다. 복수의 회로패턴층을 포함하는 인쇄회로기판에 있어서, 복수의 회로패턴층에 각각 형성되며, 인쇄회로기판의 두께방향으로 위치가 정렬되는 복수의 랜드부와, 인쇄회로기판의 표면에 형성된 외층회로와, 복수의 랜드부 및 외층회로를 관통하는 PTH와, PTH 내에 충전되는 도전성 물질을 포함하는 다층 인쇄회로기판은,

인쇄회로기판, IVH, BVH, 도금

Description

다층 인쇄회로기판 및 그 제조방법{Multi-layered printed circuit board and the manufacturing method thereof}

도 1은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판을 나타낸 단면도.

도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 나타낸 순서도.

도 3은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 제조공정을 나타낸 흐름도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 코어기판 12 : 내층회로

20 : 절연층 22 : 외층회로

30 : 랜드부 40 : PTH

42 : 도전성 페이스트

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 다층 인쇄회로기 판 및 그 제조방법에 관한 것이다.

종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 어디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성하고, 절연층 및 금속층을 순차적으로 적층(build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.

다층 인쇄회로기판의 제조과정에서는 각 층의 회로패턴 간의 전기적 연결, 회로패턴과 전자소자와의 전기적 연결 등을 위해 IVH(Interstitial via hole), BVH(Blind via hole), PTH(Plated through hole) 등의 다양한 비아홀이 형성된다.

즉, 종래기술에 따른 다층 인쇄회로기판의 제조공정은, 먼저 CCL 등의 코어기판에 IVH를 드릴링하여 천공하고, 코어기판의 표면 및 IVH의 내주면에 동도금 등으로 도금층을 형성하고, IVH의 내부공간을 도전성 물질로 충전한 후 표면을 연마하고, 코어기판의 표면에 어디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성한다.

다음으로, 코어기판의 양면을 검사(AOI, Automatic optical inspection)하고, 전처리 공정을 거친 후, 코어기판의 표면에 ABF(Ajinomoto Build-up Film) 등의 절연재를 적층한 후 표면에 금속층을 형성하거나 RCC(Resin coated copper) 등과 같이 표면에 금속층이 형성되어 있는 절연재를 적층하고, 레이저 드릴링 등에 의해 금속층과 내층회로 간의 전기적 연결을 위해 BVH를 가공한다.

다음으로, 디스미어(desmear) 공정 후 BVH의 표면에 무전해 동도금을 하고, 어디티브 공법을 적용하여 외층 회로패턴을 형성함과 동시에 BVH의 표면에 도금층 을 형성하고, 플래시(flash) 에칭 후 기판의 표면을 검사(AOI)한다. 이로써, 4층의 인쇄회로기판이 형성되며, 절연재 적층, 레이저 드릴링(BVH 형성), 어디티브 공정, 플래시 에칭 공정을 반복함으로써 다층의 인쇄회로기판이 형성된다.

한편, BGA(ball grid array) 등과 같이 인쇄회로기판이 고집적화 되어감에 따라, 종래의 다층 인쇄회로기판 제조방법에서 기판 전체를 관통하는 전기적 연결통로를 형성하기 위해서는, 회로패턴의 층간 전기적 연결을 위한 BVH를 기판의 두께방향으로 정렬시켜 소위 '스택 비아(stack via)'를 형성하는데, 이와 같은 스택 비아는 한 층씩 BVH를 형성하고 필 도금을 해 가면서 기판 전체의 두께방향으로 전기적 연결통로를 형성하게 되므로, 전기적 연결의 안정성 및 가공의 정확도가 떨어진다는 문제가 있다.

또한, BGA나 패키지 기판과 같이 인쇄회로기판의 사양이 높아질수록 BVH의 위치를 정렬하는 것이 어려워진다는 한계가 있다.

본 발명은 다층 인쇄회로기판에서 회로패턴의 층마다 BVH를 형성하지 않고도 전기적으로 안정하고, 가공의 정확도가 높은 스택 비아 구조를 형성할 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일측면에 따르면, 복수의 회로패턴층을 포함하는 인쇄회로기판에 있어서, 복수의 회로패턴층에 각각 형성되며, 인쇄회로기판의 두께방향으로 위치가 정렬되는 복수의 랜드부와, 인쇄회로기판의 표면에 형성된 외층회로와, 복수의 랜드부 및 외층회로를 관통하는 PTH와, PTH 내에 충전되는 도전성 물질을 포함하는 다층 인쇄회로기판이 제공된다.

랜드부는 복수의 회로패턴층 간의 전기적 연결을 위한 BVH가 형성될 위치에 대응하여 형성되는 것이 바람직하다. 도전성 물질은 도전성 페이스트인 것이 바람직하다. 인쇄회로기판은 FCBGA(Flip chip ball grid array)인 것이 바람직하다.

또한, 복수의 회로패턴층에 각각 형성되며, 인쇄회로기판의 두께방향으로 위치가 정렬되는 복수의 랜드부를 포함하는 다층 인쇄회로기판을 제조하는 방법으로서, (a) 코어기판의 표면에 내층회로를 형성하는 단계, (b) 코어기판에 절연층과 회로패턴층을 순차적으로 적층하는 단계, (c) 복수의 랜드부 및 내층회로를 관통하는 PTH를 천공하는 단계, 및 (d) PTH 내에 도전성 물질을 충전하는 단계를 포함하는 다층 인쇄회로기판의 제조방법이 제공된다.

단계 (c)는 기계적 드릴링에 의해 수행될 수 있다. 도전성 물질은 도전성 페이스트인 것이 바람직하다. 코어기판은 동박적층판이며, 단계 (a)는 어디티브 공법에 의해 수행되는 것이 바람직하다. 단계 (b)는 금속층이 적층되어 있는 절연층을 적층하고, 금속층의 일부를 제거하여 회로패턴을 형성하는 것을 포함할 수 있다.

랜드부는 복수의 회로패턴층 간의 전기적 연결을 위한 BVH가 형성될 위치에 대응하여 형성되는 것이 바람직하다. 랜드부는 코어기판의 양면에 형성되는 내층회로 간의 전기적 연결을 위해 코어기판에 천공되는 IVH가 형성될 위치에 대응하여 형성되는 것이 바람직하다.

이하, 본 발명에 따른 다층 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판을 나타낸 단면도이다. 도 1을 참조하면, 코어기판(10), 내층회로(12), 절연층(20), 외층회로(22), 랜드부(30), PTH(40), 도전성 페이스트(42)가 도시되어 있다.

본 발명은 다층 인쇄회로기판에서 전층 스택 비아(stack via)를 형성하기 위해 빌드업(build up) 공정 이후에 CNC 드릴과 같은 기계적 드릴링에 의해 스택 비아가 형성될 위치에 PTH(40)를 천공하고, PTH(40) 내부 공간을 전도성 페이스트로 충전함으로써 전기적으로 안정되고 가공의 정밀도를 향상시킨 것을 특징으로 한다.

도 1에 도시된 본 실시예의 경우, '3+2+3 구조', 즉 8층의 다층 인쇄회로기판에서 전층 스택 비아를 형성하기 위해 종래와 같이 회로층마다 레이저 드릴링에 의해 BVH를 형성하고 필(fill) 도금을 형성하지 않고, 3층의 절연층(20) 및 회로패턴을 적층한 후에 CNC 드릴로 전층 스택 비아가 형성될 부위를 드릴링한 후, 전도성 페이스트와 같은 도전성 물질을 충전하여 정밀도가 향상되고 안정성 있는 스택 비아 형성한 것이다.

이를 위해 본 발명에서는 각 층의 회로패턴 중 비아홀이 형성될 부분에 랜드부(30)만을 먼저 형성하여 빌드업한 후, 기판 전체를 관통하는 PTH(40)를 가공하고 도전성 페이스트(42)를 충전하여 전기적으로 도통시킨다.

본 실시예에서 랜드부(30)는 다층 인쇄회로기판에서 각 회로패턴층 간의 전기적 도통을 위해 도전성을 갖는 PTH(40) 등의 비아홀이 형성될 때, 각 회로패턴층과 비아홀이 전기적으로 연결되도록 하는 매개 역할을 하는 부분이다.

즉, 랜드부(30)는 종래기술의 BVH 중 기판의 표면에 형성되는 단면상 '날개 형상'의 부분에 상응하는 기능을 하며, 따라서, 그 형상 또한 비아홀에서 회로패턴층을 따라 소정 거리 연장되는 날개 형상의 회로패턴으로 형성된다.

본 발명에 따른 랜드부(30)의 형상은 각 회로패턴층마다 동일하게 형성할 필요는 없으며, 비아홀을 통해 회로패턴층 간의 전기적 도통이 구현될 수 있도록 비아홀의 위치에 인접하여 기판의 표면에 일정부분 형성된다. 즉, 종래기술의 BVH에서의 랜드부와 마찬가지로 별도의 도금으로 형성할 경우에는 '도넛(donut)' 형태의 회로패턴으로 형성될 수 있으며, 기판 표면에 대한 전체 도금에 의해 형성할 경우에는 회로패턴층의 일부로서 형성될 수 있다.

본 발명에 따른 복수의 회로패턴층을 포함하는 다층 인쇄회로기판은, 각 층에 형성되는 복수의 회로패턴층에 각각 랜드부(30)를 형성한다. 랜드부(30)는 인쇄회로기판의 두께방향으로 그 위치가 정렬되도록 형성하며, 다층의 인쇄회로를 적층한 후 위치가 정렬된 복수의 랜드부(30)와 인쇄회로기판의 표면에 형성된 외층회로(22)를 관통하는 PTH(40)를 천공한다. PTH(40) 내에는 도전성 페이스트(42)와 같은 도전성 물질을 충전하여 전기적 연결통로를 구현하게 된다.

이와 같이 기판 전체를 관통하는 PTH(40)는 스택 비아로서 기능하게 되므로, PTH(40)가 관통하게 되는 각 회로패턴층의 랜드부(30)는, 종래기술에 있어서 스택 비아를 형성하기 위해 BVH를 연속적으로 형성하였을 위치에 형성한다.

한편, PTH(40) 내에 충전되는 도전성 물질로서 본 실시예에서는 도전성 페이스트(42)를 사용하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, PTH(40)에 필(fill) 도금층을 형성하거나 그 외 당업자에게 자명한 범위 내에서 전기적 연결을 구현할 수 있는 도전성 물질로 충전할 수도 있음은 물론이다.

이와 같이 스택 비아를 형성하는 다층 인쇄회로기판은 고사양 제품에 적용가능하며, 대표적으로는 FCBGA(Flip chip ball grid array)나 차세대 패키지(package) 기판의 제조에 적용하는 것이 좋다.

도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 3은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도 3을 참조하면, 코어기판(10), 내층회로(12), 절연층(20), 외층회로(22), 랜드부(30), PTH(40), 도전성 페이스트(42)가 도시되어 있다.

복수의 회로패턴층에 인쇄회로기판의 두께방향으로 위치가 정렬되도록 각각 형성되는 복수의 랜드부(30)를 포함하는 본 발명 다층 인쇄회로기판을 제조하기 위해서는, 먼저, 도 3의 (a)와 같이 코어기판(10)의 표면에 내층회로(12)를 형성한다(100). 코어기판(10)으로 통상의 동박적층판을 사용할 경우 표면에 적층된 동박층 의 일부를 제거하여 내층회로(12)를 형성할 수 있으며, 고사양의 인쇄회로기판과 같이 미세한 회로패턴을 구현할 경우에는 동박적층판의 표면에 도금층을 형성하고, 드라이 필름을 적층한 후, 노광, 현상, 에칭 등의 고정을 거쳐 회로패턴을 형성하는 어디티브 공정을 적용하는 것이 좋다.

다음으로, 도 3의 (b)와 같이 스택 비아가 형성될 부분에 BVH를 만들지 않고 랜드부(30)만으로 형성하면서 코어기판(10)에 절연층(20)과 회로패턴층을 순차적으로 적층하여, 도 3의 (c)와 같이 다층의 인쇄회로기판을 형성한다(110). 이는 ABF와 같은 절연층(20)을 적층하고 도금층을 형성하는 방식으로 진행될 수 있으며, 또한 RCC(resin coated copper) 등과 같이 금속층이 적층되어 있는 절연층(20)을 순차적으로 적층해 가면서 각각의 금속층에 회로패턴을 형성하는 방식으로 진행될 수도 있다.

랜드부(30)는 복수의 회로패턴층 간의 전기적 연결을 위한 BVH가 형성될 위치에 형성한다. 즉, 본 발명의 경우 각 회로패턴층에 회로패턴 및 BVH를 형성하면서 적층해 가는 종래의 방식 대신에, 각 회로패턴층에 회로패턴과 랜드부(30)만을 형성해가면서 적층하므로, 랜드부(30)는 종래의 경우 BVH가 형성되었을 위치에 형성되도록 한다.

나아가, 본 발명은 각 층의 랜드부(30) 뿐만 아니라 코어기판(10)까지 관통하는 PTH(40)를 형성하여 스택 비아를 구현하므로, 종래의 경우 코어기판(10)의 양면에 형성되는 내층회로(12) 간의 전기적 연결을 위한 IVH가 형성되었을 위치에도, IVH를 천공하는 대신에 랜드부(30)만을 형성한 후 적층공정을 진행한다.

다음으로, 도 3의 (d)와 같이 복수의 랜드부(30) 및 내층회로(12)를 관통하는 PTH(40)를 천공한다(120). PTH(40)는 CNC 드릴 등 기계적 드릴을 사용하여 천공할 수 있으며, 그 외 당업자에게 자명한 범위 내에서 다른 천공방법도 사용될 수 있다.

마지막으로, 도 3의 (e)와 같이 PTH(40) 내에 도전성 물질을 충전하여 스택 비아를 형성한다(130). 전술한 바와 같이 도전성 물질은 도전성 페이스트(42)인 것이 바람직하나, 본 발명이 반드시 충전 물질로서 도전성 페이스트(42)에 한정되는 것은 아니다.

이와 같이 스택 비아 구조를 완성한 후에는 기존의 인쇄회로기판 제조 공정을 적용하여 이후의 공정이 진행될 수 있다.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

이와 같은 구성을 갖는 본 발명에 의하면, 다층 인쇄회로기판에 있어서 스택 비아 구조를 형성하므로 단위면적당 회로 설계의 밀집도가 향상되며, 각 층에 형성되는 BVH를 적층하지 않고 한 번에 PTH를 형성하여 전기적으로 도통시키므로 전기적 안정성이 향상되고, 보다 정밀한 스택 비아 구조를 형성할 수 있다.

Claims

복수의 회로패턴층을 포함하는 인쇄회로기판에 있어서,

상기 복수의 회로패턴층에 각각 형성되며, 상기 인쇄회로기판의 두께방향으로 위치가 정렬되는 복수의 랜드부와;

상기 인쇄회로기판의 표면에 형성된 외층회로와;

상기 복수의 랜드부 및 상기 외층회로를 관통하는 PTH와;

상기 PTH 내에 충전되는 도전성 물질을 포함하는 다층 인쇄회로기판.
제1항에 있어서,

상기 랜드부는 상기 복수의 회로패턴층 간의 전기적 연결을 위한 BVH가 형성될 위치에 대응하여 형성되는 다층 인쇄회로기판.
복수의 회로패턴층에 각각 형성되며, 인쇄회로기판의 두께방향으로 위치가 정렬되는 복수의 랜드부를 포함하는 다층 인쇄회로기판을 제조하는 방법으로서,

(a) 코어기판의 표면에 내층회로를 형성하는 단계;

(b) 상기 코어기판에 절연층과 회로패턴층을 순차적으로 적층하는 단계;

(c) 상기 복수의 랜드부 및 상기 내층회로를 관통하는 PTH를 천공하는 단 계; 및

(d) 상기 PTH 내에 도전성 물질을 충전하는 단계를 포함하는 다층 인쇄회로기판의 제조방법.
제3항에 있어서,

상기 단계 (b)는 금속층이 적층되어 있는 절연층을 적층하고, 상기 금속층의 일부를 제거하여 회로패턴을 형성하는 것을 포함하는 다층 인쇄회로기판의 제조방법.
제3항에 있어서,

상기 랜드부는 상기 복수의 회로패턴층 간의 전기적 연결을 위한 BVH가 형성될 위치에 대응하여 형성되는 다층 인쇄회로기판.
제3항에 있어서,

상기 랜드부는 상기 코어기판의 양면에 형성되는 상기 내층회로 간의 전기적 연결을 위해 상기 코어기판에 천공되는 IVH가 형성될 위치에 대응하여 형성되는 다층 인쇄회로기판.